JP4512979B2

JP4512979B2 - 半導体装置の製造方法

Info

Publication number: JP4512979B2
Application number: JP2004080920A
Authority: JP
Inventors: 悦郎川口
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2004-03-19
Filing date: 2004-03-19
Publication date: 2010-07-28
Anticipated expiration: 2024-03-19
Also published as: JP2005268627A

Description

本発明は、半導体装置の製造方法に関するものであり、特にレジストパターンを形成するリソグラフィ技術に関する。

半導体装置の高集積化に対応するため、リソグラフィ技術においては、レジストパターンの微細化が進んでいる。しかし、レジストパターンにホールパターンなどの開口部分を形成するとき、ラインパターン等と比較してステッパーの解像性能が得られず、微細化は困難となっている。
リソグラフィの解像性能以上にホールパターンを微細化する手法として、フォトレジスト膜の中にホールパターンを形成した後、レジスト軟化点以上の温度でレジストパターンを熱処理して熱フローを生じさせ、ホールパターンの幅を縮小することにより微細パターンを形成する、熱フローシュリンク法が知られている。

図１０〜図１５は、熱フローシュリンク法により、レジストパターンにホールパターンを形成し、絶縁膜に微細なコンタクトホールを形成する半導体装置の製造方法を、半導体装置の断面図により説明する工程説明図である。

まず、図１０に示すように、半導体基板１の主面上に、被加工膜として絶縁膜２を形成し、さらに、その上にフォトレジスト膜３を形成し、ベーク処理を行う。
次に、図１１に示すように、フォトマスク４を用いて露光を行い、フォトレジスト膜３のＡの部分に露光光５を照射し、さらに図１２に示すように、フォトレジスト膜３（図１１参照）の現像を行ってレジストパターン３ａを形成する。
このとき、領域Ｂはホールパターン６ｂの分布密度が相対的に密な領域であって、領域Ｃは、ホールパターン６ｃの分布密度が、領域Ｂのホールパターン６ｂの分布密度よりも相対的に疎な領域である。また、ホールパターン６ｂのホール径Ｄと、ホールパターン６ｃのホール径Ｅは、ほぼ同じ寸法で形成されている。

次に、図１３に示すように、レジストパターン３ａを熱処理して熱フローを生じさせ、領域Ｂのホールパターン６ｂと、領域Ｃのホールパターン６ｃのホール径を縮小する。
このとき、領域Ｃのホールパターン６ｃは、領域Ｂのホールパターン６ｂよりも分布密度が疎であるので、ホールパターン一つ当たりに流動可能なレジスト材は、領域Ｂよりも領域Ｃの方が相対的に多くなる。従って、領域Ｃのホールパターン６ｃは、熱フローによる寸法縮小幅が大きくなるので、ホールパターン６ｂのホール径Ｆよりも、ホールパターン６ｃのホール径Ｇの方が小さくなってしまう。
この後、図１４に示すようにレジストパターン３ａをマスクとして絶縁膜２（図１３参照）のエッチングを行い、レジストパターン３ａを除去後すると、図１５に示すように領域Ｃのコンタクトホール１０ｃのホール径Ｉが、領域Ｂのコンタクトホール１０ｂのホール径Ｈよりも小さくなってしまう。
このような問題に関連して、いくつかの方法が検討されている（例えば、特許文献１、２参照）。
特開２００２−２１７０８７号公報特開２００１−３０７９９３号公報

上述のように、従来の熱フローシュリンク法によるリソグラフィでは、熱処理により熱フローが生じた後において、ホールパターンの分布密度が疎である領域では、分布密度が密である領域よりも、ホールパターンが大きく縮小されてしまう。このため、ホールパターン密度が小さい領域と大きい領域を比較すると、ホール径の寸法差が大きくなってしまうという問題があった。
また、ホールパターンの寸法縮小幅の差は、熱フローを生じさせる熱処理の温度分布の影響を受けやすく、ホールパターン寸法のウェハ面内ばらつきが大きくなるという問題もあった。

本発明は、上記課題を解決するためになされたもので、熱フローシュリンク法を用いたリソグラフィにおいて、ホールパターン分布密度の疎密差による寸法縮小幅の差を小さくした、優れた半導体装置の製造方法を提供することを目的とする。

本発明に係る半導体装置の製造方法は、基板上に複数の開口部分を含むレジストパターンを形成する工程と、前記レジストパターンを熱処理して表面変質をさせる工程と、前記表面変質をした前記レジストパターンの上に前記複数の開口部分を埋めるように樹脂層を形成する工程と、前記樹脂層を形成する工程の後に、前記表面変質をした前記レジストパターンの前記開口部分の分布密度が相対的に密な領域の前記樹脂層に露光をし、該露光後に前記樹脂層の現像を行い前記密な領域に形成された前記樹脂層を選択的に除去する選択的除去工程と、前記レジストパターンを熱処理して熱フローを生じさせ、前記レジストパターンの前記樹脂層が除去された部位の前記開口部分および前記レジストパターンの前記樹脂層が除去されない部位の前記開口部分を縮小させる工程と、前記開口部分を縮小させる工程の後に、前記選択的除去工程において除去しなかった前記樹脂層を除去する工程と、を含むことを特徴とする。
本発明のその他の特徴については、以下において詳細に説明する。

本発明によれば、熱フローシュリンク法を用いたリソグラフィにおいて、ホールパターン分布密度の疎密差による寸法縮小幅の差を小さくした、優れた半導体装置の製造方法を得ることができる。
しかも、レジストパターンを形成後、レジストパターンの表面変質をさせる熱処理を行ったので、露光、現像の過程で、開口部分の分布密度が相対的に密な領域に形成したレジストパターンの溶解を防ぐこともできる。

実施の形態
図１〜図９は、本発明の実施の形態による半導体装置の製造方法を、半導体装置の断面により順を追って説明する工程説明図である。
本実施の形態では、基板上に複数の開口部分を含むレジストパターンを形成する例として、レジストパターンにホールパターンを形成し、これをマスクとして微細なコンタクトホールを形成する例を示す。

まず、図１に示すように、半導体基板１の主面上に、被加工膜として、カーボン樹脂を主成分とする絶縁膜２を３００ｎｍ程度の膜厚で形成する。
次に、絶縁膜２の上に、フォトレジスト膜３を１２０ｎｍ程度の膜厚で形成する。このとき、フォトレジスト膜３としては、シリコン（Ｓｉ）を含有するＦ_２リソグラフィ露光用のポジ型フォトレジスト膜を用いる。
この後、１１０℃程度の温度で９０秒間ベーク処理を行う。

次に、図２に示すように、フォトマスク４を用いて、Ｆ_２リソグラフィの露光装置により露光光５を照射し、フォトレジスト膜３を露光する。この結果、フォトレジスト膜３のＡの部分に露光光５が照射される。

次に、図３に示すように、フォトレジスト膜３（図２参照）の現像を行い、露光光５が照射されたフォトレジスト膜３のＡの部分を除去し、複数の開口部分を含むレジストパターン３ａを形成する（なお、「開口部分」は、ホールパターンの他、溝状のトレンチパターンなども含まれるが、本実施の形態においては、ホールパターンのことを意味するものとする）。
このとき、レジストパターン３ａの中で、ホールパターンの分布密度が相対的に密な領域（以下、「領域Ｂ」と称する）にホールパターン６ｂを形成し、ホールパターンの分布密度が領域Ｂよりも相対的に疎な領域（以下、「領域Ｃ」と称する）にホールパターン６ｃを形成する。このとき、領域Ｂのホールパターン６ｂの寸法Ｄと、領域Ｃのホールパターン６ｃの寸法Ｅは、ほぼ同一となっている。
また、現像液としては、２．３８％の濃度のテトラメチルアンモニウムハイドロオキサイド（Tetra Methyl Ammonium Hydroxide；以下、ＴＭＡＨと称する）を用い、２０秒程度の現像処理を行う。

次に、図示しないが、レジストパターン３ａを形成後、ポストベーク処理またはキュア処理などの熱処理を行い、レジストパターン３ａの表面を変質（固化）させる。この処理を行うことにより、後にレジストパターン３ａの上に樹脂層を形成する工程において、レジストパターン３ａの中に形成したホールパターン６ｂおよびホールパターン６ｃを樹脂層で良好に埋めることができる。
さらに、その後に行う樹脂層を現像する工程において、領域Ｂに形成したレジストパターン３ａの溶解を防ぐことができる。
ここでは、表面変質をさせる熱処理として、１２０℃〜１３０℃程度の温度で、６０秒程度のポストベーク処理を行う。

次に、図４に示すように、レジストパターン３ａの上に、樹脂層として、フッ素（Ｆ）を主鎖とするポジ型レジスト膜を１００ｎｍの膜厚で形成する。このとき、領域Ｂのホールパターン６ｂおよび領域Ｃのホールパターン６ｃ全体を埋めるように、レジストパターン３ａの上に樹脂層７を全面に形成する。
このとき、前述のようにレジストパターン３ａを形成後、レジストパターン３ａの表面変質をさせる熱処理を行ったので、レジストパターン３ａの中に形成したホールパターン６ｂおよびホールパターン６ｃを樹脂層７で良好に埋めることができる。
この後、１１０℃程度の温度で、９０秒程度のベーク処理を行う。

次に、図５に示すように、領域Ｂのみが露光されるようにパターン配置されたフォトマスク８を用いて、領域Ｂの樹脂層７の表面に露光光９を照射して、樹脂層７を露光する。

次に、図６に示すように、樹脂層７（図５参照）の現像を行い、領域Ｂに形成した樹脂層７を選択的に除去し、領域Ｃに樹脂層パターン７ａを形成する。現像液としては、２．３８％の濃度のＴＭＡＨを用い、６０秒程度の現像処理を行う。
ここで、前述のようにレジストパターン３ａを形成後、レジストパターン３ａの表面変質をさせる熱処理を行ったので、領域Ｂに形成したレジストパターン３ａの溶解を防ぐことができる。

次に、図７に示すように、レジストパターン３ａに熱フローを生じさせる温度でレジストパターン３ａを熱処理して、熱フローを生じさせる。例えば、ホットプレート上に半導体基板１を載置して、１２６℃の温度で６０秒間熱処理する。この結果、領域Ｂのホールパターン６ｂ、および領域Ｃのホールパターン６ｃは、寸法縮小幅がほぼ同等となり、ホール径が縮小される。また、図３に示したように、熱フロー前の領域Ｂのホールパターン６ｂの寸法Ｄと、領域Ｃのホールパターン６ｃの寸法Ｅは、ほぼ同一であったので、図７に示すように、熱フロー後の領域Ｂのホールパターン６ｂの寸法Ｆと、領域Ｃのホールパターン６ｃの寸法Ｇは、ほぼ同一となる。

上述のように、ホールパターンの寸法縮小幅がほぼ同等となる理由は、以下のように説明することができる。
領域Ｃは領域Ｂよりもホールパターンの分布密度が相対的に疎であるため、ホールパターン６ｃの周囲には、ホールパターン６ｃの寸法を縮小するように流動するレジスト材料は、領域Ｂのホールパターン６ｂの周囲よりも相対的に多い。従って、領域Ｂおよび領域Ｃのいずれにも、ホールパターンに樹脂層が埋められていないとき、ホールパターン６ｃの寸法縮小幅は、ホールパターン６ｂの寸法縮小幅よりも大きくなる（図１３参照）。
ここで、本実施の形態においては領域Ｃのみに樹脂層パターン７ａが存在し、ホールパターン６ｃには樹脂層７ａが埋められているので、領域Ｃでは、ホールパターン６ｃの寸法を縮小するようなレジスト材料の流動が抑えられる。従って、ホールパターンの寸法縮小幅は、従来技術（図１３参照）と比較して小さくなる。
なお、樹脂層パターン７ａが存在しないときは、領域Ｃの寸法縮小幅は、ホットプレートなどの熱処理の温度分布によりウェハ面内のばらつきが多くなるが、樹脂層パターン７ａの存在によりレジスト材料の熱流動が抑えられるので、熱処理の温度分布の影響が小さくなり、ウェハ面内のホールパターンの寸法ばらつきを小さくすることができる。
この結果、熱フローを生じた後は、領域Ｂのホールパターン６ｂのホール径Ｆと、領域Ｃのホールパターン６ｃのホール径Ｇは、ほぼ同等の値となり、さらに、ウェハの面内の寸法ばらつきを小さくすることもできる。

次に、図８に示すように、レジストパターン３ａをマスクとして絶縁膜２（図７参照）のエッチングを行い、領域Ｂの絶縁膜２ａの中にコンタクトホール１０ｂを形成し、領域Ｃの絶縁膜２ａの中に、コンタクトホール１０ｃを形成する。
エッチング方法としては、Ｎ_２／Ｏ_２系のガスを用いて、酸素プラズマによるドライエッチングを行うようにする。このとき、レジストパターン３ａをシリコン（Ｓｉ）を含む材料で形成したので、エッチングの初期段階でレジストパターン３ａの表面にシリコン酸化膜（ＳｉＯ_２）層が形成され、絶縁膜２および樹脂層７ａに対して１０倍以上の選択比を得ることができる。
一方、領域Ｃの樹脂層パターン７ａのエッチングレートは、被加工膜である絶縁膜２のエッチングレート（５００ｎｍ／ｍｉｎ程度）よりも大きいので、領域Ｃの樹脂層７ａは、エッチングの初期段階で容易に除去される。
従って、レジストパターン３ａを殆んどエッチングすることなく、コンタクトホール１０ｂおよびコンタクトホール１０ｃを形成することができる。

さらに、図９に示すように、領域Ｂおよび領域Ｃのレジストパターン３ａ（図８参照）を除去する。
このとき、前述のように、領域Ｂのホールパターン６ｂのホール径Ｆ（図７参照）と、領域Ｃのホールパターン６ｃのホール径Ｇは、ほぼ同一の寸法となっていたので、領域Ｂのコンタクトホール１０ｂのホール径Ｈと、領域Ｃのコンタクトホール１０ｃのホール径Ｉを、ほぼ同一の寸法に形成することができる。

なお、本実施の形態では、レジストパターンに開口部分を含むレジストパターンを形成する例として、レジストパターンにホールパターンを形成する例を示した。ここで、ホールパターンとは、半導体基板の主面上から見て、円形のほか、正方形、長方形、又は楕円形などであってもよい。これに置き換えた変形例として、複数の曲線や線分の組み合わせにより一つの孤立領域を形成するものであっても良い。

以上のように、本実施の形態では、ホールパターンの分布密度が相対的に密な領域で樹脂層を選択的に除去することにより、ホールパターンの分布密度の疎密に関わらず、ホールパターンの縮小幅がほぼ同等となるようにした。

次に、この実施の形態の変形例として次のようなことが考えられる。上述の実施の形態では、熱フロー後にはホール径に差がでないことを意図したが、逆に意図的にホール径に差をつけるようにすることもできる。
即ち、ホールパターンなどを有するレジストパターンの一部の領域（所定領域）で樹脂層を除去し、他の領域では樹脂層を残すようにすれば、熱フローによるホールパターンの縮小に差をもたせることが可能であり、その結果形成するホール径に差をもたせることができる。
例えば、ホールパターンの分布密度が均一なレジストパターンにおいて、回路設計の都合上、一部の領域で局所的にホールパターンの寸法を相対的に小さくしたい場合などは、その領域のみ樹脂層が除去されるようにしたフォトマスクを用いて露光および現像を行って樹脂層パターンを形成し、熱フローを生じさせるようにすれば、熱フロー後のホールの径に差をつけることができる。
あるいは図７に示した領域Ｃのホールパターン６ｃの寸法Ｇを、領域Ｂのホールパターン６ｂの寸法Ｆよりも相対的に小さく（寸法Ｆと寸法Ｇの差が大きくなるように）したい場合は、領域Ｂに樹脂層を形成し、領域Ｃの樹脂層が除去されるようにパターン配置されたフォトマスクを用いて露光および現像を行って樹脂層パターンを形成し、熱フローを生じさせるようにすればよい。
このように、レジストパターンの一部の領域の樹脂層を除去し、他の領域では樹脂層を残すように樹脂層パターンを形成し、熱フローを生じさせれば、ホールパターンの縮小に差をもたせ、その結果形成されるホール径に差をつけることが可能である。

以上説明したように、本実施の形態では、半導体基板１上に形成した絶縁膜２の上に、複数の開口部分として、ホールパターン６ｂおよび６ｃを含むレジストパターン３ａを形成するようにした（図３参照）。
次に、レジストパターン３ａの上に、ホールパターン６ｂおよび６ｃを埋めるように樹脂層７を形成し（図４参照）、ホールパターンの分布密度が密な領域Ｂの樹脂層７を選択的に除去するようにした（図６参照）。
その後、レジストパターン３ａを熱処理して熱フローを生じさせ、ホールパターンの分布密度が密な領域Ｂおよび疎な領域Ｃにそれぞれ形成したホールパターン６ｂ、６ｃの幅を縮小させるようにした（図７参照）。
さらに、絶縁膜２のエッチングにおいて、樹脂層７を除去するようにした（図８参照）。

このように形成することにより、レジストパターンの中に形成したホールパターンの分布密度が相対的に疎な領域において、樹脂層を埋めた状態で熱処理し、熱フローを生じさせることができるので、この領域の寸法縮小幅が抑えられ、ホールパターン分布密度が密な領域と、疎な領域のホールパターンの寸法縮小幅を均一化することができる。
従って、ホールパターンの分布密度が密な領域と、疎な領域において、ホールパターンの寸法差を小さくすることができる。

また、本実施の形態では、レジストパターン３ａを形成する工程と、樹脂層７を形成する工程との間に、レジストパターン３ａを熱処理して、表面を変質（固化）させるようにしたので、後に行う樹脂層７を形成する工程（図４参照）において、レジストパターン３ａの中に形成したホールパターン６ｂおよびホールパターン６ｃを樹脂層７で良好に埋めることができる。さらに、その後に行う樹脂層７を現像する工程（図６参照）において、領域Ｂのレジストパターン３ａが溶解することを防ぐことができる。

また、本実施の形態では、レジストパターンをシリコン（Ｓｉ）を含む材料で形成するようにしたので、被加工膜である絶縁膜２のエッチング（図８参照）において、レジストパターン３ａ表面にシリコン酸化膜（ＳｉＯ_２）層が形成され、絶縁膜２および樹脂層７ａ（図７参照）に対して十分な選択比を有する。従って、レジストパターン３ａを殆んどエッチングすることなく、コンタクトホール１０ｂおよびコンタクトホール１０ｃを良好に形成することができる。

また、本実施の形態の変形例として、所定領域の樹脂層が除去されるようにパターン配置されたフォトマスクを用いて露光および現像を行えば、その領域の樹脂層を選択的に除去することができるので、その領域のホールパターンの寸法を意図的に小さくすることも可能である。

以上より、熱フローシュリンク法を用いたリソグラフィにおいて、ホールパターン分布密度の疎密差による寸法縮小幅の差を小さくすることができる、優れた半導体装置の製造方法を得ることができる。

本発明の実施の形態半導体装置の製造方法を示す断面図。本発明の実施の形態半導体装置の製造方法を示す断面図。本発明の実施の形態半導体装置の製造方法を示す断面図。本発明の実施の形態半導体装置の製造方法を示す断面図。本発明の実施の形態半導体装置の製造方法を示す断面図。本発明の実施の形態半導体装置の製造方法を示す断面図。本発明の実施の形態半導体装置の製造方法を示す断面図。本発明の実施の形態半導体装置の製造方法を示す断面図。本発明の実施の形態半導体装置の製造方法を示す断面図。従来の半導体装置の製造方法を示す断面図。従来の半導体装置の製造方法を示す断面図。従来の半導体装置の製造方法を示す断面図。従来の半導体装置の製造方法を示す断面図。従来の半導体装置の製造方法を示す断面図。従来の半導体装置の製造方法を示す断面図。

符号の説明

１半導体基板、２絶縁膜、３フォトレジスト膜、６ｂ分布密度が密な領域（領域Ｂ）のホールパターン、６ｃ分布密度が疎な領域（領域Ｃ）のホールパターン、７樹脂層、７ａ樹脂層パターン、１０ｂホールパターンの分布密度が密な領域（領域Ｂ）のコンタクトホール、６ｃホールパターンの分布密度が疎な領域（領域Ｃ）のコンタクトホール、Ｂホールパターンの分布密度が密な領域、Ｃホールパターンの分布密度が疎な領域、Ｆホールパターン６ｂの寸法、Ｇホールパターン６ｃの寸法、Ｈコンタクトホール１０ｂの寸法、Ｉコンタクトホール１０ｃの寸法。

Claims

基板上に複数の開口部分を含むレジストパターンを形成する工程と、
前記レジストパターンを熱処理して表面変質をさせる工程と、
前記表面変質をした前記レジストパターンの上に前記複数の開口部分を埋めるように樹脂層を形成する工程と、
前記樹脂層を形成する工程の後に、前記表面変質をした前記レジストパターンの前記開口部分の分布密度が相対的に密な領域の前記樹脂層に露光をし、該露光後に前記樹脂層の現像を行い前記密な領域に形成された前記樹脂層を選択的に除去する選択的除去工程と、
前記レジストパターンを熱処理して熱フローを生じさせ、前記レジストパターンの前記樹脂層が除去された部位の前記開口部分および前記レジストパターンの前記樹脂層が除去されない部位の前記開口部分を縮小させる工程と、
前記開口部分を縮小させる工程の後に、前記選択的除去工程において除去しなかった前記樹脂層を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
前記レジストパターンを、シリコンを含む材料で形成することを特徴とする請求項１に記載の半導体装置の製造方法。
基板上に複数の開口部分を含むレジストパターンを形成する工程と、
前記レジストパターンを熱処理して表面変質をさせる工程と、
前記表面変質をした前記レジストパターンの上に、前記開口部分を埋めるように樹脂層を形成する工程と、
前記樹脂層を形成する工程の後に、前記レジストパターンの所定領域の前記樹脂層に露光をし、該露光後に前記樹脂層の現像を行い前記所定領域に形成された前記樹脂層を選択的に除去する選択的除去工程と、
前記レジストパターンを熱処理して熱フローを生じさせ、前記レジストパターンの前記樹脂層が除去された部位の前記開口部分および前記レジストパターンの前記樹脂層が除去されない部位の前記開口部分を縮小させる工程と、
前記開口部分を縮小させる工程の後に、前記選択的除去工程において除去しなかった前記樹脂層を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。