JP2005277052A - パターン形成方法及び半導体装置の製造方法 - Google Patents

パターン形成方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2005277052A
JP2005277052A JP2004087419A JP2004087419A JP2005277052A JP 2005277052 A JP2005277052 A JP 2005277052A JP 2004087419 A JP2004087419 A JP 2004087419A JP 2004087419 A JP2004087419 A JP 2004087419A JP 2005277052 A JP2005277052 A JP 2005277052A
Authority
JP
Japan
Prior art keywords
film
resist
pattern
substrate
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004087419A
Other languages
English (en)
Other versions
JP4016009B2 (ja
Inventor
Hirokazu Kato
寛和 加藤
Kiyonobu Onishi
廉伸 大西
Daisuke Kawamura
大輔 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004087419A priority Critical patent/JP4016009B2/ja
Priority to US11/081,579 priority patent/US20050214695A1/en
Priority to TW094108797A priority patent/TWI266357B/zh
Priority to CNA2005100569757A priority patent/CN1673873A/zh
Publication of JP2005277052A publication Critical patent/JP2005277052A/ja
Application granted granted Critical
Publication of JP4016009B2 publication Critical patent/JP4016009B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】パターン倒れを抑制する。
【解決手段】現像液供給後、現像液をリンス液に置換する。リンス液を水溶性シリコーン溶液１６に置換する。水溶性シリコーン溶液１６中の溶剤を除去し、水溶性シリコーン膜１７を形成する。水溶性シリコーン膜１７の上面を後退させ、レジストパターン１３の上面を露出させる。レジストパターン１３を選択除去し、マスクパターン１７を形成する。
【選択図】 図２

Description

本発明は、レジストのパターン倒れによる不良の発生を抑制したパターン形成方法及びこのパターン形成方法を用いた半導体装置の製造方法に関する。
近年、パターンの微細化が進み、リソグラフィ工程におけるレジストのパターン倒れが大きな問題となっている。倒れの主な原因としては、リンス液を乾燥させる際のリンス液の表面張力と水流抗力が考えられる。とりわけ、微細パターンにおいては表面張力の影響が大きくなる。非特許文献１によれば、リンス液乾燥時にレジストパターンに掛かる垂直応力σは、ライン幅をＷ、スペース幅をＤ、パターン高さをＨ、リンス液の表面張力をγ、リンス液界面とレジスト側壁の為す角をθとして、
σ＝６γｃｏｓθ／Ｄ×（Ｈ／Ｗ）2 …(1)
と表される。この問題の解決方法として、最も有効であるのはレジストの薄膜化であるが、基板加工の観点からもはや限界に達しつつある。近年では、この限界からさらに薄くすべく、三層レジストプロセスやハードマスクプロセスなどが使用されているが、やはり薄膜化に限界があることに変わりはなく、本質的な解決は出来ていない。
また、近年特許文献１〜７に開示されている技術を用いたプロセス（以下、まとめてシュリンクプロセスと呼ぶ）の適用が広まりつつある。当該プロセスは主にリソグラフィマージン確保の困難なホールパターンを有するレイヤーに用いられる。シュリンクプロセスの流れは概ね以下の通りである。レジストパターン形成後にパターンシュリンク材料を含有する溶液を塗布する。次いで、レジストパターン表面に反応層を形成する。反応層とは、例えば混合層、架橋層、被膜などであり、パターンシュリンク材料の種類により異なる。最後に、未反応層を除去することにより、当初のパターンよりも小さなホールまたはスペースパターンを得ることができる。しかしながら、ホールパターンとラインアンドスペースパターンが混在する場合に問題が起きる。シュリンクプロセスの後に、ライン幅とスペース幅の比をできるだけ１：１に近づけたい場合、リソグラフィ後のパターンはライン幅をスペース幅よりも細く仕上げなくてはならない。ラインアンドスペースパターンにおけるピッチをＰとして（１）を変形すると、
σ＝６γｃｏｓθ／（Ｐ−Ｗ）×（Ｈ／Ｗ）2 …(2)
となる。ここで、垂直応力σのライン幅Ｗ依存性は、
∂σ／∂Ｗ＝−６γｃｏｓθ×（２ＰＷ2−３Ｗ2）／（ＰＷ２−Ｗ３）2 …(3)
となるので、Ｗ＝２Ｐ／３の時、つまりライン幅対スペース幅が２：１の時に、垂直応力が極小値をとることが分かる。つまり、同じピッチの場合、２：１よりも細くラインを仕上げる時ほどリンス液乾燥時のパターン倒れが起きやすいのである。この問題は、パターンピッチが微細になるほど、また、シュリンクプロセスによるシュリンク量が大きくなるほど顕著な問題となる。
Ｈ．Ｎａｍａｔｓｕ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６６，２６５５（１９５５） 特許第２７２３２６０号明細書 特許第３０５７８７９号明細書 特許第３０７１４０１号明細書 特許第３２１８８１４号明細書 特許第３４７６０８０号明細書 特許第３４７６０８１号明細書 特許第３４７６０８２号明細書
本発明の目的は、レジストパターンのパターン倒れを抑制し得るパターン形成方法及びこのパターン形成方法を用いた半導体装置の製造方法を提供することにある。
本発明の一例に係わるパターン形成方法は、基板上にレジスト膜を形成する工程と、前記レジスト膜に潜像を形成するために、前記レジスト膜にエネルギー線を選択照射する工程と、前記潜像が形成された前記レジスト膜からレジストパターンを形成するために、前記レジスト膜上に現像液を供給する工程と、前記基板上の現像液をリンス液に置換するために、前記基板上に前記リンス液を供給する工程と、前記基板上のリンス液の少なくとも一部を溶媒と前記レジスト膜と異なる溶質とを含む塗布膜用材料に置換するために、前記基板上に前記塗布膜用材料を供給する工程と、前記基板上にレジスト膜を覆う塗布膜を形成するために、前記塗布膜用材料中の溶媒を揮発させる工程と、前記レジストパターン上面の少なくとも一部を露出させるために、前記塗布膜の表面の少なくとも一部を後退させる工程と、前記基板上に前記塗布膜で構成されたマスクパターンを形成するために、前記レジストパターンを選択除去する工程とを含むことを特徴とする。
本発明の一例に係わるパターン形成方法は、基板上にレジスト膜を形成する工程と、前記レジスト膜に潜像を形成するために、前記レジスト膜にエネルギー線を選択照射する工程と、前記潜像が形成された前記レジスト膜からレジストパターンを形成するために、前記レジスト膜上に現像液を供給する工程と、前記レジスト膜上の現像液の少なくとも一部を、溶媒と前記レジスト膜と異なる溶質とを含む塗布膜用材料に置換するために、前記レジスト膜上に前記塗布膜用材料を供給する工程と、前記基板上に前記レジストパターンを覆う塗布膜を形成するために、前記塗布膜用材料中の溶媒を揮発させる膜を形成する工程と、前記レジストパターン上面の少なくとも一部を露出させるために、前記塗布膜の表面の少なくとも一部を後退させる工程と、前記基板上に前記塗布膜で構成されたマスクパターンを形成するために、前記レジストパターンを選択除去する工程とを含むことを特徴とする。
本発明の一例に係わるパターン形成方法は、基板上にレジスト膜を形成する工程と、前記レジスト膜に潜像を形成するために、レジスト膜にエネルギー線を選択照射する工程と、前記潜像が形成された前記レジスト膜からレジストパターンを形成するために、前記レジスト膜上に現像液を供給する工程と、前記基板上の現像液をリンス液に置換するために、前記基板上に前記リンス液を供給する工程と、前記基板上にレジスト膜を覆う塗布膜を形成するために、前記塗布膜用材料中の溶媒を揮発させる膜を形成する工程と、前記レジスト膜と前記塗布膜との界面に反応層を形成する工程と、前記基板上に前記レジストパターンと反応層とが積層されたマスクパターンを形成するために、前記塗布膜を選択除去する工程とを含むことを特徴とするパターン形成方法。
本発明の一例に係わるパターン形成方法は、基板上にレジスト膜を形成する工程と、前記レジスト膜に潜像を形成するために、レジスト膜にエネルギー線を選択照射する工程と、前記潜像が形成された前記レジスト膜からレジストパターンを形成するために、前記レジスト膜上に現像液を供給する工程と、前記基板上の現像液をリンス液に置換するために、前記基板上に前記リンス液を供給する工程と、前記基板上の現像液の少なくとも一部を、溶媒と前記レジスト膜と異なる溶質とを含む塗布膜用材料に置換するために、前記基板上に前記塗布膜用材料を供給する工程と、前記基板上にレジスト膜を覆う塗布膜を形成するために、前記塗布膜用材料中の溶媒を揮発させる膜を形成する工程と、前記レジスト膜と前記塗布膜との界面に反応層を形成する工程と、前記基板上に前記レジストパターンと反応層とが積層されたマスクパターンを形成するために、前記塗布膜を選択除去する工程とを含むことを特徴とする。
本発明の一例に係わる半導体装置の製造方法は、前記パターン形成方法の何れかを用いて、半導体装置の製造過程の途中の半導体ウエハ上にマスクパターンを形成する工程と、前記マスクパターンをマスクに前記半導体ウエハを加工する工程とを含むことを特徴とする。
説明したように本発明によれば、レジストのパターン倒れを大幅に抑制することが可能となる。
本発明の実施の形態を以下に図面を参照して説明する。
（第１の実施形態）
図１及び図２は、本発明の第２の実施形態に係わる半導体装置の製造工程を示す断面図である。
図１（ａ）に示すように、半導体基板１０上に形成された層間絶縁膜１１上に膜厚５００ｎｍのノボラック膜（下層マスク）１２を形成する。図１（ｂ）に示すように、前記ノボラック膜１２上に膜厚１５０ｎｍのＡｒＦレジスト膜１３を形成する。
図１（ｃ）に示すように、ＡｒＦエキシマーレーザー露光装置を用いてマスクに形成されたパターンをレジスト膜に転写する。レジスト膜１３に対して１３０℃で６０秒間ベークを行う。これにより、レジスト膜１３中に潜像１３’が形成される。なお、レジスト膜１３に形成される潜像は、所望のパターンの反転パターンを有する。
図１（ｄ）に示すように、現像液１４をＡｒＦレジスト膜１３上に塗り広げ、６０秒間現像を行い、レジストパターンを形成する。レジストパターン１３に形成されるパターンのターゲット寸法は、ラインアンドスペースパターン部分においてライン幅及びスペース幅が７０ｎｍである。
図１（ｅ）に示すように、レジストパターン１３上にリンス液１５を供給し、現像液１４をリンス液１５に置換する。
図２（ｆ）に示すように、レジストパターン１３上に水溶性シリコーン溶液１６を吐出し、リンス液１５の少なくとも一部を水溶性シリコーン溶液１６に置換する。
図２（ｇ）に示すように、基板を回転させて水溶性シリコーン溶液中の溶媒を揮発させ、レジストパターンを覆うように水溶性シリコーン膜１７を形成する。図１２（ｈ）に示すように、１００℃で６０秒間ベークを行い、水溶性シリコーン膜１７のキュアを行う。
図２（ｉ）に示すように、フルオロカーボンガスプラズマで水溶性シリコーン膜１７のエッチバックを行い、レジストパターンの上面を露出させる。このエッチングで水溶性シリコーン膜パターン（マスクパターン）１７が形成される。水溶性シリコーン膜パターン１７は、前述した所望のパターンである。
図２（ｊ）に示すように、酸素プラズマで異方性エッチングを行い、レジストパターン１３及びノボラック膜１２を選択エッチングする。図２（ｋ）に示すように、水溶性シリコーン膜パターン１７及びノボラック膜１２をマスクに、層間絶縁膜１１をエッチングする。
パターン倒れは乾燥処理時に起こりやすい。本実施形態においては、リンス液１５の乾燥処理を行わないので、パターン倒れを抑制することができる。本実施形態では、乾燥処理を行わずに、リンス液１５を水溶性シリコーン溶液１６に置換、水溶性シリコーン膜１７の形成、水溶性シリコーン膜１７へのパターン形成、レジストパターン１３の選択除去を行っている。
本実施形態においては、レジスト膜としてＡｒＦレジスト膜を用い、露光装置としてＡｒＦ露光装置を用いた例を示したが、本発明の実施はこれに限られるものではない。ｇ線、ｉ線、ＫｒＦ、Ｆ2、ＥＵＶ、電子ビーム等に感度を有するレジスト膜と、それぞれに対応した露光装置を用いることが可能である。
また、本実施形態においては、水溶性シリコーンでリンス液を置換したが、置換は完全に行ってもよいし、一部分だけ行ってもよい。また、置換処理の間、基板は静止していてもよいし、回転していてもよい。
また、本実施形態においては、エッチバックを行ったが、この工程には特開２０００−３１０８６３号公報に開示されているようにＣＭＰを用いたり、特開２００２−１１０５１０号公報に開示されているようにウェットエッチングを用いたりなど、各種既存の技術を用いてもよい。また、特願２００３−１９９９４２号公報に開示されている技術と組み合わせて実施することも可能である。
なお、現像液１４供給後にリンス液１５を供給せずに、水溶性シリコーン溶液１６を供給して、現像液１４の少なくとも一部を水溶性シリコーン溶液１６に置換しても良い。
（第２の実施形態）
以下、本発明の一実施形態を図３及び図４を用いて説明する。図３及び図４は、本発明の第２の実施形態に係わる半導体装置の製造工程を示す断面図である。
図３（ａ）に示すように、半導体基板１０上に形成された層間絶縁膜１１上に基板上に膜厚８２ｎｍの反射防止膜２２を形成する。図３（ｂ）に示すように、反射防止膜２２上に膜厚１５０ｎｍのＡｒＦレジスト膜２３を形成する。
図３（ｃ）に示すように、ＡｒＦエキシマーレーザー露光装置を用いてマスクに形成されたパターンをレジスト膜２３に転写する。レジスト膜２３に対して１３０℃で６０秒間ベークを行う。これにより、レジスト膜２３中に潜像２３H及び潜像２３LSが形成される。なお、潜像２３Hは、ホールパターンを形成するための潜像である。また、潜像２３LSは、ライン・アンド・スペースパターンを形成するための潜像である。レジストパターンのターゲット寸法は、ホールパターンにおいては１５０ｎｍ、ラインアンドスペースパターンにおいてはライン幅４０ｎｍ、スペース幅１００ｎｍである。
図３（ｄ）に示すように、ＡｒＦレジスト膜２３上に現像液２４を塗り広げ、６０秒間現像を行う。図３（ｅ）に示すように、レジスト膜２３上にリンス液２５を吐出し、現像液をリンス液２５に置換する。図３（ｆ）に示すように、パターンシュリンク用の塗布膜を形成するための溶液２６を吐出し、リンス液２５を溶液２６に置換する。図４（ｇ）に示すように、基板１０を回転させて溶液２６中の溶媒を揮発させ、レジストパターン２３を覆うように塗布膜２７を形成する。図４（ｈ）に示すように、塗布膜２７とレジスト膜２３とを反応させるために１３０℃で６０秒間ベークを行って、塗布膜２７とレジスト膜２３との界面に反応層２８を形成する。
図４（ｉ）に示すように、パターンを得るために、基板を溶液２６に含まれていた溶媒を塗布膜２７上に供給して、未反応の塗布膜２７を選択除去する。パターン寸法は、ホールパターンにおいては１２０ｎｍ、ラインアンドスペースパターンにおいてはライン幅７０ｎｍ、スペース幅７０ｎｍであった。なお、表面に反応層２８が形成されたレジストパターン２３を電子顕微鏡で観察したところ、ラインアンドスペースパターン部にてパターン倒れが観察されなかった。
図４（ｊ）に示すように、反応層２８及びレジスト膜２３をマスクに、反射防止膜２２及び層間絶縁膜１１をエッチングする。
パターン倒れはリンス液の乾燥処理時に起こりやすい。本実施形態においては、リンス液１５の乾燥処理を行わないので、パターン倒れを抑制することができる。本実施形態では、乾燥処理を行わずに、リンス液１５をパターンシュリンク用の塗布膜を形成するための溶液２６に置換、塗布膜２７の形成、反応層２８の形成、未反応の塗布膜２７の選択除去を行っている。
ライン幅対スペース幅２：１よりも細くラインを仕上げる時ほどリンス液乾燥時のパターン倒れが起きやすい。従って、ライン幅対スペース幅２：１よりも細い場合に本実施形態のパターン形成方法を適用することが好ましい。
また、本実施形態においては、溶液２６でリンス液２５を置換したが、置換は完全に行ってもよいし、一部分だけ行ってもよい。また、置換処理の間、基板は静止していてもよいし、回転していてもよい。
なお、現像液供２４給後にリンス液２５を供給せずに、溶液２６を供給して、現像液２４の少なくとも一部を溶液２６に置換しても良い。
なお、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
第１の実施形態に係わる半導体装置の製造工程を示す断面図。 第１の実施形態に係わる半導体装置の製造工程を示す断面図。 第２の実施形態に係わる半導体装置の製造工程を示す断面図。 第２の実施形態に係わる半導体装置の製造工程を示す断面図。
符号の説明
１０…半導体基板，１１…層間絶縁膜，１２…ノボラック膜，１３…Ｆレジスト膜，１３’…潜像，１４…現像液，１５…リンス液，１６…水溶性シリコーン溶液，１７…水溶性シリコーン膜（マスクパターン）

Claims (7)

  1. 基板上にレジスト膜を形成する工程と、
    前記レジスト膜に潜像を形成するために、前記レジスト膜にエネルギー線を選択照射する工程と、
    前記潜像が形成された前記レジスト膜からレジストパターンを形成するために、前記レジスト膜上に現像液を供給する工程と、
    前記基板上の現像液をリンス液に置換するために、前記基板上に前記リンス液を供給する工程と、
    前記基板上のリンス液の少なくとも一部を溶媒と前記レジスト膜と異なる溶質とを含む塗布膜用材料に置換するために、前記基板上に前記塗布膜用材料を供給する工程と、
    前記基板上にレジスト膜を覆う塗布膜を形成するために、前記塗布膜用材料中の溶媒を揮発させる工程と、
    前記レジストパターン上面の少なくとも一部分を露出させる及び前記塗布膜で構成されたマスクパターンを形成するために、前記塗布膜の表面の少なくとも一部分を後退させる工程と、
    前記マスクパターンを用いて前記基板を加工する工程とを含むことを特徴とするパターン形成方法。
  2. 基板上にレジスト膜を形成する工程と、
    前記レジスト膜に潜像を形成するために、前記レジスト膜にエネルギー線を選択照射する工程と、
    前記潜像が形成された前記レジスト膜からレジストパターンを形成するために、前記レジスト膜上に現像液を供給する工程と、
    前記レジスト膜上の現像液の少なくとも一部を、溶媒と前記レジスト膜と異なる溶質とを含む塗布膜用材料に置換するために、前記レジスト膜上に前記塗布膜用材料を供給する工程と、
    前記基板上に前記レジストパターンを覆う塗布膜を形成するために、前記塗布膜用材料中の溶媒を揮発させる膜を形成する工程と、
    前記レジストパターン上面の少なくとも一部分を露出させて前記塗布膜で構成されたマスクパターンを形成するために、前記塗布膜の表面の少なくとも一部分を後退させる工程と、
    前記マスクパターンを用いて前記基板を加工する工程とを含むことを特徴とするパターン形成方法。
  3. 前記塗布膜の酸素プラズマによるエッチングレートは、前記レジスト膜の酸素プラズマによるエッチングレートより低いことを特徴とする請求項１または請求項２に記載のパターン形成方法。
  4. 前記塗布膜用材料は、水溶性シリコーンであることを特徴とする請求項１または請求項２記載のパターン形成方法。
  5. 基板上にレジスト膜を形成する工程と、
    前記レジスト膜に潜像を形成するために、レジスト膜にエネルギー線を選択照射する工程と、
    前記潜像が形成された前記レジスト膜からレジストパターンを形成するために、前記レジスト膜上に現像液を供給する工程と、
    前記基板上の現像液をリンス液に置換するために、前記基板上に前記リンス液を供給する工程と、
    前記基板上のリンス液の少なくとも一部を溶媒と前記レジスト膜と異なる溶質とを含む塗布膜形成用材料に置換するために、前記基板上に前記塗布膜形成用材料を供給する工程と、
    前記基板上にレジスト膜を覆う塗布膜を形成するために、前記塗布膜形成用材料中の溶媒を揮発させる膜を形成する工程と、
    前記レジスト膜と前記塗布膜との界面に反応層を形成する工程と、
    前記基板上に前記レジストパターンと反応層とが積層されたマスクパターンを形成するために、前記塗布膜を選択除去する工程とを含むことを特徴とするパターン形成方法。
  6. 基板上にレジスト膜を形成する工程と、
    前記レジスト膜に潜像を形成するために、レジスト膜にエネルギー線を選択照射する工程と、
    前記潜像が形成された前記レジスト膜からレジストパターンを形成するために、前記レジスト膜上に現像液を供給する工程と、
    前記基板上の現像液の少なくとも一部を、溶媒と前記レジスト膜と異なる溶質とを含む塗布膜用材料に置換するために、前記基板上に前記塗布膜用材料を供給する工程と、
    前記基板上にレジスト膜を覆う塗布膜を形成するために、前記塗布膜用材料中の溶媒を揮発させる膜を形成する工程と、
    前記レジスト膜と前記塗布膜との界面に反応層を形成する工程と、
    前記基板上に前記レジストパターンと反応層とが積層されたマスクパターンを形成するために、前記塗布膜を選択除去する工程とを含むことを特徴とするパターン形成方法。
  7. 請求項１〜請求項６の何れかに記載のパターン形成方法を用いて、半導体装置の製造過程の途中の半導体ウエハ上にマスクパターンを形成する工程と、
    前記マスクパターンをマスクに前記半導体ウエハを加工する工程とを含むことを特徴とする半導体装置の製造方法。
JP2004087419A 2004-03-24 2004-03-24 パターン形成方法及び半導体装置の製造方法 Expired - Fee Related JP4016009B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004087419A JP4016009B2 (ja) 2004-03-24 2004-03-24 パターン形成方法及び半導体装置の製造方法
US11/081,579 US20050214695A1 (en) 2004-03-24 2005-03-17 Pattern forming method and method for manufacturing semiconductor device
TW094108797A TWI266357B (en) 2004-03-24 2005-03-22 Pattern forming method and method for manufacturing semiconductor device
CNA2005100569757A CN1673873A (zh) 2004-03-24 2005-03-24 图形形成方法和半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004087419A JP4016009B2 (ja) 2004-03-24 2004-03-24 パターン形成方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005277052A true JP2005277052A (ja) 2005-10-06
JP4016009B2 JP4016009B2 (ja) 2007-12-05

Family

ID=34990362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004087419A Expired - Fee Related JP4016009B2 (ja) 2004-03-24 2004-03-24 パターン形成方法及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20050214695A1 (ja)
JP (1) JP4016009B2 (ja)
CN (1) CN1673873A (ja)
TW (1) TWI266357B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019161A (ja) * 2005-07-06 2007-01-25 Dainippon Screen Mfg Co Ltd パターン形成方法及び被膜形成装置
US7638267B2 (en) 2005-09-06 2009-12-29 Kabushiki Kaisha Toshiba Pattern forming method and manufacturing method of semiconductor device
JP2010520639A (ja) * 2007-03-05 2010-06-10 マイクロン テクノロジー， インク． 半導体構造、複数のラインを形成する方法、および高密度構造と低密度構造を単一フォトマスクで形成する方法
WO2012128251A1 (ja) 2011-03-24 2012-09-27 日産化学工業株式会社 ポリマー含有現像液
JP2015023172A (ja) * 2013-07-19 2015-02-02 東京エレクトロン株式会社 基板処理装置、基板処理方法及び基板処理用記録媒体
WO2015025665A1 (ja) * 2013-08-23 2015-02-26 日産化学工業株式会社 レジストパターンに塗布される塗布液及び反転パターンの形成方法
KR20160125966A (ko) 2014-02-26 2016-11-01 닛산 가가쿠 고교 가부시키 가이샤 레지스트 패턴에 도포되는 폴리머 함유 도포액
KR20180011048A (ko) 2015-05-25 2018-01-31 닛산 가가쿠 고교 가부시키 가이샤 레지스트 패턴 도포용 조성물
KR20190059893A (ko) 2016-10-04 2019-05-31 닛산 가가쿠 가부시키가이샤 용제치환법을 이용한 레지스트패턴 도포용 조성물의 제조방법
KR20210150407A (ko) 2019-03-29 2021-12-10 닛산 가가쿠 가부시키가이샤 레지스트패턴 메탈화 프로세스용 조성물

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417469B2 (en) * 2006-11-13 2008-08-26 International Business Machines Corporation Compensation for leakage current from dynamic storage node variation by the utilization of an automatic self-adaptive keeper
JP2013172082A (ja) * 2012-02-22 2013-09-02 Toshiba Corp パターン形成方法、半導体装置の製造方法および塗布装置
CN109074002A (zh) * 2016-03-30 2018-12-21 日产化学株式会社 抗蚀剂图案被覆用水溶液以及使用了该水溶液的图案形成方法
KR102628534B1 (ko) * 2016-09-13 2024-01-26 에스케이하이닉스 주식회사 반도체 기판의 처리 방법
US20220344156A1 (en) * 2021-04-23 2022-10-27 Changxin Memory Technologies, Inc. Method for fabricating semiconductor structure
CN115241047A (zh) * 2021-04-23 2022-10-25 长鑫存储技术有限公司 半导体结构的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221562B1 (en) * 1998-11-13 2001-04-24 International Business Machines Corporation Resist image reversal by means of spun-on-glass
US6329124B1 (en) * 1999-05-26 2001-12-11 Advanced Micro Devices Method to produce high density memory cells and small spaces by using nitride spacer
JP3343341B2 (ja) * 2000-04-28 2002-11-11 ティーディーケイ株式会社 微細パターン形成方法及びそれに用いる現像／洗浄装置、及びそれを用いためっき方法、及びそれを用いた薄膜磁気ヘッドの製造方法
JP3848070B2 (ja) * 2000-09-27 2006-11-22 株式会社東芝 パターン形成方法
JP2004103926A (ja) * 2002-09-11 2004-04-02 Renesas Technology Corp レジストパターン形成方法とそれを用いた半導体装置の製造方法およびレジスト表層処理剤
KR100493029B1 (ko) * 2002-10-26 2005-06-07 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
TWI281690B (en) * 2003-05-09 2007-05-21 Toshiba Corp Pattern forming method, and manufacturing method for semiconductor using the same
US7119025B2 (en) * 2004-04-08 2006-10-10 Micron Technology, Inc. Methods of eliminating pattern collapse on photoresist patterns

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019161A (ja) * 2005-07-06 2007-01-25 Dainippon Screen Mfg Co Ltd パターン形成方法及び被膜形成装置
US7638267B2 (en) 2005-09-06 2009-12-29 Kabushiki Kaisha Toshiba Pattern forming method and manufacturing method of semiconductor device
JP2010520639A (ja) * 2007-03-05 2010-06-10 マイクロン テクノロジー， インク． 半導体構造、複数のラインを形成する方法、および高密度構造と低密度構造を単一フォトマスクで形成する方法
WO2012128251A1 (ja) 2011-03-24 2012-09-27 日産化学工業株式会社 ポリマー含有現像液
US9753369B2 (en) 2011-03-24 2017-09-05 Nissan Chemical Idustries, Ltd. Polymer-containing developer
JP2015023172A (ja) * 2013-07-19 2015-02-02 東京エレクトロン株式会社 基板処理装置、基板処理方法及び基板処理用記録媒体
US9632414B2 (en) 2013-08-23 2017-04-25 Nissan Chemical Industries, Ltd. Coating liquid to be applied to resist pattern and method for forming reverse pattern
JPWO2015025665A1 (ja) * 2013-08-23 2017-03-02 日産化学工業株式会社 レジストパターンに塗布される塗布液及び反転パターンの形成方法
WO2015025665A1 (ja) * 2013-08-23 2015-02-26 日産化学工業株式会社 レジストパターンに塗布される塗布液及び反転パターンの形成方法
KR20190089226A (ko) 2013-08-23 2019-07-30 닛산 가가쿠 가부시키가이샤 레지스트 패턴에 도포되는 도포액 및 반전패턴의 형성방법
KR20160125966A (ko) 2014-02-26 2016-11-01 닛산 가가쿠 고교 가부시키 가이샤 레지스트 패턴에 도포되는 폴리머 함유 도포액
US10025191B2 (en) 2014-02-26 2018-07-17 Nissan Chemical Industries, Ltd. Polymer-containing coating liquid applied to resist pattern
KR20180011048A (ko) 2015-05-25 2018-01-31 닛산 가가쿠 고교 가부시키 가이샤 레지스트 패턴 도포용 조성물
US10558119B2 (en) 2015-05-25 2020-02-11 Nissan Chemical Industries, Ltd. Composition for coating resist pattern
KR20190059893A (ko) 2016-10-04 2019-05-31 닛산 가가쿠 가부시키가이샤 용제치환법을 이용한 레지스트패턴 도포용 조성물의 제조방법
US11531269B2 (en) 2016-10-04 2022-12-20 Nissan Chemical Corporation Method for producing resist pattern coating composition with use of solvent replacement method
KR20210150407A (ko) 2019-03-29 2021-12-10 닛산 가가쿠 가부시키가이샤 레지스트패턴 메탈화 프로세스용 조성물

Also Published As

Publication number Publication date
JP4016009B2 (ja) 2007-12-05
US20050214695A1 (en) 2005-09-29
TWI266357B (en) 2006-11-11
CN1673873A (zh) 2005-09-28
TW200540972A (en) 2005-12-16

Similar Documents

Publication Publication Date Title
US20050214695A1 (en) Pattern forming method and method for manufacturing semiconductor device
US6566280B1 (en) Forming polymer features on a substrate
JP4890524B2 (ja) リソグラフィパターンの形成方法
US6416933B1 (en) Method to produce small space pattern using plasma polymerization layer
US20070202697A1 (en) Method for forming fine pattern of semiconductor device
WO2009096371A1 (ja) 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
KR20140002739A (ko) 개선된 측벽 이미지 전사 프로세스
US8268535B2 (en) Pattern formation method
JP2008306144A (ja) パターン形成方法
JP4302065B2 (ja) パターン形成方法
US20090298291A1 (en) Method for forming a pattern of a semiconductor device
JP2009302143A (ja) 半導体装置の製造方法
JP2008066467A (ja) パターン形成方法
JP2010156819A (ja) 半導体装置の製造方法
TWI515768B (zh) 微影圖案化方法及雙重圖案化方法
JP2009139695A (ja) 半導体装置の製造方法
JP5164446B2 (ja) 半導体素子の微細パターン形成方法
JP4512979B2 (ja) 半導体装置の製造方法
JP5007084B2 (ja) レジストフロー工程及びコーティング処理工程を含む半導体素子の製造方法
KR100902100B1 (ko) 반도체 소자의 미세 패턴 형성방법
US8389402B2 (en) Method for via formation in a semiconductor device
JP2006186020A (ja) 半導体装置の製造方法
JP2010010270A (ja) 半導体装置の製造方法
KR100673099B1 (ko) 반도체소자의 미세패턴 형성 방법
JP2009094146A (ja) パターン形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees