JP2013172082A - パターン形成方法、半導体装置の製造方法および塗布装置 - Google Patents

パターン形成方法、半導体装置の製造方法および塗布装置 Download PDF

Info

Publication number
JP2013172082A
JP2013172082A JP2012036375A JP2012036375A JP2013172082A JP 2013172082 A JP2013172082 A JP 2013172082A JP 2012036375 A JP2012036375 A JP 2012036375A JP 2012036375 A JP2012036375 A JP 2012036375A JP 2013172082 A JP2013172082 A JP 2013172082A
Authority
JP
Japan
Prior art keywords
pattern
substrate
coating film
film
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012036375A
Other languages
English (en)
Inventor
Katsutoshi Kobayashi
克稔 小林
Daisuke Kawamura
大輔 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012036375A priority Critical patent/JP2013172082A/ja
Priority to US13/603,902 priority patent/US8865580B2/en
Publication of JP2013172082A publication Critical patent/JP2013172082A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】パターンの微細化に対応できるパターン形成方法を提供すること。
【解決手段】実施形態のパターン形成方法は、基板上にレジストパターン３を形成する工程と、前記基板上に、レジストパターン３を覆う所定の厚さ分布を有する塗布膜４を形成する工程とを含む。さらに、塗布膜４を薄くすることにより、レジストパターン３の上面を露出させる工程と、レジストパターン３を除去して残った塗布膜（塗布膜パターン）４をマスクにして前記基板を加工することにより、前記基板にパターンを形成する工程とを含む。ここで、前記所定の厚さ分布は、塗布膜４を薄くすることにより生じる、塗布膜４の厚さの減少量の分布を相殺するように選ばれている。
【選択図】 図２

Description

本発明の実施形態は、半導体装置の製造に利用されるパターン形成方法、半導体装置の製造方法および塗布装置に関する。
半導体装置の製造方法は、一般に、半導体基板を含む被加工基板上にレジストパターンを形成する工程と、上記レジストパターンをマスクにして上記被加工基板をエッチングして微細パターンを形成する工程とを含む。上記レジストパターンを形成する工程と、上記被加工基板をエッチングする工程とを繰り返して必要なパターンを形成し、半導体装置を製造している。
しかしながら、パターンの微細化が進んでおり、レジストパターンをマスクにして被加工基板をエッチングしても、所望通りの形状および寸法を有する微細パターンを形成することが困難になってきている。
特開２００４−００８９０６号公報
本発明の目的は、パターンの微細化に対応できるパターン形成方法、半導体装置の製造方法および塗布装置を提供することにある。
実施形態のパターン形成方法は、基板上にレジストパターンを形成する工程と、前記基板上に、前記レジストパターンを覆う所定の厚さ分布を有する塗布膜を形成する工程とを具備する。実施形態のパターン形成方法は、さらに、前記塗布膜を薄くすることにより、前記レジストパターンの上面を露出させる工程と、前記レジストパターンを除去して残った前記塗布膜（以下、塗布膜パターンという）をマスクにして前記基板を加工することにより、前記基板にパターンを形成する工程とを具備する。ここで、前記所定の厚さ分布は、前記塗布膜を薄くすることにより生じる、前記塗布膜の厚さの減少量の分布を相殺するように選ばれている。
実施形態の塗布装置は、基板を保持するための保持手段と、前記保持手段により保持された前記基板を回転させるための回転手段と、前記保持手段により保持された前記基板に向けて塗布液を吐出するためのノズルを具備する吐出手段と、前記保持手段により保持された前記基板の半径方向に沿って前記ノズルを移動させるための移動手段とを具備する。実施形態の塗布装置は、さらに、前記回転手段、前記吐出手段および前記移動手段を制御するための制御手段を具備している。ここで、前記制御手段は、前記保持手段により保持された前記基板を前記回転手段により回転させながら、前記基板の半径方向に沿って前記ノズルを移動させるとともに、前記基板上に所定の厚さ分布を有する塗布膜を形成するために、前記基板上における前記ノズルの位置に対応して、前記回転手段により回転される前記基板の回転速度、前記吐出手段により吐出される前記塗布液の量、および、前記移動手段により移動させられる前記ノズルの移動速度の少なくとも一つを制御する。
第１の実施形態に係るパターン形成方法を説明するための断面図である。 図１に続く第１の実施形態に係るパターン形成方法を説明するための断面図である。 図２に続く第１の実施形態に係るパターン形成方法を説明するための断面図である。 図３に続く第１の実施形態に係るパターン形成方法を説明するための断面図である。 図４に続く第１の実施形態に係るパターン形成方法を説明するための断面図である。 基板面内における塗布膜のエッチングレートの分布を示す図である。 エッチング条件を変えて取得した基板面内における塗布膜のエッチングレートのばらつきの分布の例を示す図である。 ライン＆スペースパターンのアスペクトを説明するための図である。 塗布膜を回転塗布法により形成する例を説明するための図である。 塗布膜をインクジェット方式の塗布法により形成する例を説明するための図である。 塗布膜をスキャン塗布法により形成する例を説明するための図である。 塗布膜をスパイラル塗布法により形成する例を説明するための図である。 第２の実施形態に係るパターン形成方法を説明するための断面図である。 図１３に続く第２の実施形態に係るパターン形成方法を説明するための断面図である。 図１４に続く第２の実施形態に係るパターン形成方法を説明するための断面図である。 図１５に続く第２の実施形態に係るパターン形成方法を説明するための断面図である。 図１６に続く第２の実施形態に係るパターン形成方法を説明するための断面図である。 図１７に続く第２の実施形態に係るパターン形成方法を説明するための断面図である。 図１８に続く第２の実施形態に係るパターン形成方法を説明するための断面図である。 一実施形態の塗布装置を模式的に示す図である。
以下、図面を参照しながら本発明の実施形態を説明する。
（第１の実施形態）
図１−図５は第１の実施形態に係るパターン形成方法を説明するための断面図である。
［図１］
まず、シリコン基板１上に被加工膜２を形成する。本実施形態では、シリコン基板１と被加工膜２をまとめて基板という。被加工膜２は、例えば、シリコン酸化膜等の絶縁膜や、多結晶シリコン膜等の半導体膜である。次に、被加工膜２上にレジストパターン３を形成する。レジストパターン３は、例えば、光リソグラフィプロセス、または、インプリントプロセスにより形成する。
［図２］
レジストパターン３を覆う所定の厚さ分布を有する塗布膜４を塗布法により基板上に形成する。上記所定の厚さ分布は一様ではない。上記所定の厚さ分布については、後で再び説明する。
［図３］
塗布膜４をエッチバックにより薄くすることにより、レジストパターン３の上面を露出させる。エッチバックは、例えば、ＲＩＥ（Reactive Ion Etching）プロセスを用いて行われる。本実施形態の場合、図３に示すように、レジストパターン３の上部側面も露出させる。ＲＩＥプロセスの代わりに、ＣＭＰ（Chemical Mechanical Polishing）プロセスを用いても構わない。
ここで、上述した所定の厚さ分布は、塗布膜をエッチバックにより薄くすることにより生じる、塗布膜の厚さの減少量の分布を相殺するように選ばれている。
エッチバックによって厚さが減少する分布が生じる理由は、図６に示すように、基板面内における塗布膜４のエッチングレート（Ｅ／Ｒ）が位置（Ｘ）によって異なるからである。Ｘは基板面内の中心を通る水平軸である。図６は、水平方向の例を示しているが、基板面内の中心を通る軸に関しては、図６と同様の分布が得られた。これは、エッチングレートが主として基板面内の中心から外周に向かって変わるからである。
このような基板面内における塗布膜のエッチングレートのばらつきは、エッチング条件によっても変わる。ＲＩＥの場合であれば、例えば、ガスの混合比、ガスの流量、印加電圧によって変わる。
図７に、エッチング条件を変えて取得した基板面内における塗布膜のエッチングレートのばらつきの分布の例を示す。エッチングレートは、エッチング時間、ならびに、エッチング前の塗布膜の厚さとエッチング後の塗布膜の厚さとの差に基づいて算出した。エッチング後の塗布膜の厚さは、例えば、エリプソンメータを用いることで取得できる。
図７に示すように、中央（Ｘ＝０）から端に向かってエッチングレートが低くなる分布（一番上の分布）や、中央（Ｘ＝０）から端に向かって途中までは下がり、その後、再び高くなるが、再びに端に向かって下がる分布（上から二番目の分布）や、中央（Ｘ＝０）から端に向かって途中までは下がるが、その後、再び高くなり、端で最もエッチングレートが高くなる分布（上から三番目および四番目の分布）や、中央（Ｘ＝０）から端に向かってエッチングレートが高くなる分布（一番下の分布）などがあることが分かる。
本実施形態では、図２の工程における塗布膜４の厚さ分布は、エッチバックによって生じる塗布膜の厚さの減少量の分布を予め考慮して決定されている。すなわち、エッチバックによる膜厚の減少量の多いところほど塗布膜４を厚く塗布し、逆に、エッチバックによる膜厚の減少量の少ないところほど塗布膜４を薄く塗布することにより（図２）、エッチバック後の塗布膜４の厚さが基板面内においてなるべく一様になるようにする（図３）。
［図４］
塗布膜４に対してレジストパターン３を選択的に除去する。レジストパターン３の除去は、例えば、炭化処理により行う。レジストパターン３を除去して残った塗布膜（塗布膜パターン）４は、レジストパターン３を反転したパターンを有する。塗布膜パターン４は基板面内において一様な厚さを有する。
［図５］
塗布膜パターン４をマスクにして被加工膜２をエッチングし、被加工膜２からなるパターンを形成する。被加工膜２が多結晶シリコン膜等の半導体膜の場合、例えば、ゲートパターン（ゲート電極）が形成される。被加工膜２が絶縁膜の場合、例えば、コンタクトホールパターンが形成される。従来のパターン形成方法では、ハーフピッチ２０ｎｍ以下の微細パターンを形成することは困難であるが、本実施形態のパターン形成方法であればハーフピッチ２０ｎｍ以下の微細パターンでも容易に形成することが可能となる。
レジストパターン３をマスクに用いずに、塗布膜パターン３をマスクにして被加工膜２をエッチングするプロセス（反転プロセス）を採用する理由は、以下の通りである。
現状のプロセスでは、図８に示すように、ライン＆スペースパターンのレジストパターン３のアスペクト比（＝Ｂ／Ａ）は低く、その値は例えば２．５である。ここで、Ａはレジストパターン３の幅、Ｂはレジストパターン３の厚さ（高さ）を示している。
パターンの微細化が進むと幅Ａは狭くなる。アスペクト比は固定されているので、幅Ａの減少に伴い厚さＢも減少する。そのため、微細化が進むほど、レジストパターン３は薄くなる。薄いレジストパターン３をマスクにして被加工膜２をエッチングすると、エッチングの最中にレジストパターン３が消滅してしまい、被加工膜２を所定の形状および寸法を有するパターンに加工することができなくなる可能性がある。このような問題は、レジストパターン３と被加工膜２とのエッチング選択比の確保が難しい場合、より顕著になる。
一方、塗布膜パターン３をマスクにして被加工膜２をエッチングする場合、塗布膜パターン４はその塗布材料を適切に選ぶことにより、一般に、レジストに比べて、被加工膜２に対するエッチングレートを低くできる。
しかしながら、塗布膜パターン３の厚さにばらつきがあると、被加工膜２のエッチングの最中に、塗布膜パターン３の薄い箇所が消滅し、レジストパターン３を用いた場合と同様の問題が生じる可能性がある。また、塗布膜パターン３の厚さにばらつきがあると、たとえその一部が消滅しなくても、設計通りの形状および寸法を有するパターンを形成することが困難になる可能性がある。
そこで、本実施形態では、図３のエッチバックの工程で生じる、塗布膜３の厚さの減少量の分布を相殺できる、厚さ分布を有する塗布膜３を図２の工程で形成することにより、上記の塗布膜パターン３の厚さにばらつきに起因する問題を未然に防止する。これにより、本実施形態によれば、反転プロセスの利点を発揮できるようになり、今後のさらなるパターンの微細化に対応できるパターン形成方法を提供できるようになる。
次に、所定の厚さ分布を有する塗布膜の形成方法について説明する。
まず、塗布膜をエッチバックにより薄くすることにより生じる、塗布膜の厚さの減少量の分布（厚さ減少分布）を予め用意しておく。厚さ減少分布は、エッチバックの条件（例えば、ＲＩＥの条件）によって変わる可能性があるので、反転プロセスで使用されるエッチバックの条件毎に、厚さ減少分布を用意しておく。
次に、図２に示した塗布膜４を塗布法により形成する工程に進むが、塗布法における成膜条件を制御することにより、厚さ減少分布を相殺できる厚さ分布（補正厚さ分布）を塗布膜４に持たせる。
例えば、塗布膜を回転塗布法で形成する場合、図９（ａ）に示すように基板９３に向けてノズル９１から吐出（滴下）される塗布液９２の量（吐出量）、および、図９（ｂ）に示すように基板９３の回転速度Ｖ１［ｒｐｍ］の少なくとも一方を制御することにより、例えば、基板９３を回転速度Ｖ＝２０００［ｒｐｍ］で回転させ、基板９３上の塗布液を押し広げることで、図９（ｃ）に示すような補正厚さ分布を有する塗布膜９４を形成することができる。
塗布膜をインクジェット方式の塗布法で形成する場合、図１０（ａ）に示すように、基板１０３に向けてインクジェットヘッド１０１から吐出される液滴１０２の基板１０３上における単位面積当たりの数、および、基板１０３に向けてインクジェットヘッド１０１から吐出される液滴１０２の一滴当たりの量の少なくとも一方を制御することにより、図１０（ｂ）に示すように、補正厚さ分布を有する塗布膜１０４を形成することができる。一般には、単位面積当たりの数、一滴当たりの量が多い領域ほど、厚さは増す。一滴当たりの量を一定にし、単位面積当たりの数を変えることで、単位面積当たりの液滴の量を制御できる。逆に、単位面積当たりの数を一定にし、一滴当たりの量を変えることでも、単位面積当たりの液滴の量を制御できる。
塗布膜をスキャン塗布法で形成する場合、図１１（ａ）に示すように、基板１１３に向けてノズル１１１から吐出される塗布液１１２の量（吐出量）、および、ノズル１１１のスキャン速度Ｖ２の少なくとも一つを制御することにより、図１１（ｂ）に示すように、補正厚さ分布を有する塗布膜１１４を基板１１３上に形成することができる。一般には、吐出量が多い領域ほど厚さは増し、また、スキャン速度Ｖ２が速い領域ほど厚さは減る。
塗布膜をスパイラル塗布法で形成する場合、図１２（ａ）に示すように、基板１２２に向けてノゾル１２１から吐出される塗布液の量（吐出量）、基板１２２の中央から基板１２２の外周に向かってノズル１２１を移動させるときの移動速度Ｖ３、および、基板１２２の回転速度Ｖ４の少なくとも一つを制御することにより、図１２（ｂ）に示すように、補正厚さ分布を有する塗布膜１２３を形成することができる。一般には、吐出量が多い領域ほど厚さは増し、また、移動および回転速度Ｖ２，Ｖ４が速い領域ほど厚さは減る。
（第２の実施形態）
図１３−図１９は第２の実施形態に係るパターン形成方法を説明するための断面図である。なお、以下の図において、既出の図と対応する部分には既出の図と同一符号を付してあり、詳細な説明は省略する。
［図１３］
まず、シリコン基板１上に多結晶シリコン膜（第１の半導体膜）２１を形成する。次に、多結晶シリコン膜２１上にシリコン酸化膜（絶縁膜）３１を形成する。次に、シリコン酸化膜３１上にアモルファスシリコン膜（第２の半導体膜）４１を形成する。本実施形態では、シリコン基板１と、多結晶シリコン膜２１と、シリコン酸化膜３１と、アモルファスシリコン膜（ａ−Ｓｉ膜）４１とをまとめて基板という。次に、ａ−Ｓｉ膜４１上にレジストパターン３を形成する。
［図１４］
レジストパターン３を覆う所定の厚さ分布を有する塗布膜４を塗布法により基板上に形成する。
［図１５］
塗布膜４をエッチバックにより薄くすることにより、レジストパターン３の上面を露出させる。エッチバック後の塗布膜４の厚さ分布は、略一様である。
［図１６］
塗布膜４に対してレジストパターン３を選択的に除去する。レジストパターン３を除去して残った塗布膜（塗布膜パターン）４は、レジストパターン３を反転したパターンを有し、基板面内において一様な厚さを有する。
［図１７］
塗布膜パターン４をマスクにしてａ−Ｓｉ膜４１を選択的にエッチングし、塗布膜パターン４をａ−Ｓｉ膜４１に転写する。以下、このパターン転写されたａ−Ｓｉ膜４１をａ−Ｓｉ膜パターン４１という。
［図１８］
塗布膜パターン４およびａ−Ｓｉ膜パターン４１をマスクにして、または、塗布膜パターン４を除去して残ったａ−Ｓｉ膜パターン４１をマスクにして、シリコン酸化膜３１をエッチングし、ａ−Ｓｉ膜パターン４１をシリコン酸化膜３１に転写する。以下、このパターン転写されたシリコン酸化膜３１をシリコン酸化膜パターン３１という。
塗布膜パターン４およびａ−Ｓｉ膜４１をマスクに用いた場合、塗布膜パターン４はシリコン酸化膜３１のエッチングの途中で消滅する。塗布膜パターン４およびシリコン酸化膜３１はともに絶縁膜であり、十分な選択比が取れないからである。塗布膜パターン４の消滅後はａ−Ｓｉ膜４１をマスクにしてシリコン酸化膜３１のエッチングは進む。
［図１９］
ａ−Ｓｉ膜パターン４１およびシリコン酸化膜パターン３１をマスクにして、または、ａ−Ｓｉ膜パターン４１を除去して残ったシリコン酸化膜パターン３１をマスクにして、多結晶シリコン膜２１をエッチングし、シリコン酸化膜パターン３１を多結晶シリコン膜２１に転写する。
ａ−Ｓｉ膜パターン４１およびシリコン酸化膜パターン３１をマスクに用いた場合、ａ−Ｓｉ膜パターン４１は多結晶シリコン膜２１のエッチングの途中で消滅する。ａ−Ｓｉ膜パターン４１および多結晶シリコン膜２１はともにシリコン膜であり、選択比が取れないからである。ａ−Ｓｉ膜パターン４１の消滅後はシリコン酸化膜パターン３１をマスクにして多結晶シリコン膜２１のエッチングは進む。
その後、シリコン酸化膜パターン３１を除去して、多結晶シリコン膜２１で形成されたデバイスパターンが得られる。このデバイスパターンは、例えば、ゲートパターン（ゲート電極）である。
本実施形態によれば、第１の実施形態と同様に、反転プロセスの利点を発揮できるようになるので、今後のさらなるパターンの微細化に対応できるパターン形成方法を提供できるようになる。
また、本実施形態では、反転プロセスにより得られる塗布膜パターン４をマスクにして多結晶シリコン膜２１を直接的にはエッチングしてはいない。本実施形態では、最終的には、塗布膜パターン４よりも厚いシリコン酸化膜パターン３１をマスクにして多結晶シリコン膜２１をエッチングすることにより、エッチングの最中にマスクが消滅することをより効果的に抑制できるようになる。
また、本実施形態では、厚いシリコン酸化膜パターン３１を形成するために、シリコン酸化物に対して十分な選択比が取れるａ−Ｓｉ膜パターン４１をマスクに用いてシリコン酸化膜をエッチングする。
なお、ａ−Ｓｉ膜パターン４１の代わりに、Ｃ（炭素）を含む膜のパターンを用いても構わない。また、シリコン酸化膜パターン３１の代わりに、シリコン窒化物を含む絶縁膜パターン、または、シリコン窒化物およびシリコン酸化物を含む絶縁膜パターンを用いても構わない。
また、第１または第２の実施形態のパターン形成方法は、半導体装置の製造方法に適用できる。すなわち、アスペクト比が低く（例えば２．５以下）、高さは同じであるがハーフピッチが異なる複数のライン＆スペースパターンを具備してなる半導体装置を製造する際に、ハーフピッチが一定値（例えば２０ｎｍ）以下のライン＆スペースパターンを、実施形態のパターン形成方法により形成する。
図２０に、第１または第２の実施形態の塗布膜をスパイラル塗布法により形成するための一実施形態の塗布装置を模式的に示す。
本実施形態の塗布装置は、基板１を保持するための静電チャック機構２０１を有する、基板１を載置するためのステージ２０２と、静電チャック機構２０１により保持されて前記ステージ２０２に載置された基板１を回転させるための回転機構２０３を具備している。回転機構２０３は、ステージ２０２に固定された回転軸２０３ａと、回転軸２０３ａを回転させるためのモータ機構２０３ｂとを具備している。
本実施形態の塗布装置は、さらに、静電チャック機構２０１により保持されて前記ステージ２０２に載置された基板１に向けて塗布液を吐出するためのノズル２０４ａを含む吐出機構２０４を具備している。吐出機構２０４は、さらに、塗布液を貯留するタンク２０４ｂ、タンク２０４ｂとノズル２０４ａとを繋いで、タンク２０４ｂ内の塗布液をノズル２０４ａに供給するための供給管２０４ｃ、塗布液の流量調整弁（不図示）などを具備している。
本実施形態の塗布装置は、さらに、静電チャック機構２０１により保持されて前記ステージ２０２に載置された基板１の半径方向に沿ってノズル２０４ａを移動させるための移動機構２０５を具備している。移動機構２０５は、ノズル２０４ａに接続されたアーム部２０５ａと、アーム部２０５ａを基板１の半径方向に沿って移動させるための駆動部２０５ｂとを含む。
本実施形態の塗布装置は、さらに、回転機構２０３、吐出機構２０４よび移動機構２０５を制御するための制御機構２０６を具備している。
ここで、制御機構２０６は、静電チャック機構２０１により保持されて前記ステージ２０２に載置された基板１を回転機構２０３により回転させながら、基板１の半径方向に沿ってノズル２０４ａを移動させるとともに、基板１上に所定の厚さ分布を有する塗布膜を形成するために、基板１上におけるノズル２０４ａの位置に対応して、回転機構２０３により回転される基板１の回転速度、吐出機構２０４により吐出される塗布液の量、および、移動機構２０５により移動させられるノズル２０４ａの移動速度の少なくとも一つを制御するように構成されている。
なお、上記の実施形態では、基板上にレジストパターン３を覆う塗布膜４を形成するとき、塗布膜４の厚さの分布としては、塗布膜４を薄くすることにより生じる、塗布膜４の厚さの減少量の分布（分布Ａ）を相殺するように選んだが、さらに、レジストパターン４を除去するときに生じる、前記塗布膜の厚さの減少量の分布（分布Ｂ）を相殺するように選んでも構わない（分布Ａおよび分布Ｂを相殺）。この場合、分布Ａおよび分布Ｂの一方を優先的に相殺するようにし、他方の分布の相殺は完全で無くてもても構わない。
さらに、塗布膜４の厚さの分布としては、分布Ａに加えて、塗布膜パターン４をマスクにして上記基板を加工することにより生じる、塗布膜パターン４の厚さの減少量の分布（分布Ｃ）を相殺するように選んでも構わない（分布Ａおよび分布Ｃを相殺）。この場合も、一方の分布を優先的に相殺するようにし、他方の分布の相殺は完全で無くてもても構わない。
さらにまた、塗布膜４の厚さの分布としては、分布Ａ、分布Ｂおよび分布Ｃを相殺するように選んでも構わない。この場合、少なくとも一つの分布を優先的に相殺するようにし、残りの分布の相殺は完全で無くてもても構わない。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…シリコン基板、２…被加工膜、３…レジストパターン、４…塗布膜、２１…多結晶シリコン膜（第１の半導体膜）、３１…シリコン酸化膜（絶縁膜）、４１…アモルファスシリコン膜（第２の半導体膜）、９１…ノズル、９２…塗布液、９３…基板、９４…塗布膜、１０１…インクジェットヘッド、１０２…液滴、１０３…基板、１０４…塗布膜、１１１…ノズル、１１２…塗布液、１１３…基板、１１４…塗布膜、１２１…ノズル、１２２…基板、塗布膜１２３、２０１…静電チャック機構、２０２…ステージ、２０３…回転機構、２０３ａ…回転軸、２０３ｂ…モータ機構、２０４…吐出機構、２０４ａ…ノズル、２０４ｂ…タンク、２０４ｃ…供給ポンプ、２０５…移動機構、２０６…制御機構。

Claims (13)

  1. 基板上にレジストパターンを形成する工程と、
    前記基板上に、前記レジストパターンを覆う所定の厚さ分布を有する塗布膜を形成する工程と、
    前記塗布膜を、ＲＩＥ（Reactive Ion Etching）プロセス、または、ＣＭＰ（Chemical Mechanical Polishing）プロセスを用いて薄くすることにより、前記レジストパターンの上面を露出させる工程と、
    前記レジストパターンを除去して残った前記塗布膜（以下、塗布膜パターンという）をマスクにして前記基板を加工することにより、前記基板にパターンを形成する工程とを具備してなり、
    前記所定の厚さ分布は、前記塗布膜を薄くすることにより生じる、前記塗布膜の厚さの減少量の分布を相殺するように選ばれており、
    前記基板は、半導体基板と、前記半導体基板上に形成された第１の半導体膜と、前記半導体膜上に形成された絶縁膜と、前記絶縁膜上に形成された第２の半導体膜とを具備してなり、
    前記基板に前記パターンを形成する工程は、
    前記塗布膜パターンをマスクにして前記第２の半導体膜をエッチングすることにより、前記第２の半導体膜を含む第１のパターンを形成すること、
    前記第１のパターンをマスクにして前記絶縁膜をエッチングすることにより、前記絶縁膜を含む第２のパターンを形成すること、
    前記第２のパターンをマスクにして前記第１の半導体膜をエッチングすることにより、前記第１の半導体膜を含むデバイスパターンを形成することを含み、
    前記塗布膜を形成する工程は、回転塗布法を用いて行われ、
    前記塗布膜を前記回転塗布法により形成するときに、前記基板に向けてノズルから吐出される塗布液の量、および、前記基板の回転速度の少なくとも一方を制御することにより、前記所定の厚さ分布を有する前記塗布膜を形成することを特徴とするパターン形成方法。
  2. 基板上にレジストパターンを形成する工程と、
    前記基板上に、前記レジストパターンを覆う所定の厚さ分布を有する塗布膜を形成する工程と、
    前記塗布膜を薄くすることにより、前記レジストパターンの上面を露出させる工程と、
    前記レジストパターンを除去して残った前記塗布膜（以下、塗布膜パターンという）をマスクにして前記基板を加工することにより、前記基板にパターンを形成する工程とを具備してなり、
    前記所定の厚さ分布は、前記塗布膜を薄くすることにより生じる、前記塗布膜の厚さの減少量の分布を相殺するように選ばれていることを特徴するパターン形成方法。
  3. 前記基板は、半導体基板と、前記半導体基板上に形成された被加工膜とを具備し、
    前記基板に前記パターンを形成する工程は、前記塗布膜パターンをマスクにして前記被加工膜をエッチングすることにより、前記被加工膜を含むデバイスパターンを形成することを含むことを特徴とする請求項２に記載のパターン形成方法。
  4. 前記塗布膜を薄くすることは、ＲＩＥ（Reactive Ion Etching）プロセス、または、ＣＭＰ（Chemical Mechanical Polishing）プロセスを用いて行われることを特徴する請求項２に記載のパターン形成方法。
  5. 前記基板は、半導体基板と、前記半導体基板上に形成された第１の半導体膜と、前記半導体膜上に形成された絶縁膜と、前記絶縁膜上に形成された第２の半導体膜とを具備してなり、
    前記基板に前記パターンを形成する工程は、
    前記塗布膜パターンをマスクにして前記第２の半導体膜をエッチングすることにより、前記第２の半導体膜を含む第１のパターンを形成すること、
    前記第１のパターンをマスクにして前記絶縁膜をエッチングすることにより、前記絶縁膜を含む第２のパターンを形成すること、
    前記第２のパターンをマスクにして前記第１の半導体膜をエッチングすることにより、前記第１の半導体膜を含むデバイスパターンを形成することを含むことを特徴する請求項２または３に記載のパターン形成方法。
  6. 前記塗布膜を形成する工程は、回転塗布法を用いて行われ、
    前記塗布膜を前記回転塗布法により形成するときに、前記基板に向けてノズルから吐出される塗布液の量、および、前記基板の回転速度の少なくとも一方を制御することにより、前記所定の厚さ分布を有する前記塗布膜を形成することを特徴とする請求項２ないし５のいずれか１項に記載のパターン形成方法。
  7. 前記塗布膜を形成する工程は、インクジェット方式の塗布法を用いて行われ、
    前記塗布膜を前記インクジェット方式の塗布法により形成するときに、前記基板に向けてインクジェットヘッドから吐出される液滴の前記基板上における単位面積当たりの数、および、前記基板に向けて前記インクジェットヘッドから吐出される液滴の一滴当たりの量の少なくとも一方を制御することにより、前記所定の厚さ分布を有する前記塗布膜を形成することを特徴とする請求項２ないし５のいずれか１項に記載のパターン形成方法。
  8. 前記塗布膜を形成する工程は、スキャン塗布法を用いて行われ、
    前記塗布膜を前記スキャン塗布法により形成するときに、前記基板に向けてノズルから吐出される塗布液の量、および、前記ノズルのスキャン速度の少なくとも一方を制御することにより、前記所定の厚さ分布を有する前記塗布膜を形成することを特徴とする請求項２ないし５のいずれか１項に記載のパターン形成方法。
  9. 前記塗布膜を形成する工程は、スパイラル塗布法を用いて行われ、
    前記塗布膜を前記スパイラル塗布法により形成するときに、前記基板に向けてノゾルから吐出される塗布液の量、前記基板の中央から前記基板の外周に向かって前記ノズルを移動させるときの移動速度、および、前記基板の回転速度の少なくとも一つを制御することにより、前記所定の厚さ分布を有する前記塗布膜を形成することを特徴とする請求項２ないし５のいずれか１項に記載のパターン形成方法。
  10. アスペクト比が同じでハーフピッチが異なる複数のライン＆スペースパターンを具備してなる半導体装置の製造方法であって、ハーフピッチが一定値以下のライン＆スペースパターンを請求項２ないし９のいずれか１項に記載のパターン形成方法により形成することを特徴する半導体装置の製造方法。
  11. 前記所定の厚さ分布は、さらに、前記レジストパターンを除去するときに生じる、前記塗布膜の厚さの減少量の分布を相殺するように選ばれていることを特徴する請求項１に記載のパターン形成方法。
  12. 前記所定の厚さ分布は、さらに、前記塗布膜パターンをマスクにして前記基板を加工することにより生じる、前記塗布膜パターンの厚さの減少量の分布を相殺するように選ばれていることを特徴する請求項１または請求項１１に記載のパターン形成方法。
  13. 基板を保持するための保持手段と、
    前記保持手段により保持された前記基板を回転させるための回転手段と、
    前記保持手段により保持された前記基板に向けて塗布液を吐出するためのノズルを具備する吐出手段と、
    前記保持手段により保持された前記基板の半径方向に沿って前記ノズルを移動させるための移動手段と、
    前記回転手段、前記吐出手段および前記移動手段を制御するための制御手段であって、前記保持手段により保持された前記基板を前記回転手段により回転させながら、前記基板の半径方向に沿って前記ノズルを移動させるとともに、前記基板上に所定の厚さ分布を有する塗布膜を形成するために、前記基板上における前記ノズルの位置に対応して、前記回転手段により回転される前記基板の回転速度、前記吐出手段により吐出される前記塗布液の量、および、前記移動手段により移動させられる前記ノズルの移動速度の少なくとも一つを制御する前記制御手段と
    を具備してなることを特徴する塗布装置。
JP2012036375A 2012-02-22 2012-02-22 パターン形成方法、半導体装置の製造方法および塗布装置 Pending JP2013172082A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012036375A JP2013172082A (ja) 2012-02-22 2012-02-22 パターン形成方法、半導体装置の製造方法および塗布装置
US13/603,902 US8865580B2 (en) 2012-02-22 2012-09-05 Pattern forming method, semiconductor device manufacturing method, and coating apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012036375A JP2013172082A (ja) 2012-02-22 2012-02-22 パターン形成方法、半導体装置の製造方法および塗布装置

Publications (1)

Publication Number Publication Date
JP2013172082A true JP2013172082A (ja) 2013-09-02

Family

ID=48982593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012036375A Pending JP2013172082A (ja) 2012-02-22 2012-02-22 パターン形成方法、半導体装置の製造方法および塗布装置

Country Status (2)

Country Link
US (1) US8865580B2 (ja)
JP (1) JP2013172082A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017504201A (ja) * 2013-12-30 2017-02-02 キャノン・ナノテクノロジーズ・インコーポレーテッド サブ２０ｎｍの図案の均一なインプリントパターン転写方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9108243B2 (en) * 2013-03-14 2015-08-18 Crucible Intellectual Property, Llc Production of large-area bulk metallic glass sheets by spinning
US10685846B2 (en) * 2014-05-16 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor integrated circuit fabrication with pattern-reversing process
JP1563718S (ja) * 2015-12-28 2016-11-21
JP1563719S (ja) * 2015-12-28 2016-11-21

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5330883A (en) * 1992-06-29 1994-07-19 Lsi Logic Corporation Techniques for uniformizing photoresist thickness and critical dimension of underlying features
DE19548058C2 (de) * 1995-12-21 1997-11-20 Siemens Ag Verfahren zur Herstellung eines MOS-Transistors
KR100365741B1 (ko) * 1998-06-30 2003-02-19 주식회사 하이닉스반도체 반도체장치제조방법
US6239008B1 (en) * 1999-09-29 2001-05-29 Advanced Micro Devices, Inc. Method of making a density multiplier for semiconductor device manufacturing
US6967140B2 (en) * 2000-03-01 2005-11-22 Intel Corporation Quantum wire gate device and method of making same
JP2001351992A (ja) * 2000-06-08 2001-12-21 Nec Corp 半導体装置の製造方法
US6329251B1 (en) * 2000-08-10 2001-12-11 Taiwan Semiconductor Manufacturing Company, Ltd Microelectronic fabrication method employing self-aligned selectively deposited silicon layer
JP4433663B2 (ja) 2001-09-06 2010-03-17 コニカミノルタホールディングス株式会社 塗布材塗布方法、被塗布基材、及び被塗布基材を含む塗布材塗布装置
JP3697426B2 (ja) * 2002-04-24 2005-09-21 株式会社東芝 パターン形成方法および半導体装置の製造方法
JP2004008906A (ja) 2002-06-05 2004-01-15 Seiko Epson Corp 成膜装置および成膜方法
JP3923023B2 (ja) 2003-03-06 2007-05-30 株式会社東芝 パターン形成方法および該パターン形成方法を用いた半導体装置の製造方法
TWI281690B (en) * 2003-05-09 2007-05-21 Toshiba Corp Pattern forming method, and manufacturing method for semiconductor using the same
JP4016009B2 (ja) * 2004-03-24 2007-12-05 株式会社東芝 パターン形成方法及び半導体装置の製造方法
WO2005112088A1 (ja) 2004-05-14 2005-11-24 Matsushita Electric Industrial Co., Ltd. 半導体装置の製造方法および製造装置
KR100629604B1 (ko) * 2004-12-31 2006-09-27 동부일렉트로닉스 주식회사 반도체 소자의 게이트 라인 형성 방법
JP2007189153A (ja) 2006-01-16 2007-07-26 Elpida Memory Inc 半導体装置の製造方法
JP2010087300A (ja) * 2008-09-30 2010-04-15 Toshiba Corp 半導体装置の製造方法
US7824986B2 (en) * 2008-11-05 2010-11-02 Micron Technology, Inc. Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions
US7972926B2 (en) * 2009-07-02 2011-07-05 Micron Technology, Inc. Methods of forming memory cells; and methods of forming vertical structures
JP2011100922A (ja) 2009-11-09 2011-05-19 Toshiba Corp パターン形成方法、パターン形成システム及び半導体装置の製造方法
KR101085630B1 (ko) * 2010-12-15 2011-11-22 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
JP2013089759A (ja) * 2011-10-18 2013-05-13 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017504201A (ja) * 2013-12-30 2017-02-02 キャノン・ナノテクノロジーズ・インコーポレーテッド サブ２０ｎｍの図案の均一なインプリントパターン転写方法

Also Published As

Publication number Publication date
US8865580B2 (en) 2014-10-21
US20130217217A1 (en) 2013-08-22

Similar Documents

Publication Publication Date Title
JP2013172082A (ja) パターン形成方法、半導体装置の製造方法および塗布装置
US7473644B2 (en) Method for forming controlled geometry hardmasks including subresolution elements
US7175257B2 (en) Ink-jet printhead with droplet ejecting portion provided in a hydrophobic layer
US8216942B2 (en) Method for manufacturing semiconductor device
JP6389035B2 (ja) インクジェット・プリンティング装置及びノズル形成方法
EP1938992A1 (en) Method of manufacturing inkjet print head
JP2005175498A (ja) スラリー組成物及びそれを用いる化学機械的研磨工程を含む半導体素子の製造方法
US6036874A (en) Method for fabrication of nozzles for ink-jet printers
JP4729730B2 (ja) インクジェットプリントヘッドの製造方法
JPWO2018079494A1 (ja) 液処理方法及び液処理装置
JP5401763B2 (ja) 塗布液の塗布方法及び半導体装置の製造方法
JP5967876B2 (ja) 液体吐出ヘッド及びその製造方法
JP2006027273A (ja) インクジェットヘッドの製造方法
US20060148205A1 (en) Semiconductor manufacturing method for device isolation
JP2008226935A (ja) 半導体装置の製造方法
US20060266733A1 (en) Liquid-ejection head and method for producing the same
US8286350B2 (en) Method of manufacturing a liquid discharge head
JP5657034B2 (ja) 液体吐出ヘッドの製造方法及び基板の加工方法
JP6033712B2 (ja) 塗布膜形成方法および塗布装置
CN101269576A (zh) 制造喷墨打印头的方法
JP2008126504A (ja) インクジェット記録ヘッドの製造方法、およびインクジェット記録ヘッド
JP2014076571A (ja) 液体吐出ヘッドの製造方法
CN117457480A (zh) 一种利用激光获得纳米尺度线条的方法
JP2017199892A (ja) 電気−機械変換素子とその製造方法、電気−機械変換素子を備えた液体吐出ヘッドおよび液体吐出装置
CN111564369B (zh) 一种刻蚀图形的形成方法及半导体器件

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109