JP3923023B2 - パターン形成方法および該パターン形成方法を用いた半導体装置の製造方法 - Google Patents
パターン形成方法および該パターン形成方法を用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3923023B2 JP3923023B2 JP2003059399A JP2003059399A JP3923023B2 JP 3923023 B2 JP3923023 B2 JP 3923023B2 JP 2003059399 A JP2003059399 A JP 2003059399A JP 2003059399 A JP2003059399 A JP 2003059399A JP 3923023 B2 JP3923023 B2 JP 3923023B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist pattern
- resist
- substrate
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、被処理基板上に所望のパターン寸法を有するレジストパターンを形成する方法に係わり、特に半導体デバイスの微細パターンを形成するのに好適なパターン形成方法および該パターンを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の高集積化に伴って、ますます微細なパターンが要求されている。このような微細化に対応するために、露光装置やマスク作成技術の進歩は著しいものがあり、例えば、光源の短波長化、レンズの高ＮＡ化等の露光装置の高性能化や位相シフト法や斜め入射露光のような超高解像技術等が挙げられる。
【０００３】
そして、これらの技術をもってしても形成できないような微細なパターンを形成する方法の一つに、レジストパターンに対して加熱処理を行うことによりレジストパターンを変形させて、より微細なパターンを得る方法が知られている。
【０００４】
即ち、図１０（ａ）に示すような被処理基板１０１上に形成された開口幅Ｗａを有するレジストパターン１０２に対して加熱処理を行い、レジストパターン１０２を流動（リフロー）させて横方向に広げることにより、図１０（ｂ）に示すような微細なレジスト開口幅Ｗｂを得ている。
【０００５】
しかしながら、このレジストパターン形成方法においては、装置の稼動中にプロセス条件などが変動した場合、所望のパターン寸法を得ることができず、例えば加熱処理が不十分な場合には、図１０（ｃ）に示すような大きな開口幅Ｗｃを有するレジストパターン１０２が、また、加熱処理が過分な場合には、図１０（ｄ）に示すようなパターンのつぶれたレジストパターン１０２がそれぞれ形成されることになる。
【０００６】
この問題を解決するために、レジストの変形量を計測して所望の値になったところで加熱処理を終了するようにフィードバックを行うパターン形成方法が知られている（例えば、特許文献１および特許文献２参照。）。
【０００７】
この特許文献１に開示されたパターン形成方法について、図１１を用いて説明する。図１１に示すように、被処理基板１０１にレジストパターン１０２と共にモニタパターン１０３を形成しておき、このモニタパターン１０３の膜厚もしくは光学定数を分光エリプソメータ１０４により検出する。
【０００８】
次に、加熱処理によりレジスト１０２が流動し始めるとその膜厚もしくは光学定数の変化量から間接的にレジスト変形量を測定し、この変形量が所望のレジスト変形量に達した時点で加熱処理を終了する方法である。
【０００９】
同じく、特許文献２に開示されたパターン形成方法においては、モニタパターンにレーザ光を照射して得られる回折光に対応する検出信号の振幅の変化から間接的にレジストの変形量を測定し、この変形量が所望のレジスト変形量に達した時点で加熱処理を終了している。
【００１０】
しかしながら、上記特許文献１または特許文献２に開示された方法では、モニタパターンの近傍においては、所望のレジストパターン寸法が得られるが、それ以外においては、所望のレジストパターン寸法が得られず、被処理基板の面内分布のばらつきには対応できない問題がある。
【００１１】
何故ならば、通常のリソグラフィー工程である、レジスト塗布、露光、ベークおよび現像処理の各工程においてプロセスの変動要因があるため、既に、加熱処理する前にレジストパターンの寸法ばらつきが被処理基板面内および被処理基板間に存在するためである。
【００１２】
この寸法ばらつきは、特許文献１または特許文献２に開示されたフィードバクする方法では、改善されないものである。
【００１３】
さらに、加熱処理装置の温度分布ムラによりレジストの変形量が必ずしも被処理基板面内で安定していなことから、最終的に所望のパターン寸法が得られず、少なからず不良が発生する。結果として、パターン寸法不良となった被処理基板を救済するために、リソグラフィー工程におけるリワーク率が高くなるという問題がある。
【００１４】
また、加熱処理中にリアルタイムでレジストパターンの変形量を間接に測定するために、レーザを用いた精密な測定器やフィードバックするためのコントローラなどを備えた大掛かりで複雑な装置が必要となる問題がある。
【００１５】
【特許文献１】
特開２００２−６４０４７号公報（３頁、図１）
【００１６】
【特許文献２】
特開２０００−９１２０３号公報（３頁、図１）
【００１７】
【発明が解決しようとする課題】
上述した、特許文献１および特許文献２に開示されたレジストパターンの形成方法では、加熱処理前のレジストパターン寸法の被処理基板面内や被処理基板間のばらつき、および加熱処理装置の温度分布ムラによるレジスト変形量のばらつき対しては、これらの変動要因を抑えて所望寸法のレジストパターンを得ることはできず、被処理基板の面内分布のばらつきには対応できない問題がある。
【００１８】
本発明は、上記問題点を解決するためになされたもので、被処理基板面内または被処理基板間で最終的に所望のパターン寸法が得られるパターン形成方法および電気的特性の安定した半導体装置の製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本発明のパターン形成方法では、被処理基板上にレジスト膜を形成し、前記レジスト膜にパターンを露光してベークおよび現像処理を行うことによりモニタパターンを含むレジストパターンを形成するレジストパターン形成工程と、前記レジストパターン内に配置されたモニタパターンの寸法を測定して、前記被処理基板面内のパターン寸法の平均値を求めるモニタパターン測定工程と、前記平均値と所定の基準値とを比較して、前記レジストパターンが所望の寸法になるように加熱処理条件を制御して前記レジストパターンを変形させるレジストパターン変形工程とを有することを特徴としている。
【００２０】
本発明によれば、被処理基板間でレジストパターン寸法のばらつきの少ない所望のパターンを得ることができる。
【００２１】
また、本発明の別の目的を達成するために、本発明のパターン形成方法では、被処理基板上にレジスト膜を形成し、前記レジスト膜にパターンを露光してベークおよび現像処理を行うことによりモニタパターンを含むレジストパターンを形成するレジストパターン形成工程と、前記レジストパターン内に配置されたモニタパターンの寸法を測定して、前記被処理基板面内のパターン寸法分布を求めるモニタパターン測定工程と、前記被処理基板の面内分布と所定の基準値とを比較して、前記レジストパターンが所望の寸法になるように加熱処理条件を制御して前記レジストパターンを変形させるレジストパターン変形工程とを有することを特徴としている。
【００２２】
本発明によれば、被処理基板面内でレジストパターン寸法のばらつきの少ない所望のパターンを得ることができる。
【００２３】
また、上記目的を達成するために、本発明の半導体装置の製造方法では、被処理基板上に形成されたレジストパターンを加熱処理して所望のパターン寸法のレジストパターンを得た後、このレジストパターンを用いて前記被処理基板を加工して半導体デバイスを形成する半導体装置の製造方法であって、この所望のパターン寸法のレジストパターン寸法を形成工程は、前記被処理基板上にレジスト膜を形成し、前記レジスト膜にパターンを露光してベークおよび現像処理を行うことによりモニタパターンを含むレジストパターンを形成する第１工程と、前記レジストパターン内に配置された前記モニタパターンの寸法を測定して、前記被処理基板面内のパターン寸法の平均値を求める第２工程と、前記平均値と所定の基準値とを比較して、前記レジストパターンが所望の寸法になるように加熱処理条件を制御して前記レジストパターンを変形させる第３工程とを有することを特徴としている。
【００２４】
更にまた、上記目的を達成するために、本発明の別の半導体装置の製造方法では、被処理基板上に形成されたレジストパターンを加熱処理して所望のパターン寸法のレジストパターンを得た後、このレジストパターンを用いて前記被処理基板を加工して半導体デバイスを形成する半導体装置の製造方法であって、この所望のパターン寸法のレジストパターン寸法を形成工程は、前記被処理基板上にレジスト膜を形成し、前記レジスト膜にパターンを露光してベークおよび現像処理を行うことによりモニタパターンを含むレジストパターンを形成する第１工程と、前記レジストパターン内に配置された前記モニタパターンの寸法を測定して、前記被処理基板面内のパターン寸法分布を求める第２工程と、前記被処理基板の面内分布と所定の基準値とを比較して、前記レジストパターンが所望の寸法になるように加熱処理条件を制御して前記レジストパターンを変形させる第３工程とを有することを特徴としている。
【００２５】
本発明の半導体装置によれば、電気的特性の安定した半導体装置が得られる。
【００２６】
【発明の実施の形態】
以下、本発明のパターン形成方法の実施の形態について、図面を参照しながら説明する。
【００２７】
（第１の実施の形態）
図１は、本発明による第１の実施の形態に係わるパターン形成方法のフローチャートを示す図である。
【００２８】
図に示すように、まず、上面に被加工膜となる膜厚１μｍのシリコン酸化膜が形成された被処理基板、例えばシリコン基板（以下、単に基板という）を２０枚用意する（第１ステップＳ０１）。
【００２９】
次に、このシリコン酸化膜の上に有機高分子からなる反射防止膜を、例えば、膜厚が６０ｎｍとなるように回転塗布した後、１９０℃で６０秒のベーク処理をおこなう（第２ステップＳ０２）。
【００３０】
続いて、この反射防止膜の上にＫｒＦポジ型化学増幅レジスト膜を、例えば、膜厚が４８０ｎｍになるように回転塗布した後、１１０℃で６０秒のベーク処理をおこなう（第３ステップＳ０３）。
【００３１】
次に、このレジスト膜をＫｒＦエキシマレーザー露光装置にて、例えば、ＮＡ=０．６８、σ＝０．７５、２／３輪帯照明、透過率６％のハーフトーンマスクの条件で露光量を１７ｍＪ／ｃｍ２として露光し（第４ステップＳ０４）、露光後ベークを１３０℃で６０秒おこなう（第５ステップＳ０５）。
【００３２】
次に、現像処理を、例えば、２．３８ｗｔ％のテトラメチルアンモニウムハイドロオキサイド（TMAH）水溶液により３０秒おこない、直径１６０ｎｍのデバイス用のコンタクトホールパターンと測定用の各種モニタパターンからなるレジストパターンを形成する（第６ステップＳ０６）。
【００３３】
次に、ＳＥＭ（Scanning Electron Microscopy）によりモニタパターン、例えば、コンタクトホールの開口寸法を、２０枚全ての基板について、１枚あたり１０点測定してその平均値を求める（第７ステップＳ０７）。
【００３４】
次に、この平均値がリソグラフィー工程のプロセスマージンから定めた基準値内、例えば１６０±５ｎｍか否かが判定され（第８ステップＳ０８）、その判定結果に基づいて加熱処理によるパターン変形後のコンタクトホールの開口寸法が所望の寸法、例えばなるべく１２０ｎｍに近づくように基板ごとにベーク温度を設定する。
【００３５】
図２は、加熱処理条件と得られるコンタクトホールの開口寸法との関係を示したもので、図２（ａ）は加熱温度とコンタクトホールの開口寸法の関係を示す図、図２（ｂ）はベーク時間とコンタクトホールの開口寸法の関係を示す図である。
【００３６】
更に、図２（ａ）において、図中の実線ａは現像後のコンタクトホールの開口寸法が基準値、例えば１６０ｎｍのときにおける、ベーク温度とコンタクトホールの開口寸法の関係を示す図、一点鎖線ｂは現像後のコンタクトホールの開口寸法が基準値より大きい、例えば１７０ｎｍのときにおける、ベーク温度とコンタクトホールの開口寸法の関係を示す図、ニ点鎖線ｃは現像後のコンタクトホールの開口寸法が基準値より小さい、例えば１５０ｎｍのときにおける、ベーク温度とコンタクトホールの開口寸法の関係を示す図である。
【００３７】
図２から明らかなように、実験によれば、コンタクトホールの開口寸法はベーク温度が高いほど小さくなり、現像後のコンタクトホールの開口寸法に応じて、ほぼ平行にシフトした関係を示している。また、ベーク時間が長くなるほどコンタクトホールの開口寸法はほぼ一定になる傾向を示す。
【００３８】
これにより、例えば、ベーク時間を一定として、ベーク温度とコンタクトホールの開口寸法の関係よりサーマルフローレート（検量線：単位温度あたりの寸法変化率）を求め、適切なベーク温度を設定することが出来る。実験によれば、サーマルフローレートとして−２.７ｎｍ／℃が得られた。
【００３９】
従って、コンタクトホールの寸法が現像後の基準値内、例えば１６０±５ｎｍの場合には、実線ａで初期設定された標準の温度、例えば、１６２℃で加熱処理をおこなう（第９ステップＳ０９）。
【００４０】
一方、基準値内から外れた場合は、その大小が判定され（第１０ステップＳ１０）、基準値内より大きい、例えば１７０ｎｍの場合は、一点鎖線ｂに示す相関に基づいて標準の温度より高い温度、例えば１６５℃で加熱処理を行い（第１１ステップＳ１１）、これとは反対に基準値内より小さい、例えば１５０ｎｍの場合は、ニ点鎖線ｃに示す相関に基づいて標準の温度より低い温度、例えば１５９℃で加熱処理を行う（第１２ステップＳ１２）。これにより、レジストの変形量を基板ごとに調節することが可能である。
【００４１】
このベーク温度の変更は、予め異なる温度に設定された複数のホットプレートを用意しておき、その中から適合する温度に設定されたホットプレートを適時選択することにより容易行うことができる。
【００４２】
その後、ＳＥＭを用いて出来上がりのパターン寸法を検査し（第１３ステップＳ１３）、良品を次の工程へ払い出す（第１４ステップＳ１４）。
【００４３】
図３は、全ての基板について加熱処理後のコンタクトホールパターン寸法を測定した結果を、従来方法と比較して示したもので、図中の実線ａが本実施の形態による場合、破線ｂが従来の方法による場合である。図３から明らかなように、実験によれば、平均寸法の基板間のばらつきは従来方法に比べて１／３に低減している。
【００４４】
以上説明したように、第１の実施の形態によるパターン形成方法では、レジストパターン変形工程において、基板１枚毎に、現像後のレジストパターン寸法のばらつきを相殺するようにフィードフォワード方式でベーク温度を調節してレジストの変形量を制御している。
【００４５】
従って、レジストパターンの寸法精度が向上し、基板間でレジストパターン寸法のばらつきの少ない所望のパターンを得ることができる。
【００４６】
更に、加熱処理中にリアルタイムでレジストパターンの変形量を測定してフィードバックするような大掛かりで複雑な装置が不要である。
【００４７】
なお、本実施の形態では、基板１枚毎にパターン変形工程のベーク温度を変える場合について説明したが、複数枚の基板を単位とするロット毎におこなっても構わない。
【００４８】
またベーク処理条件として、温度以外のパラメータ、例えばベーク時間やベーク雰囲気（大気中、窒素パージ等）を変えるようにしても良く、さらに、モニタパターンの測定とパターン変形の加熱処理を複数回繰り返しておこなっても構わない。
【００４９】
（第２の実施の形態）
図４は、本発明による第２の実施の形態に係わるパターン形成方法のフローチャートを示す図である。
【００５０】
本実施の形態において、上記第１の実施の形態と同一のステップには、同一符号を付して、その説明を省略する。
【００５１】
図４に示すように、第２の実施の形態が第１の実施の形態と異なる点は、現像後のモニタパターン寸法の基板面内分布を求め、その面内分布を相殺するような温度分布を有するホットプレートを用いて加熱処理することにある。
【００５２】
即ち、複数のヒータを内蔵したホットプレートを用いてホットプレートの面内温度分布をモニタパターン寸法の基板面内分布を相殺するように制御することにより基板面内のレジストパターン寸法の均一性を改善することができる。
【００５３】
まず、上述した第１の実施の形態と同様に、膜厚１μｍのシリコン酸化膜が形成された基板を、例えば、２０枚用意して、この上に反射防止膜およびＫｒＦポジ型化学増幅レジスト膜をこの順に形成した後、パターン露光、露光後ベークおよび現像処理を行い、例えば、ピッチが１３０ｎｍと一定で、最もライン幅が大きい中央のラインを挟んで線対象にライン幅が漸減していくラインアンドスペース（以下、Ｌ／Ｓという）パターンが配列されたモニタパターンを形成した。
【００５４】
このモニタパターンはドーズメータと呼ばれるもので、モニタパターンに光を照射すると、モニタパターンが回折格子として作用し、０次の回折光および高次の回折光（主に、１次光）が発生する。
【００５５】
次に、０次の回折光のみをスリットにより取り出してレジスト上に露光すると、モニタパターンのうち、中央のスペースを挟んで線対称に漸減していくある大きさのラインまでが解像された矩形状パターンが露光される。
【００５６】
この矩形状パターンの幅は０次の回折光のみによる実効的露光量に比例することから、フォーカスに依存しない実効的露光量を求めることができる方法である。このパターン幅は数〜十μｍになるため光学的に測定することが容易である。
【００５７】
従って、予めこの実効的露光量と実際のレジストパターン寸法の関係を求めておけば、解像された矩形状パターンの幅を測定することにより、実際にレジスト上に解像されたレジストパターン寸法に換算することができる。
【００５８】
そのため、ＳＥＭを用いてナノメータ（ｎｍ）サイズのレジストパターン寸法を直接測定しなくても、レジストパターン寸法の基板の面内分布を迅速に求めることができる。
【００５９】
本実施の形態においては、２０枚すべての基板について面内５０点の実効露光量を測定して、パターン寸法の面内分布を求めた（第１５ステップＳ１５）。
【００６０】
次に、基板の面内分布が基準値内か否かが判断され（第１６ステップＳ１６）、基準値内であれば標準の温度分布に設定されたホットプレートを用いて加熱処理をおこなう（第１７ステップＳ１７）。
【００６１】
一方、ウェーハ面内分布が基準値外であれば、その基板の面内分布を打ち消すような温度分布に設定されたホットプレートを用いて加熱処理を行う（第１８ステップＳ１８）。
【００６２】
図５は、この基板の面内分布を打ち消すような温度分布を有するホットプレートを示す図で、図５（ａ）はヒータの配列を示す平面図、図５（ｂ）は、図５（ａ）のＡ−Ａ線に沿って切断して矢印方向に眺めた断面図である。
【００６３】
図に示すように、ホットプレート１１には、複数のヒータ１２、例えば、３６個のヒータが内臓されている。各ヒータ１２は、周囲を断熱材１３でカバーされて電源１４に接続されており、それぞれ個別にヒータ温度が設定できるようになっている。ヒータ１２を覆う天板１５に基板１６が載置され、加熱処理が行われる。
【００６４】
図６は、このホットプレート１１を用いて、レジストを変形させる加熱処理工程を示す図で、図６（ａ）は現像後のモニタパターン寸法のウェーハ面内分布を示す図、図６（ｂ）はホットプレート１１の温度分布を示す図である。
【００６５】
図に示すように、現像後のモニタパターン寸法に基準値内の領域１７と基準値より大きい領域１８および基準値より小さい領域１９が存在して基板の面内分布がある場合、ホットプレート１１の面内温度分布をモニタパターン寸法の基板面内分布を相殺するように設定している。
【００６６】
即ち、モニタパターン寸法が基準値内の領域１７に対応するヒータ２０の温度を標準温度に、モニタパターン寸法が基準値内より大きい領域１８に対応するヒータ２１の温度を標準より高い温度に、モニタパターン寸法が基準値内より小さい領域１９に対応するヒータ２２の温度を標準より低い温度に、それぞれ設定する。
【００６７】
この温度分布を有するホットプレート１１に基板１６を載置して加熱処理することにより、モニタパターン寸法の基板面内分布を打ち消して均一化することが可能である。
【００６８】
また、この加熱温度分布の変更は、予め異なる温度分布に設定された複数のホットプレートの中から適合する温度分布に設定されたホットプレートを選択することによりおこなうこともできる。
【００６９】
図７は、加熱処理後のモニタパターンの寸法を全ての基板について測定した結果を従来方法と比較して示したもので、図中の実線ａが本実施の形態による場合、破線ｂが従来の方法による場合である。図７から明らかなように、実験によれば、基板面内のばらつきは従来方法に比べて２／３に低減している。
【００７０】
また、加熱処理後のモニタパターンの寸法目標値はライン幅が１６０ｎｍ、スペース幅が１００ｎｍ（Ｌ／Ｓ）に対して、実測されたパターン寸法の平均値はライン幅が１５８ｎｍ、スペース幅が１０２ｎｍ（Ｌ／Ｓ）と、ほぼ目標値通りであった。
【００７１】
以上説明したように、第２の実施の形態に係わるパターン形成方法では、レジストパターン変形工程において、フィードフォワード方式で被処理基板１枚ごとに現像後のレジストパターン寸法の面内分布を相殺するようにホットプレート１１の加熱温度の面内分布を調節してレジスト変形量の基板面内分布を制御しているので、レジストパターン寸法の基板面内のばらつきが改善される。
【００７２】
従って、レジストパターンの寸法精度が向上し、基板面内でレジストパターン寸法のばらつきの少ない所望のパターンを得ることができる。
【００７３】
更に、加熱処理中にリアルタイムでレジストパターンの変形量を測定してフィードバックするような大掛かりで複雑な装置が不要である。
【００７４】
（第２の実施の形態の変形例１）
図８は、本発明の第２の実施の形態の変形例１を示すホットプレートの平面図である。本変形例が上記第２の実施の形態と異なる点は、ヒータをリング状または円弧状、あるいはそれらを組み合わせた形状としたことにある。
【００７５】
即ち、本変形例のホットプレート１１では、図８（ａ）に示すように、円形状のホットプレート１１に同軸状に径方向に４分割されるとともに周方向に８分割された計３２個の円弧状ヒータ３１が配置されている。
【００７６】
各円弧状ヒータ３１は、周囲を断熱材（図示せず）でカバーされて電源（図示せず）に接続されており、それぞれ個別にヒータ温度が設定できるようになっている。ヒータ３１を覆う天板（図示せず）に基板（図示せず）が載置され、加熱処理が行われる。
【００７７】
また、図８（ｂ）では、同軸状に３本のリング状ヒータ３２と最外周に周方向に４分割された円弧状ヒータ３１を配置し、図８（ｃ）では、同軸状に４本のリング状ヒータ３２を配置している。各円弧状ヒータ３１およびリング状ヒータ３２は、周囲を断熱材（図示せず）でカバーされて電源（図示せず）に接続されており、それぞれ個別にヒータ温度が設定できるようになっている。
【００７８】
このように、ヒータをリング状または円弧状およびそれらを組み合わせた形状としたことで温度分布の調整が容易になり、特にレジストパターン寸法の基板の面内分布が同心的な場合に有効である。
【００７９】
以上説明したように、上述の変形例２では、レジストパターン変形工程において、フィードフォワード方式で被処理基板１枚ごとに現像後のレジストパターン寸法の基板面内分布を相殺するように、ホットプレートの加熱温度の面内分布を調節してレジスト変形量を制御しているのでレジストパターン寸法の基板面内のばらつきが改善される。
【００８０】
本変形例では、ヒータがリング状または円弧状である場合について説明したが、これに限定されるものではなく、棒状のヒータからなる多角形状または多角形状の一部であっても構わない。
【００８１】
（第２の実施の形態の変形例２）
本発明の第２の実施の形態の変形例２では、露光後ベーク工程においては、ベーク温度が高いほど現像後のレジストパターンの開口寸法は大きく仕上がり、反対にレジスト変形工程においては、加熱処理温度が高いほどレジストパターンの開口寸法は小さく仕上がるという相反する温度依存性を利用して、ウェーハ面内分布を打ち消すような温度分布を有するホットプレートとして、露光後ベーク工程で使用した図５または図８に示すホットプレートをレジストパターン変形工程の加熱処理に用いる。
【００８２】
即ち、同一ホットプレートを、温度の設定値のみを変更して露光後ベーク工程とレジストパターン変形工程のホットプレートとして使用することにより、ホットプレートの面内温度分布の影響を相殺することが可能である。
【００８３】
以上説明したように、上述の変形例２では、露光後ベークとレジスト変形の加熱処理とがレジストパターン寸法に対して逆の温度特性を有することを利用して同一のホットプレートを用いて互いの変動を自動的に打ち消すようにしている。
【００８４】
従って、レジストパターン寸法の基板面内均一性が向上するとともに、使用するホットプレートの数を減らすことができる。
【００８５】
また、且つ温度分布の細かな調整作業が軽減されるため製造工程が簡便になる利点がある。
【００８６】
上述の第２の実施の形態では、複数のヒータを有するホットプレートの面内温度分布を調節することにより、レジストパターン変形後の基板面内均一性を向上させるようにしたが、本発明はこれに限定されるものではなく、ホットプレートの面内温度分布の異なる複数のホットプレートを組み合わせて加熱処理を行うようにして構わない。
【００８７】
更に、上述の第１および第２の実施の形態では、基板上に形成されたシリコン酸化膜の層間絶縁膜上にレジストパターンを形成する場合について説明したが、本発明はこれに限定されるものではなく、種々変更して適用することができる。
【００８８】
（第３の実施の形態）
次に、本発明の第３の実施の形態に係わるパターン形成方法を用いた半導体装置の製造方法について、図面を参照しながら説明する。
【００８９】
図９は第３の実施の形態に係わるパターン形成方法を用いた半導体装置の製造方法のフローチャートを示す図である。
【００９０】
まず、図１に示した第１ステップから第６ステップに従って、基板上にレジスト膜を形成した後、このレジスト膜にパターンを露光してベークおよび現像処理を行うことによりレジストパターンを形成する（第１工程）（第３１ステップＳ３１）。
【００９１】
次に、図１に示した第７ステップに従って、このレジストパターン内に配置された所定のモニタパターンの寸法を測定して、基板面内の平均値を求める（第２工程）（第３２ステップＳ３２）。
【００９２】
次に、図１に示した第８ステップから第１４ステップに従って、基板面内の平均値と所定の基準値とを比較して、レジストパターンが所望の寸法になるように加熱処理条件を制御してレジストパターンを変形させる（第３工程）（第３３ステップＳ３３）。
【００９３】
次に、得られたレジストパターンを用いて被加工膜をエッチングして所望の寸法のパターンを形成する工程を含む次の各種のデバイスの製造工程を実施する（第３４ステップＳ３４）。
【００９４】
このステップにおいては、更に、各種のデバイス製造の前工程がおこなわれ、例えば、絶縁ゲート型電界効果トランジスタの製造においては、ゲート、ソース、ドレイン領域及び電極形成に必要な成膜、露光、エッチング、イオン注入などがおこなわれる。
【００９５】
また、上述の第３１ステップから第３３ステップのレジストパターン形成工程を繰り返えす工程を含んでも構わない。
【００９６】
最後に、デバイス製造の後工程として半導体チップが形成された基板をダイシングして半導体チップに分割し、リードフレームにマウント・ボンディングして、樹脂でモールドすることにより半導体装置が完成する。
【００９７】
以上説明したように、第１の実施の形態によるパターン形成方法を用いた半導体装置の製造方法によれば、基板間でレジストパターン寸法のばらつきに起因した電気的特性のばらつきの少なく、電気的特性の安定した半導体装置が得られる。
【００９８】
また、上記第２の実施の形態に係わるパターン形成方法を用いて半導体装置を製造してもよい。この場合には、基板面内でレジストパターン寸法のばらつきに起因した電気的特性のばらつきの少なく、電気的特性の安定した半導体装置が得られる。
【００９９】
【発明の効果】
以上説明したように、本発明のパターン形成方法によれば、基板の面内または基板間で最終的に所望のパターン寸法が得られる。
【０１００】
従って、このパターン形成方法を用いた半導体装置の製造方法によれば、安定した電気的特性が得られる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係わるパターン形成方法を示すフローチャート。
【図２】 本発明の第１の実施の形態に係わる加熱処理条件とレジストパターン寸法の関係を示す図で、図２（ａ）は加熱温度とレジストパターン寸法の関係を示す図、図２（ｂ）は加熱時間とレジストパターン寸法の関係を示す図。
【図３】 本発明の第１の実施の形態に係わるレジストパターン寸法の基板間の分布を示す図。
【図４】 本発明の第２の実施の形態に係わるパターン形成方法を示すフローチャート。
【図５】 本発明の第２の実施の形態に係わるホットプレートを示す図で、図５（ａ）はそのヒータ配列を示す平面図、図５（ｂ）は図５（ａ）のＡ−Ａ線に沿って切断し矢印方向から眺めた断面図。
【図６】 本発明の第２の実施の形態に係わるホットプレートによりレジストを変形させる加熱処理工程を示す図で、図６（ａ）は現像後のモニタパターン寸法の基板面内の分布を示す図、図６（ｂ）はホットプレートの温度分布を示す図である。
【図７】 本発明の第２の実施の形態に係わるレジストパターン寸法の基板面内の分布を示す図。
【図８】 本発明の第２の実施の形態の変形例１に係わるホットプレートを示す図で、図８（ａ）は円弧状のヒータ配列を示す平面図、図８（ｂ）は円弧状とリング状のヒータ配列を示す平面図、図８（ｃ）はリング状のヒータ配列を示す平面図。
【図９】 本発明の第３の実施の形態に係わるパターン形成方法を用いた半導体装置の製造方法のフローチャートを示す図。
【図１０】 従来のレジストパターン形成方法を示す概略断面図。
【図１１】 従来のレジストの変形量を測定して加熱処理時間にフィードバックを行うパターン形成方法を示す概略断面図。
【符号の説明】
１１ ホットプレート
１２ ヒータ
１３ 断熱材
１４ 電源
１５ 天板
１６ 基板
１７ 基準値内の領域
１８ 基準値より大きい領域
１９ 基準値より小さい領域
２０ 標準温度のヒータ
２１ 標準温度より高い温度のヒータ
２２ 標準温度より低い温度のヒータ
３１ 円弧状ヒータ
３２ リング状ヒータ
【発明の属する技術分野】
本発明は、被処理基板上に所望のパターン寸法を有するレジストパターンを形成する方法に係わり、特に半導体デバイスの微細パターンを形成するのに好適なパターン形成方法および該パターンを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の高集積化に伴って、ますます微細なパターンが要求されている。このような微細化に対応するために、露光装置やマスク作成技術の進歩は著しいものがあり、例えば、光源の短波長化、レンズの高ＮＡ化等の露光装置の高性能化や位相シフト法や斜め入射露光のような超高解像技術等が挙げられる。
【０００３】
そして、これらの技術をもってしても形成できないような微細なパターンを形成する方法の一つに、レジストパターンに対して加熱処理を行うことによりレジストパターンを変形させて、より微細なパターンを得る方法が知られている。
【０００４】
即ち、図１０（ａ）に示すような被処理基板１０１上に形成された開口幅Ｗａを有するレジストパターン１０２に対して加熱処理を行い、レジストパターン１０２を流動（リフロー）させて横方向に広げることにより、図１０（ｂ）に示すような微細なレジスト開口幅Ｗｂを得ている。
【０００５】
しかしながら、このレジストパターン形成方法においては、装置の稼動中にプロセス条件などが変動した場合、所望のパターン寸法を得ることができず、例えば加熱処理が不十分な場合には、図１０（ｃ）に示すような大きな開口幅Ｗｃを有するレジストパターン１０２が、また、加熱処理が過分な場合には、図１０（ｄ）に示すようなパターンのつぶれたレジストパターン１０２がそれぞれ形成されることになる。
【０００６】
この問題を解決するために、レジストの変形量を計測して所望の値になったところで加熱処理を終了するようにフィードバックを行うパターン形成方法が知られている（例えば、特許文献１および特許文献２参照。）。
【０００７】
この特許文献１に開示されたパターン形成方法について、図１１を用いて説明する。図１１に示すように、被処理基板１０１にレジストパターン１０２と共にモニタパターン１０３を形成しておき、このモニタパターン１０３の膜厚もしくは光学定数を分光エリプソメータ１０４により検出する。
【０００８】
次に、加熱処理によりレジスト１０２が流動し始めるとその膜厚もしくは光学定数の変化量から間接的にレジスト変形量を測定し、この変形量が所望のレジスト変形量に達した時点で加熱処理を終了する方法である。
【０００９】
同じく、特許文献２に開示されたパターン形成方法においては、モニタパターンにレーザ光を照射して得られる回折光に対応する検出信号の振幅の変化から間接的にレジストの変形量を測定し、この変形量が所望のレジスト変形量に達した時点で加熱処理を終了している。
【００１０】
しかしながら、上記特許文献１または特許文献２に開示された方法では、モニタパターンの近傍においては、所望のレジストパターン寸法が得られるが、それ以外においては、所望のレジストパターン寸法が得られず、被処理基板の面内分布のばらつきには対応できない問題がある。
【００１１】
何故ならば、通常のリソグラフィー工程である、レジスト塗布、露光、ベークおよび現像処理の各工程においてプロセスの変動要因があるため、既に、加熱処理する前にレジストパターンの寸法ばらつきが被処理基板面内および被処理基板間に存在するためである。
【００１２】
この寸法ばらつきは、特許文献１または特許文献２に開示されたフィードバクする方法では、改善されないものである。
【００１３】
さらに、加熱処理装置の温度分布ムラによりレジストの変形量が必ずしも被処理基板面内で安定していなことから、最終的に所望のパターン寸法が得られず、少なからず不良が発生する。結果として、パターン寸法不良となった被処理基板を救済するために、リソグラフィー工程におけるリワーク率が高くなるという問題がある。
【００１４】
また、加熱処理中にリアルタイムでレジストパターンの変形量を間接に測定するために、レーザを用いた精密な測定器やフィードバックするためのコントローラなどを備えた大掛かりで複雑な装置が必要となる問題がある。
【００１５】
【特許文献１】
特開２００２−６４０４７号公報（３頁、図１）
【００１６】
【特許文献２】
特開２０００−９１２０３号公報（３頁、図１）
【００１７】
【発明が解決しようとする課題】
上述した、特許文献１および特許文献２に開示されたレジストパターンの形成方法では、加熱処理前のレジストパターン寸法の被処理基板面内や被処理基板間のばらつき、および加熱処理装置の温度分布ムラによるレジスト変形量のばらつき対しては、これらの変動要因を抑えて所望寸法のレジストパターンを得ることはできず、被処理基板の面内分布のばらつきには対応できない問題がある。
【００１８】
本発明は、上記問題点を解決するためになされたもので、被処理基板面内または被処理基板間で最終的に所望のパターン寸法が得られるパターン形成方法および電気的特性の安定した半導体装置の製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本発明のパターン形成方法では、被処理基板上にレジスト膜を形成し、前記レジスト膜にパターンを露光してベークおよび現像処理を行うことによりモニタパターンを含むレジストパターンを形成するレジストパターン形成工程と、前記レジストパターン内に配置されたモニタパターンの寸法を測定して、前記被処理基板面内のパターン寸法の平均値を求めるモニタパターン測定工程と、前記平均値と所定の基準値とを比較して、前記レジストパターンが所望の寸法になるように加熱処理条件を制御して前記レジストパターンを変形させるレジストパターン変形工程とを有することを特徴としている。
【００２０】
本発明によれば、被処理基板間でレジストパターン寸法のばらつきの少ない所望のパターンを得ることができる。
【００２１】
また、本発明の別の目的を達成するために、本発明のパターン形成方法では、被処理基板上にレジスト膜を形成し、前記レジスト膜にパターンを露光してベークおよび現像処理を行うことによりモニタパターンを含むレジストパターンを形成するレジストパターン形成工程と、前記レジストパターン内に配置されたモニタパターンの寸法を測定して、前記被処理基板面内のパターン寸法分布を求めるモニタパターン測定工程と、前記被処理基板の面内分布と所定の基準値とを比較して、前記レジストパターンが所望の寸法になるように加熱処理条件を制御して前記レジストパターンを変形させるレジストパターン変形工程とを有することを特徴としている。
【００２２】
本発明によれば、被処理基板面内でレジストパターン寸法のばらつきの少ない所望のパターンを得ることができる。
【００２３】
また、上記目的を達成するために、本発明の半導体装置の製造方法では、被処理基板上に形成されたレジストパターンを加熱処理して所望のパターン寸法のレジストパターンを得た後、このレジストパターンを用いて前記被処理基板を加工して半導体デバイスを形成する半導体装置の製造方法であって、この所望のパターン寸法のレジストパターン寸法を形成工程は、前記被処理基板上にレジスト膜を形成し、前記レジスト膜にパターンを露光してベークおよび現像処理を行うことによりモニタパターンを含むレジストパターンを形成する第１工程と、前記レジストパターン内に配置された前記モニタパターンの寸法を測定して、前記被処理基板面内のパターン寸法の平均値を求める第２工程と、前記平均値と所定の基準値とを比較して、前記レジストパターンが所望の寸法になるように加熱処理条件を制御して前記レジストパターンを変形させる第３工程とを有することを特徴としている。
【００２４】
更にまた、上記目的を達成するために、本発明の別の半導体装置の製造方法では、被処理基板上に形成されたレジストパターンを加熱処理して所望のパターン寸法のレジストパターンを得た後、このレジストパターンを用いて前記被処理基板を加工して半導体デバイスを形成する半導体装置の製造方法であって、この所望のパターン寸法のレジストパターン寸法を形成工程は、前記被処理基板上にレジスト膜を形成し、前記レジスト膜にパターンを露光してベークおよび現像処理を行うことによりモニタパターンを含むレジストパターンを形成する第１工程と、前記レジストパターン内に配置された前記モニタパターンの寸法を測定して、前記被処理基板面内のパターン寸法分布を求める第２工程と、前記被処理基板の面内分布と所定の基準値とを比較して、前記レジストパターンが所望の寸法になるように加熱処理条件を制御して前記レジストパターンを変形させる第３工程とを有することを特徴としている。
【００２５】
本発明の半導体装置によれば、電気的特性の安定した半導体装置が得られる。
【００２６】
【発明の実施の形態】
以下、本発明のパターン形成方法の実施の形態について、図面を参照しながら説明する。
【００２７】
（第１の実施の形態）
図１は、本発明による第１の実施の形態に係わるパターン形成方法のフローチャートを示す図である。
【００２８】
図に示すように、まず、上面に被加工膜となる膜厚１μｍのシリコン酸化膜が形成された被処理基板、例えばシリコン基板（以下、単に基板という）を２０枚用意する（第１ステップＳ０１）。
【００２９】
次に、このシリコン酸化膜の上に有機高分子からなる反射防止膜を、例えば、膜厚が６０ｎｍとなるように回転塗布した後、１９０℃で６０秒のベーク処理をおこなう（第２ステップＳ０２）。
【００３０】
続いて、この反射防止膜の上にＫｒＦポジ型化学増幅レジスト膜を、例えば、膜厚が４８０ｎｍになるように回転塗布した後、１１０℃で６０秒のベーク処理をおこなう（第３ステップＳ０３）。
【００３１】
次に、このレジスト膜をＫｒＦエキシマレーザー露光装置にて、例えば、ＮＡ=０．６８、σ＝０．７５、２／３輪帯照明、透過率６％のハーフトーンマスクの条件で露光量を１７ｍＪ／ｃｍ２として露光し（第４ステップＳ０４）、露光後ベークを１３０℃で６０秒おこなう（第５ステップＳ０５）。
【００３２】
次に、現像処理を、例えば、２．３８ｗｔ％のテトラメチルアンモニウムハイドロオキサイド（TMAH）水溶液により３０秒おこない、直径１６０ｎｍのデバイス用のコンタクトホールパターンと測定用の各種モニタパターンからなるレジストパターンを形成する（第６ステップＳ０６）。
【００３３】
次に、ＳＥＭ（Scanning Electron Microscopy）によりモニタパターン、例えば、コンタクトホールの開口寸法を、２０枚全ての基板について、１枚あたり１０点測定してその平均値を求める（第７ステップＳ０７）。
【００３４】
次に、この平均値がリソグラフィー工程のプロセスマージンから定めた基準値内、例えば１６０±５ｎｍか否かが判定され（第８ステップＳ０８）、その判定結果に基づいて加熱処理によるパターン変形後のコンタクトホールの開口寸法が所望の寸法、例えばなるべく１２０ｎｍに近づくように基板ごとにベーク温度を設定する。
【００３５】
図２は、加熱処理条件と得られるコンタクトホールの開口寸法との関係を示したもので、図２（ａ）は加熱温度とコンタクトホールの開口寸法の関係を示す図、図２（ｂ）はベーク時間とコンタクトホールの開口寸法の関係を示す図である。
【００３６】
更に、図２（ａ）において、図中の実線ａは現像後のコンタクトホールの開口寸法が基準値、例えば１６０ｎｍのときにおける、ベーク温度とコンタクトホールの開口寸法の関係を示す図、一点鎖線ｂは現像後のコンタクトホールの開口寸法が基準値より大きい、例えば１７０ｎｍのときにおける、ベーク温度とコンタクトホールの開口寸法の関係を示す図、ニ点鎖線ｃは現像後のコンタクトホールの開口寸法が基準値より小さい、例えば１５０ｎｍのときにおける、ベーク温度とコンタクトホールの開口寸法の関係を示す図である。
【００３７】
図２から明らかなように、実験によれば、コンタクトホールの開口寸法はベーク温度が高いほど小さくなり、現像後のコンタクトホールの開口寸法に応じて、ほぼ平行にシフトした関係を示している。また、ベーク時間が長くなるほどコンタクトホールの開口寸法はほぼ一定になる傾向を示す。
【００３８】
これにより、例えば、ベーク時間を一定として、ベーク温度とコンタクトホールの開口寸法の関係よりサーマルフローレート（検量線：単位温度あたりの寸法変化率）を求め、適切なベーク温度を設定することが出来る。実験によれば、サーマルフローレートとして−２.７ｎｍ／℃が得られた。
【００３９】
従って、コンタクトホールの寸法が現像後の基準値内、例えば１６０±５ｎｍの場合には、実線ａで初期設定された標準の温度、例えば、１６２℃で加熱処理をおこなう（第９ステップＳ０９）。
【００４０】
一方、基準値内から外れた場合は、その大小が判定され（第１０ステップＳ１０）、基準値内より大きい、例えば１７０ｎｍの場合は、一点鎖線ｂに示す相関に基づいて標準の温度より高い温度、例えば１６５℃で加熱処理を行い（第１１ステップＳ１１）、これとは反対に基準値内より小さい、例えば１５０ｎｍの場合は、ニ点鎖線ｃに示す相関に基づいて標準の温度より低い温度、例えば１５９℃で加熱処理を行う（第１２ステップＳ１２）。これにより、レジストの変形量を基板ごとに調節することが可能である。
【００４１】
このベーク温度の変更は、予め異なる温度に設定された複数のホットプレートを用意しておき、その中から適合する温度に設定されたホットプレートを適時選択することにより容易行うことができる。
【００４２】
その後、ＳＥＭを用いて出来上がりのパターン寸法を検査し（第１３ステップＳ１３）、良品を次の工程へ払い出す（第１４ステップＳ１４）。
【００４３】
図３は、全ての基板について加熱処理後のコンタクトホールパターン寸法を測定した結果を、従来方法と比較して示したもので、図中の実線ａが本実施の形態による場合、破線ｂが従来の方法による場合である。図３から明らかなように、実験によれば、平均寸法の基板間のばらつきは従来方法に比べて１／３に低減している。
【００４４】
以上説明したように、第１の実施の形態によるパターン形成方法では、レジストパターン変形工程において、基板１枚毎に、現像後のレジストパターン寸法のばらつきを相殺するようにフィードフォワード方式でベーク温度を調節してレジストの変形量を制御している。
【００４５】
従って、レジストパターンの寸法精度が向上し、基板間でレジストパターン寸法のばらつきの少ない所望のパターンを得ることができる。
【００４６】
更に、加熱処理中にリアルタイムでレジストパターンの変形量を測定してフィードバックするような大掛かりで複雑な装置が不要である。
【００４７】
なお、本実施の形態では、基板１枚毎にパターン変形工程のベーク温度を変える場合について説明したが、複数枚の基板を単位とするロット毎におこなっても構わない。
【００４８】
またベーク処理条件として、温度以外のパラメータ、例えばベーク時間やベーク雰囲気（大気中、窒素パージ等）を変えるようにしても良く、さらに、モニタパターンの測定とパターン変形の加熱処理を複数回繰り返しておこなっても構わない。
【００４９】
（第２の実施の形態）
図４は、本発明による第２の実施の形態に係わるパターン形成方法のフローチャートを示す図である。
【００５０】
本実施の形態において、上記第１の実施の形態と同一のステップには、同一符号を付して、その説明を省略する。
【００５１】
図４に示すように、第２の実施の形態が第１の実施の形態と異なる点は、現像後のモニタパターン寸法の基板面内分布を求め、その面内分布を相殺するような温度分布を有するホットプレートを用いて加熱処理することにある。
【００５２】
即ち、複数のヒータを内蔵したホットプレートを用いてホットプレートの面内温度分布をモニタパターン寸法の基板面内分布を相殺するように制御することにより基板面内のレジストパターン寸法の均一性を改善することができる。
【００５３】
まず、上述した第１の実施の形態と同様に、膜厚１μｍのシリコン酸化膜が形成された基板を、例えば、２０枚用意して、この上に反射防止膜およびＫｒＦポジ型化学増幅レジスト膜をこの順に形成した後、パターン露光、露光後ベークおよび現像処理を行い、例えば、ピッチが１３０ｎｍと一定で、最もライン幅が大きい中央のラインを挟んで線対象にライン幅が漸減していくラインアンドスペース（以下、Ｌ／Ｓという）パターンが配列されたモニタパターンを形成した。
【００５４】
このモニタパターンはドーズメータと呼ばれるもので、モニタパターンに光を照射すると、モニタパターンが回折格子として作用し、０次の回折光および高次の回折光（主に、１次光）が発生する。
【００５５】
次に、０次の回折光のみをスリットにより取り出してレジスト上に露光すると、モニタパターンのうち、中央のスペースを挟んで線対称に漸減していくある大きさのラインまでが解像された矩形状パターンが露光される。
【００５６】
この矩形状パターンの幅は０次の回折光のみによる実効的露光量に比例することから、フォーカスに依存しない実効的露光量を求めることができる方法である。このパターン幅は数〜十μｍになるため光学的に測定することが容易である。
【００５７】
従って、予めこの実効的露光量と実際のレジストパターン寸法の関係を求めておけば、解像された矩形状パターンの幅を測定することにより、実際にレジスト上に解像されたレジストパターン寸法に換算することができる。
【００５８】
そのため、ＳＥＭを用いてナノメータ（ｎｍ）サイズのレジストパターン寸法を直接測定しなくても、レジストパターン寸法の基板の面内分布を迅速に求めることができる。
【００５９】
本実施の形態においては、２０枚すべての基板について面内５０点の実効露光量を測定して、パターン寸法の面内分布を求めた（第１５ステップＳ１５）。
【００６０】
次に、基板の面内分布が基準値内か否かが判断され（第１６ステップＳ１６）、基準値内であれば標準の温度分布に設定されたホットプレートを用いて加熱処理をおこなう（第１７ステップＳ１７）。
【００６１】
一方、ウェーハ面内分布が基準値外であれば、その基板の面内分布を打ち消すような温度分布に設定されたホットプレートを用いて加熱処理を行う（第１８ステップＳ１８）。
【００６２】
図５は、この基板の面内分布を打ち消すような温度分布を有するホットプレートを示す図で、図５（ａ）はヒータの配列を示す平面図、図５（ｂ）は、図５（ａ）のＡ−Ａ線に沿って切断して矢印方向に眺めた断面図である。
【００６３】
図に示すように、ホットプレート１１には、複数のヒータ１２、例えば、３６個のヒータが内臓されている。各ヒータ１２は、周囲を断熱材１３でカバーされて電源１４に接続されており、それぞれ個別にヒータ温度が設定できるようになっている。ヒータ１２を覆う天板１５に基板１６が載置され、加熱処理が行われる。
【００６４】
図６は、このホットプレート１１を用いて、レジストを変形させる加熱処理工程を示す図で、図６（ａ）は現像後のモニタパターン寸法のウェーハ面内分布を示す図、図６（ｂ）はホットプレート１１の温度分布を示す図である。
【００６５】
図に示すように、現像後のモニタパターン寸法に基準値内の領域１７と基準値より大きい領域１８および基準値より小さい領域１９が存在して基板の面内分布がある場合、ホットプレート１１の面内温度分布をモニタパターン寸法の基板面内分布を相殺するように設定している。
【００６６】
即ち、モニタパターン寸法が基準値内の領域１７に対応するヒータ２０の温度を標準温度に、モニタパターン寸法が基準値内より大きい領域１８に対応するヒータ２１の温度を標準より高い温度に、モニタパターン寸法が基準値内より小さい領域１９に対応するヒータ２２の温度を標準より低い温度に、それぞれ設定する。
【００６７】
この温度分布を有するホットプレート１１に基板１６を載置して加熱処理することにより、モニタパターン寸法の基板面内分布を打ち消して均一化することが可能である。
【００６８】
また、この加熱温度分布の変更は、予め異なる温度分布に設定された複数のホットプレートの中から適合する温度分布に設定されたホットプレートを選択することによりおこなうこともできる。
【００６９】
図７は、加熱処理後のモニタパターンの寸法を全ての基板について測定した結果を従来方法と比較して示したもので、図中の実線ａが本実施の形態による場合、破線ｂが従来の方法による場合である。図７から明らかなように、実験によれば、基板面内のばらつきは従来方法に比べて２／３に低減している。
【００７０】
また、加熱処理後のモニタパターンの寸法目標値はライン幅が１６０ｎｍ、スペース幅が１００ｎｍ（Ｌ／Ｓ）に対して、実測されたパターン寸法の平均値はライン幅が１５８ｎｍ、スペース幅が１０２ｎｍ（Ｌ／Ｓ）と、ほぼ目標値通りであった。
【００７１】
以上説明したように、第２の実施の形態に係わるパターン形成方法では、レジストパターン変形工程において、フィードフォワード方式で被処理基板１枚ごとに現像後のレジストパターン寸法の面内分布を相殺するようにホットプレート１１の加熱温度の面内分布を調節してレジスト変形量の基板面内分布を制御しているので、レジストパターン寸法の基板面内のばらつきが改善される。
【００７２】
従って、レジストパターンの寸法精度が向上し、基板面内でレジストパターン寸法のばらつきの少ない所望のパターンを得ることができる。
【００７３】
更に、加熱処理中にリアルタイムでレジストパターンの変形量を測定してフィードバックするような大掛かりで複雑な装置が不要である。
【００７４】
（第２の実施の形態の変形例１）
図８は、本発明の第２の実施の形態の変形例１を示すホットプレートの平面図である。本変形例が上記第２の実施の形態と異なる点は、ヒータをリング状または円弧状、あるいはそれらを組み合わせた形状としたことにある。
【００７５】
即ち、本変形例のホットプレート１１では、図８（ａ）に示すように、円形状のホットプレート１１に同軸状に径方向に４分割されるとともに周方向に８分割された計３２個の円弧状ヒータ３１が配置されている。
【００７６】
各円弧状ヒータ３１は、周囲を断熱材（図示せず）でカバーされて電源（図示せず）に接続されており、それぞれ個別にヒータ温度が設定できるようになっている。ヒータ３１を覆う天板（図示せず）に基板（図示せず）が載置され、加熱処理が行われる。
【００７７】
また、図８（ｂ）では、同軸状に３本のリング状ヒータ３２と最外周に周方向に４分割された円弧状ヒータ３１を配置し、図８（ｃ）では、同軸状に４本のリング状ヒータ３２を配置している。各円弧状ヒータ３１およびリング状ヒータ３２は、周囲を断熱材（図示せず）でカバーされて電源（図示せず）に接続されており、それぞれ個別にヒータ温度が設定できるようになっている。
【００７８】
このように、ヒータをリング状または円弧状およびそれらを組み合わせた形状としたことで温度分布の調整が容易になり、特にレジストパターン寸法の基板の面内分布が同心的な場合に有効である。
【００７９】
以上説明したように、上述の変形例２では、レジストパターン変形工程において、フィードフォワード方式で被処理基板１枚ごとに現像後のレジストパターン寸法の基板面内分布を相殺するように、ホットプレートの加熱温度の面内分布を調節してレジスト変形量を制御しているのでレジストパターン寸法の基板面内のばらつきが改善される。
【００８０】
本変形例では、ヒータがリング状または円弧状である場合について説明したが、これに限定されるものではなく、棒状のヒータからなる多角形状または多角形状の一部であっても構わない。
【００８１】
（第２の実施の形態の変形例２）
本発明の第２の実施の形態の変形例２では、露光後ベーク工程においては、ベーク温度が高いほど現像後のレジストパターンの開口寸法は大きく仕上がり、反対にレジスト変形工程においては、加熱処理温度が高いほどレジストパターンの開口寸法は小さく仕上がるという相反する温度依存性を利用して、ウェーハ面内分布を打ち消すような温度分布を有するホットプレートとして、露光後ベーク工程で使用した図５または図８に示すホットプレートをレジストパターン変形工程の加熱処理に用いる。
【００８２】
即ち、同一ホットプレートを、温度の設定値のみを変更して露光後ベーク工程とレジストパターン変形工程のホットプレートとして使用することにより、ホットプレートの面内温度分布の影響を相殺することが可能である。
【００８３】
以上説明したように、上述の変形例２では、露光後ベークとレジスト変形の加熱処理とがレジストパターン寸法に対して逆の温度特性を有することを利用して同一のホットプレートを用いて互いの変動を自動的に打ち消すようにしている。
【００８４】
従って、レジストパターン寸法の基板面内均一性が向上するとともに、使用するホットプレートの数を減らすことができる。
【００８５】
また、且つ温度分布の細かな調整作業が軽減されるため製造工程が簡便になる利点がある。
【００８６】
上述の第２の実施の形態では、複数のヒータを有するホットプレートの面内温度分布を調節することにより、レジストパターン変形後の基板面内均一性を向上させるようにしたが、本発明はこれに限定されるものではなく、ホットプレートの面内温度分布の異なる複数のホットプレートを組み合わせて加熱処理を行うようにして構わない。
【００８７】
更に、上述の第１および第２の実施の形態では、基板上に形成されたシリコン酸化膜の層間絶縁膜上にレジストパターンを形成する場合について説明したが、本発明はこれに限定されるものではなく、種々変更して適用することができる。
【００８８】
（第３の実施の形態）
次に、本発明の第３の実施の形態に係わるパターン形成方法を用いた半導体装置の製造方法について、図面を参照しながら説明する。
【００８９】
図９は第３の実施の形態に係わるパターン形成方法を用いた半導体装置の製造方法のフローチャートを示す図である。
【００９０】
まず、図１に示した第１ステップから第６ステップに従って、基板上にレジスト膜を形成した後、このレジスト膜にパターンを露光してベークおよび現像処理を行うことによりレジストパターンを形成する（第１工程）（第３１ステップＳ３１）。
【００９１】
次に、図１に示した第７ステップに従って、このレジストパターン内に配置された所定のモニタパターンの寸法を測定して、基板面内の平均値を求める（第２工程）（第３２ステップＳ３２）。
【００９２】
次に、図１に示した第８ステップから第１４ステップに従って、基板面内の平均値と所定の基準値とを比較して、レジストパターンが所望の寸法になるように加熱処理条件を制御してレジストパターンを変形させる（第３工程）（第３３ステップＳ３３）。
【００９３】
次に、得られたレジストパターンを用いて被加工膜をエッチングして所望の寸法のパターンを形成する工程を含む次の各種のデバイスの製造工程を実施する（第３４ステップＳ３４）。
【００９４】
このステップにおいては、更に、各種のデバイス製造の前工程がおこなわれ、例えば、絶縁ゲート型電界効果トランジスタの製造においては、ゲート、ソース、ドレイン領域及び電極形成に必要な成膜、露光、エッチング、イオン注入などがおこなわれる。
【００９５】
また、上述の第３１ステップから第３３ステップのレジストパターン形成工程を繰り返えす工程を含んでも構わない。
【００９６】
最後に、デバイス製造の後工程として半導体チップが形成された基板をダイシングして半導体チップに分割し、リードフレームにマウント・ボンディングして、樹脂でモールドすることにより半導体装置が完成する。
【００９７】
以上説明したように、第１の実施の形態によるパターン形成方法を用いた半導体装置の製造方法によれば、基板間でレジストパターン寸法のばらつきに起因した電気的特性のばらつきの少なく、電気的特性の安定した半導体装置が得られる。
【００９８】
また、上記第２の実施の形態に係わるパターン形成方法を用いて半導体装置を製造してもよい。この場合には、基板面内でレジストパターン寸法のばらつきに起因した電気的特性のばらつきの少なく、電気的特性の安定した半導体装置が得られる。
【００９９】
【発明の効果】
以上説明したように、本発明のパターン形成方法によれば、基板の面内または基板間で最終的に所望のパターン寸法が得られる。
【０１００】
従って、このパターン形成方法を用いた半導体装置の製造方法によれば、安定した電気的特性が得られる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係わるパターン形成方法を示すフローチャート。
【図２】 本発明の第１の実施の形態に係わる加熱処理条件とレジストパターン寸法の関係を示す図で、図２（ａ）は加熱温度とレジストパターン寸法の関係を示す図、図２（ｂ）は加熱時間とレジストパターン寸法の関係を示す図。
【図３】 本発明の第１の実施の形態に係わるレジストパターン寸法の基板間の分布を示す図。
【図４】 本発明の第２の実施の形態に係わるパターン形成方法を示すフローチャート。
【図５】 本発明の第２の実施の形態に係わるホットプレートを示す図で、図５（ａ）はそのヒータ配列を示す平面図、図５（ｂ）は図５（ａ）のＡ−Ａ線に沿って切断し矢印方向から眺めた断面図。
【図６】 本発明の第２の実施の形態に係わるホットプレートによりレジストを変形させる加熱処理工程を示す図で、図６（ａ）は現像後のモニタパターン寸法の基板面内の分布を示す図、図６（ｂ）はホットプレートの温度分布を示す図である。
【図７】 本発明の第２の実施の形態に係わるレジストパターン寸法の基板面内の分布を示す図。
【図８】 本発明の第２の実施の形態の変形例１に係わるホットプレートを示す図で、図８（ａ）は円弧状のヒータ配列を示す平面図、図８（ｂ）は円弧状とリング状のヒータ配列を示す平面図、図８（ｃ）はリング状のヒータ配列を示す平面図。
【図９】 本発明の第３の実施の形態に係わるパターン形成方法を用いた半導体装置の製造方法のフローチャートを示す図。
【図１０】 従来のレジストパターン形成方法を示す概略断面図。
【図１１】 従来のレジストの変形量を測定して加熱処理時間にフィードバックを行うパターン形成方法を示す概略断面図。
【符号の説明】
１１ ホットプレート
１２ ヒータ
１３ 断熱材
１４ 電源
１５ 天板
１６ 基板
１７ 基準値内の領域
１８ 基準値より大きい領域
１９ 基準値より小さい領域
２０ 標準温度のヒータ
２１ 標準温度より高い温度のヒータ
２２ 標準温度より低い温度のヒータ
３１ 円弧状ヒータ
３２ リング状ヒータ
Claims (14)
- 被処理基板上にレジスト膜を形成し、前記レジスト膜にパターンを露光してベークおよび現像処理を行うことによりモニタパターンを含むレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターン内に配置された前記モニタパターンの寸法を測定して、前記被処理基板面内のパターン寸法の平均値を求めるモニタパターン測定工程と、前記平均値と所定の基準値とを比較して、前記レジストパターンが所望の寸法になるように加熱処理条件を制御して前記レジストパターンを変形させるレジストパターン変形工程と、
を有することを特徴とするパターン形成方法。 - 被処理基板上にレジスト膜を形成し、前記レジスト膜にパターンを露光してベークおよび現像処理を行うことによりモニタパターンを含むレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターン内に配置された前記モニタパターンの寸法を測定して、前記被処理基板面内のパターン寸法分布を求めるモニタパターン測定工程と、
前記基板面内の分布と所定の基準値とを比較して、前記レジストパターンが所望の寸法になるように加熱処理条件を制御して前記レジストパターンを変形させるレジストパターン変形工程と、
を有することを特徴とするパターン形成方法。 - 前記レジストパターン変形工程における加熱処理が、ベーク温度、ベーク時間、ベーク雰囲気の少なくともいずれか一つをパラメータとして行なわれることを特徴とする請求項１または請求項２記載のパターン形成方法。
- 前記レジストパターン変形工程における加熱処理条件を、各被処理基板毎、もしくは複数枚を一つの単位とするロット毎に制御することを特徴とする請求項１または請求項２記載のパターン形成方法。
- 前記レジストパターン変形工程において、レジストパターンを変形させる度合いを前記被処理基板の面内で変えることを特徴とする請求項２記載のパターン形成方法。
- 前記レジストパターン変形工程における加熱処理が、複数個のヒータを有する単一のホットプレートを用いて行なわれることを特徴とする請求項２記載のパターン形成方法。
- 前記レジストパターン変形工程における加熱処理が、ホットプレートの面内温度分布が異なる複数のホットプレートを用いて行なわれることを特徴とする請求項２記載のパターン形成方法。
- 前記レジストパターン変形工程における加熱処理が、前記レジストパターン形成工程の露光後ベークで使用されたホットプレートを用いてなされることを特徴とする請求項２記載のパターン形成方法。
- 前記モニタパターンの寸法測定が、ＳＥＭを用いたパターン測長により行なわれることを特徴とする請求項１または請求項２記載のパターン形成方法。
- 前記モニタパターンの寸法測定が、光学的なパターン測長もしくは膜厚測定により行なわれることを特徴とする請求項１または請求項２記載のパターン形成方法。
- 前記モニタパターンの寸法測定結果が、あらかじめ設定された範囲内であるものに対してのみ前記レジストパターン変形工程を行い、範囲外となったものについてはレジストを剥離して再びレジストパターン形成工程からやり直すことを特徴とする請求項１または請求項２記載のパターン形成方法。
- 前記モニタパターン測定工程および前記レジストパターン変形工程を複数回繰り返して行うことを特徴とする請求項１または請求項２記載のパターン形成方法。
- 被処理基板上に形成されたレジストパターンを加熱処理して所望のパターン寸法のレジストパターンを得た後、このレジストパターンを用いて前記被処理基板を加工して半導体デバイスを形成する半導体装置の製造方法であって、この所望のパターン寸法のレジストパターンを形成する工程は、
前記被処理基板上にレジスト膜を形成し、前記レジスト膜にパターンを露光してベークおよび現像処理を行うことによりモニタパターンを含むレジストパターンを形成する第１工程と、
前記レジストパターン内に配置されたモニタパターンの寸法を測定して、前記被処理基板面内のパターン寸法の平均値を求める第２工程と、
前記平均値と所定の基準値とを比較して、前記レジストパターンが所望の寸法になるように加熱処理条件を制御してレジストパターンを変形させる第３工程と、を有することを特徴とする半導体装置の製造方法。 - 被処理基板上に形成されたレジストパターンを加熱処理して所望のパターン寸法のレジストパターンを得た後、このレジストパターンを用いて前記被処理基板を加工して半導体デバイスを形成する半導体装置の製造方法であって、このレジストパターンを用いて前記被処理基板を加工して半導体デバイスを形成する工程は、
前記被処理基板上にレジスト膜を形成し、前記レジスト膜にパターンを露光してベークおよび現像処理を行うことによりモニタパターンを含むレジストパターンを形成する第１工程と、
前記レジストパターン内に配置されたモニタパターンの寸法を測定して、前記被処理基板面内のパターン寸法分布を求める第２工程と、
前記面内分布と所定の基準値とを比較して、前記レジストパターンが所望の寸法になるように加熱処理条件を制御してレジストパターンを変形させる第３工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059399A JP3923023B2 (ja) | 2003-03-06 | 2003-03-06 | パターン形成方法および該パターン形成方法を用いた半導体装置の製造方法 |
| US10/792,863 US20040253551A1 (en) | 2003-03-06 | 2004-03-05 | Baking apparatus, substrate heat treatment method and semiconductor device manufacturing method for using baking apparatus, pattern forming method and semiconductor device manufacturing method for using pattern forming method |
| TW094121975A TWI260691B (en) | 2003-03-06 | 2004-03-05 | Pattern forming method and method of manufacturing semiconductor device using the same |
| TW093105904A TWI266378B (en) | 2003-03-06 | 2004-03-05 | Baking apparatus, heat treatment method, manufacturing method of semiconductor device and pattern forming method |
| US11/907,352 US20080096142A1 (en) | 2003-03-06 | 2007-10-11 | Baking apparatus, substrate heat treatment method and semiconductor device manufacturing method for using baking apparatus, pattern forming method and semiconductor device manufacturing method for using pattern forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059399A JP3923023B2 (ja) | 2003-03-06 | 2003-03-06 | パターン形成方法および該パターン形成方法を用いた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004273586A JP2004273586A (ja) | 2004-09-30 |
| JP3923023B2 true JP3923023B2 (ja) | 2007-05-30 |
Family
ID=33122219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003059399A Expired - Fee Related JP3923023B2 (ja) | 2003-03-06 | 2003-03-06 | パターン形成方法および該パターン形成方法を用いた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3923023B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7738075B2 (en) * | 2005-05-23 | 2010-06-15 | Asml Netherlands B.V. | Lithographic attribute enhancement |
| JP2007010698A (ja) * | 2005-06-28 | 2007-01-18 | Sony Corp | 露光マスクの作製方法、半導体装置の製造方法、および露光マスク |
| JP2007035706A (ja) * | 2005-07-22 | 2007-02-08 | Nikon Corp | 搬送装置、露光装置及びマイクロデバイスの製造方法 |
| JP4920317B2 (ja) * | 2006-06-20 | 2012-04-18 | 東京エレクトロン株式会社 | 基板の処理方法、プログラム、コンピュータ読み取り可能な記録媒体及び基板の処理システム |
| US7445446B2 (en) * | 2006-09-29 | 2008-11-04 | Tokyo Electron Limited | Method for in-line monitoring and controlling in heat-treating of resist coated wafers |
| JP5186264B2 (ja) * | 2008-03-28 | 2013-04-17 | 東京エレクトロン株式会社 | 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム |
| JP2010267879A (ja) * | 2009-05-15 | 2010-11-25 | Tokyo Electron Ltd | レジストパターンのスリミング処理方法 |
| JP2013172082A (ja) | 2012-02-22 | 2013-09-02 | Toshiba Corp | パターン形成方法、半導体装置の製造方法および塗布装置 |
| JP5918637B2 (ja) * | 2012-06-20 | 2016-05-18 | ラピスセミコンダクタ株式会社 | 熱板温度補正方法、熱板駆動装置、及び基板加熱装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222503A (ja) * | 1995-02-14 | 1996-08-30 | Hitachi Ltd | 加熱処理方法および装置 |
| JP3392725B2 (ja) * | 1997-08-29 | 2003-03-31 | 株式会社東芝 | レジストパターンの寸法制御方法及び加熱処理装置 |
| JPH11274030A (ja) * | 1998-03-20 | 1999-10-08 | Hitachi Ltd | レジスト処理方法および装置ならびにレジスト塗布方法 |
| JP4380039B2 (ja) * | 2000-08-22 | 2009-12-09 | ソニー株式会社 | 半導体装置の製造方法および半導体製造装置 |
| KR100811964B1 (ko) * | 2000-09-28 | 2008-03-10 | 동경 엘렉트론 주식회사 | 레지스트 패턴 형성장치 및 그 방법 |
| JP2002324744A (ja) * | 2001-04-25 | 2002-11-08 | Hitachi Ltd | 半導体装置の製造方法 |
-
2003
- 2003-03-06 JP JP2003059399A patent/JP3923023B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004273586A (ja) | 2004-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5610664B2 (ja) | レジストがコーティングされたウエハの熱処理をインラインで監視及び制御する方法 | |
| JP2008512003A (ja) | 半導体プロセスにおける、ウエハ上に形成された構造物の限界寸法の制御 | |
| US20060222975A1 (en) | Integrated optical metrology and lithographic process track for dynamic critical dimension control | |
| JP4127664B2 (ja) | 現像処理装置の調整方法 | |
| JP3923023B2 (ja) | パターン形成方法および該パターン形成方法を用いた半導体装置の製造方法 | |
| US20080096142A1 (en) | Baking apparatus, substrate heat treatment method and semiconductor device manufacturing method for using baking apparatus, pattern forming method and semiconductor device manufacturing method for using pattern forming method | |
| JP2015180953A (ja) | ツール及びプロセスの効果を分離する基板マトリクス | |
| JP2007081160A (ja) | 半導体装置の製造方法 | |
| JP4570164B2 (ja) | 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| TW200529296A (en) | Temperature-sensing wafer position detection system and method | |
| US7751025B2 (en) | Scatterometric method of monitoring hot plate temperature and facilitating critical dimension control | |
| JP4666380B2 (ja) | 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| US7977019B2 (en) | Semiconductor device manufacturing method, semiconductor device manufacturing equipment, and computer readable medium | |
| US20060154479A1 (en) | Baking apparatus used in photolithography process, and method for controlling critical dimension of photoresist patterns using the same | |
| US6552776B1 (en) | Photolithographic system including light filter that compensates for lens error | |
| US20100112468A1 (en) | Self-correcting substrate support system for focus control in exposure systems | |
| JP3694504B2 (ja) | ゲート電極の形成方法およびそれを用いた半導体装置の製造方法 | |
| US6573480B1 (en) | Use of thermal flow to remove side lobes | |
| TWI638243B (zh) | 烘烤方法 | |
| US7632616B2 (en) | Controlling system and method for operating the same | |
| KR102045359B1 (ko) | 노광 후 베이킹을 위해 사용되는 고온 플레이트를 인증하기 위한 누적 열량 데이터 사용 | |
| JP7494101B2 (ja) | インプリント装置、インプリント方法、及び半導体装置の製造方法 | |
| JP2000277423A (ja) | 半導体装置の製造方法 | |
| JP2007318181A (ja) | 現像処理装置の調整方法及び半導体装置の製造方法 | |
| US20100255421A1 (en) | Method for forming resist pattern and method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040621 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |