JP2007081160A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】レジストパターンのマスク介して被エッチング膜をプラズマエッチングでパターン形成するとき、形成パターン幅のウエハ面内ばらつきを効果的に小さくする。
【解決手段】マスクとなるレジストパターンの形状値（幅など）のウエハ面内分布を測定し、そのウエハをプラズマで被エッチング膜をエッチングする際に、そのウエハ面内の形状値分布に応じて、プラズマエッチング装置に載置されたウエハの面内に異なるウエハ温度を生じるようにする。例えば、マスクであるレジストパターン幅が他のウエハ領域に比べ大きく形成されたウエハ領域は、エッチング時のウエハ温度を他の領域より高くすることによって、被エッチンング膜のウエハ面内におけるパターン幅ばらつきを小さくすることが可能となる。
【選択図】図２

Description

本発明は、半導体装置の製造方法に関し、特に半導体ウエハ上の膜を、マスクパターンを介してプラズマによるドライエッチングによってパターニングする際、エッチングされた膜のウエハ面内の線幅のばらつきを改善するドライエッチングの方法に関する。

半導体集積回路の微細化およびウエハの大口径化により、ウエハ面内での回路を構成する線幅の制御が非常に重要となってきている。特に、ますます高速化を要求されるロジックデバイスなどでは、トランジスタの性能を決定する要因の一つであるゲート電極の幅は、４０ｎｍ以下のものが要求され、その結果、ウエハ面内でのゲート電極線幅のばらつきの制御は数ｎｍレベルで行う必要がある。他方Ｓｉウエハの直径は３００ｍｍに達しており、ウエハの全面内での線幅のばらつきの制御がより困難となっている。

従来のゲート電極の加工は、以下のようなプロセスを用いて行われている。すなわち、先ず、ゲートのフォトレジストによるパターニングは、波長の短い、例えば、波長１９３ｎｍのＡｒＦレーザを光源とした露光技術を用い、ウエハ面内のフォトレジストパターンの線幅のばらつきができるだけ小さくなるように露光・現像処理を行う。そして、そのフォトレジストパターンをマスクとして行うゲート電極膜のエッチングにおいては、通常、プラズマを用いたドライエッチング技術が適用され、その際、空間的に均一なプラズマにより、処理中のウエハ面内の温度分布の少ないウエハステージを使用し、加工後の膜の線幅とマスク線幅（この場合は、レジストパターン線幅）の差（この差を、ＣＤシフト;Critical Dimension Shift、と称する。）の面内分布差を少なくする。

プラズマを用いたドライエッチングは、一般的に有機系のフォトレジストをマスクとし、不用な膜部分を除去する工程を行う。またプラズマ発生装置としては、平行平板型、ＥＣＲ（電子サイクロトロン共鳴）型、ＩＰＣ（誘電結合）型などがあり、近年、ウエハの大口径化に伴い、ゲート電極膜のエッチングプロセスでは、ＩＰＣ（誘電結合）型のプラズマエッチング装置が多く使用されるようになってきている。

また、処理中のウエハ面内の温度分布の少ないウエハステージを実現するために、プラズマ中でのウエハ温度制御性のよい静電チャックが使用され、ウエハと静電チャックとの間には熱伝導を促進するように、ＨｅやＣＦ4などのガスを導入することが行なわれている（例えば、特許文献１、２）。
特開平５−１７５１６０号公報 特開平６−１２０３２９号公報

しかし、上記の様な従来の方法によってウエハ面内での形成線幅の分布差を小さくするのは、パターンのより微細化とウエハのより大口径化から、ますます困難になってきている。後に述べるように、例えば、ウエハ口径２００ｍｍに８４個のチップを搭載するウエハを用い、上記のフォトレジストプロセスで、例えば各チップにゲート電極レジストパターン幅８５ｎｍターゲット値のフォトレジストマスクパターンを形成した場合、実際に形成されたフォトレジストマスクパターンのゲート電極幅分布は、３σで５〜６ｎｍ、ないしはそれ以上の値が得られた。そして、このレジストマスクパターンを用いて、後に詳述する、通常適用されるレジストトリミング方法で、ゲート電極幅４４ｎｍターゲット値のゲート電極層をプラズマエッチングで形成した場合、得られた面内ゲート電極幅分布は、３σで６ｎｍ以上と大きな値であった。

このように、通常行われているフォトレジストプロセスで得られるフォトレジストマスクパターン幅のばらつきのウエハ面内分布が、更に大幅に向上し得ないであるなら、このレジストマスクを用いた従来のドライエッチングの方法では、今後、さらに要求されるような高精度かつウエハ面内での線幅ばらつきの小さなゲート電極を得ることはできない。

そこで、本発明の課題は、マスクを用いてプラズマエッチングにより、ウエハ上のデバイスパターンを形成する際、デバイスパターンのウエハ面内ばらつき（線幅ばらつきなど）を、より効果的に小さくするための、半導体装置の製造方法を提供することにある。

本発明の目的は、半導体ウエハ上の被エッチング膜を、マスクパターンを介してエッチングするための、プラズマを用いた半導体装置の製造方法において、
前記マスクパターンに関する少なくとも一つの形状特性値の、前記半導体ウエハ面内での分布を取得する工程と、
前記分布をもとに、前記ウエハ面内に異なるウエハ温度を生ぜしめる工程とを有することを特徴とする半導体装置の製造方法、によって可能となる。

また、その製造方法は、前記マスクパターンはフォトレジストパターンであり、前記フォトレジストパターンの直下には順に反射防止膜そして前記被エッチング膜が前記半導体ウエハ上に形成されており、前記エッチングは、前記フォトレジストパターンを介して前記反射防止膜をエッチングする、反射防止膜エッチング工程を含むことを特徴とする。

さらに、その製造方法は、前記反射防止膜エッチング工程は、前記フォトレジストパターンのパターン幅の縮小を伴う工程であることを特徴とする。

さらに、その製造方法は、前記形状特性値は、前記マスクパターンの線幅、あるいは／および前記マスクパターンの断面形状であることを特徴とする。

そして、その製造方法は、前記ウエハ面内に異なるウエハ温度を生ぜしめる工程は、前記半導体ウエハを載置するウエハステージの載置面を異なる温度とする工程によることを特徴とする。

例えば、フォトレジストと反射防止膜、具体的には、フォトレジストの下層にある裏面反射防止膜を用いてゲート電極層をプラズマエッチングする工程において、マスクとなるゲート電極形成用フォトレジストパターンのパターン幅が、ウエハ内において、特にウエハの特定領域などで、他より大きく形成されている場合においても、そのマスクであるレジストパターンの幅の分布を測定し、その分布に応じてエッチング処理ウエハの面内温度を所定の温度差が生じるようにしてそのレジストマスクを介してプラズマエッチング処理を行うことで、ゲート電極パターン幅のウエハ面内のばらつきの小さなパターンを形成することができる。

この方法は、レジストマスクを介して裏面反射防止膜をエッチングする際に、レジストマスクパターン幅は減少し、その直下の裏面反射防止膜がその減少レジストマスクパターン幅に応じて形成されるが、このパターン幅の縮小の程度が、エッチングするウエハの温度が上昇するに応じて大きくなる効果を用いる。ウエハ内の特定領域のマスクとなるレジストパターン幅が他の領域とくらべ大きく形成された場合、その領域のウエハ温度を他の領域より高くして、形成されるゲート電極用パターンの幅の縮小される程度を大きくすることで、結果として他の領域のパターン幅と同等にすることができる。

以下に、本発明の実施の形態を、添付図を参照しつつ説明する。

（実施の形態）
図１は、本発明の実施の形態を説明するのに用いる、ウエハ上のチップレジストパターンの配置を示す図である。例えば、口径２００ｍｍのＳｉのウエハ１に、例えば、１６．４ｍｍ×１６．４ｍｍの例えばＭＯＳロジックのチップ２が、図示されるように、計８４個配置される。このようなウエハ上のチップパターン配置を用いて、以後パターン形成を行う工程を説明する。

具体的なパターン形成、特に、ゲート電極パターン形成プロセスは、以下のように行った。

図２（ａ）、（ｂ）、（ｃ）、（ｄ）は、図１の各チップ２内におけるゲートの形成プロセスを説明する工程断面図である。図２（ａ）において、Ｓｉのウエハの基板１０１上に、例えば熱酸化法によりゲート酸化膜１０２（膜厚２ｎｍ）、例えばＣＶＤ法によりゲート電極用のポリシリコン層１０３（膜厚１１０ｎｍ）、スピンコートおよびベーキングにより有機裏面反射防止膜（有機ＢＡＲＣ、Bottom Anti-Reflecting Coating）１０４（膜厚８０ｎｍ）が、順次積層され、その上に、レジストパターン１０５（膜厚２５０ｎｍ）が形成される。レジストパターニングは、レジストとして、ポジ型レジストを用い、スピンコートおよびベーキングによりレジスト層を形成後、ＡｒＦ光を用いた露光装置を適用して露光し、その後現像処理を行ってレジストパターンを得た。ここにおいて、ゲートを形成するレジストパターンの幅の設計値は、８５ｎｍである。

次いで、図２（ｂ）に示すように、レジストパターン１０５をマスクとして、有機ＢＡＲＣ１０４をエッチングするが、このとき、同時に、レジストパターン１０５の幅がトリミングされて、レジストパターンおよびその直下の有機ＢＡＲＣの線幅が細くなる効果を利用し、その後のエッチングによってゲート電極幅をより狭い幅にする工程、いわゆるレジストトリミング工程を適用する。こうして、トリミングされたレジストパターン１０５Ｐおよび有機ＢＡＲＣパターン１０４Ｐを得た。使用したエッチング装置は、ＩＰＣ型プラズマエッチング装置であり、プラズマ・ソース電圧を５００Ｗ、バイアス電圧を１００Ｗ、ガスは、Ｎ2；２００ｓｃｃｍ、Ｏ2；２５ｓｃｃｍの混合ガスを用い、ガス圧；１０Ｐａで、６５秒のエッチングを行った。

次に、図２（ｃ）に示すように、レジストパターン１０５Ｐ/有機ＢＡＲＣパターン１０４Ｐをマスクにして、ポリシリコン層１０３をエッチングし、ポリシリコンのゲート電極パターン１０３Ｐを形成する。このエッチングは、ＣＦ系ガス（例えば、ＣＦ4、ＣＨＦ3、Ｃ2Ｆ6、Ｃ4Ｆ8など）の反応ガスとＨＢrと酸素を含む混合ガスを用いて、ＩＰＣ型エッチング装置によるＲＩＥ（Reactive Ion Etching）によって行った。

そして、図２（ｄ）に示すように、レジストパターン１０５Ｐ/有機ＢＡＲＣパターン１０４Ｐを、酸素プラズマ処理によるアッシングによって除去し、ポリシリコンのゲート電極パターン１０３Ｐを完成する。

上記の工程において、ウエハ１内の全８４チップにわたって、各チップ内の一つの特定のゲート幅に関し、そのウエハ内分布の測定を、マスクとなる露光・現像処理後のレジストパターン１０５の幅、及びそれを用いて上記の工程を経た後に完成した、プラズマエッチ後のゲート電極パターン１０３Ｐの幅について行った。

測定結果は、各チップのウエハ内での位置によって、測定された幅の設計値からのずれの傾向が異なることが解った。そこで、図３に示すように、各チップ２のウエハ１内位置を５つの領域に区分し、即ち、ウエハ内の測定座標軸を一定として、中心部の領域Ａ（チップ数１６）、右上部の領域Ｂ（チップ数１７）、左上部の領域Ｃ（チップ数１７）、左下部の領域Ｄ（チップ数１７）、右下部の領域Ｅ（チップ数１７）とし、これら領域毎のパターン幅の傾向を検討していくこととした。

表１に、マスクとなるレジストパターンの幅に関し、ウエハ内の領域別の測定結果を示す。表１には、同じ工程で製作した２つのウエハ（ウエハＮｏ．１、ウエハＮｏ．２）についての結果を表している。

表１から、得られた結果は、いずれのウエハにおいても、領域Ｂ、Ｃ、すなわちウエハ上半分の外縁領域において、レジストパターン幅（ゲート用マスクレジストパターン幅）が大きくなる傾向の結果が得られている。またウエハ全体では、幅のばらつきが、３σで５〜６ｎｍと大きなものになっている。

こういったマスクパターンのウエハ（例えば先述のウエハＮｏ．１）を、先述の図２（ｂ）でのプラズマエッチング以降のプロセスを行う。使用するプラズマエッチング装置は、ウエハを載置するためのウエハステージに静電チャックが装着され、これによってウエハが固定されている。このとき、従来行われてきた方法のように、このときの静電チャックの温度を面内で一定で、３０℃に設定した。こうして得られたゲート電極パターン１０３Ｐの幅について、ウエハ内の領域別での測定結果を表２に示す。

レジストパターンをマスクとして、ゲート電極パターンに対する、ウエハ面内温度を一定としたプラズマエッチングの結果は、この表２で明らかのように、レジストとその直下にある有機ＢＡＲＣ膜へのレジストトリミングの効果で、レジストパターン幅に対してプラズマエッチング後のゲート電極のパターン幅が平均で４０ｎｍ程度減少、つまりＣＤシフトが平均して４０ｎｍほどあり、一方、ウエハ内のゲート電極パターン幅のばらつきは、３σの測定値にあるように、レジストマスクパターンの各領域のばらつきをほぼ反映したパターン幅のばらつきとなっていて、ウエハ内全体では、６．２５ｎｍと、大きな値となっている。このような、電極パターン幅のばらつきの大きなウエハでは、微細なパターンを有するデバイスの製造には適しているとは言えない。

次に、ウエハステージの温度（実験では、ウエハを固定する静電チャックの温度）を変えたときの、ＣＤシフトの量の変化を実験的に求めた。パターン形成のプロセスや、使用ウエハやパターンなどは、上記プロセスと同一である。その結果を図４に示す。

図４は、横軸はウエハステージ温度（ウエハ面内で一定）を、縦軸にＣＤシフト量（レジストパターン幅と、これをマスクとしたプラズマエッチング後のゲート電極のパターン幅の差）を示す。図４から明らかのように、ウエハステージ温度が上昇するに従ってほぼ直線的にＣＤシフト量が大きくなることが解った。つまり、この結果は、ウエハの温度をウエハ面内の領域よって変えてレジストトリミング効果を用いたプラズマエッチングを行うことで、ＣＤシフト量を各領域毎に変えることができることを示唆している。そして、その様なプラズマエッチングの結果として、ウエハ内で、他の領域のパターンの幅よりもそれが大きくなる領域では、ＣＤシフトがより大きくなる様にそのウエハ領域ではウエハの温度を高める、すなわちその領域面のウエハステージ面の温度を高めて、レジストトリミング効果を有するエッチングすることで、エッチング後のパターン幅のばらつきを抑えるようにすることが可能であることを示している。

そこで、プラズマエッチング装置のウエハステージ（静電チャックを含む）のウエハ載置面の温度を領域によって変えられるような構成にし、それでのプラズマエッチングを可能とするようにした。図５に、ウエハステージの面内領域別に温度制御可能とするための構成概略の例を示す。図５（ａ）は、ウエハステージ２０１の平面の概略図であり、この例では、ウエハ面内の測定座標軸を一定として、領域ａ（中心領域）、領域ｂ（右上領域）、領域ｃ（左上領域）、領域ｄ（左下領域）、領域ｅ（右下領域）の５つの領域に分割し、各領域で独立にウエハステージ温度を変えることができる構成とした。この場合、それら５つの分割領域は、図３で示したウエハ面内の５つの領域と相応している。図５（ｂ）は、ウエアステージ２０１の面の中心を通る断面の構成概略図であり、ウエハステージ２０１の内部に、各領域毎に独立の温度制御手段２０２（例えばヒータ機構）が設けられている。

このようなウエハステージ構成を用い、マスクとなるレジストパターンが形成されたウエハ（例えば、表２記載のウエハＮｏ．２）を用い、ウエハステージ（静電チャックを含む）の領域b、cを４５℃、領域ａ、ｄ、ｅを３０℃としてプラズマエッチングを行った。ウエハステージ領域ａは図３のウエハ領域Ａとほぼ合致し温度制御するように構成され、以下、ウエハステージ領域ｂはウエハ領域Ｂと、ウエハステージ領域ｃはウエハ領域Ｃと、ウエハステージ領域ｄはウエハ領域Ｄと、ウエハステージ領域ｅはウエハ領域Ｅとほぼ合致する。

上記の様な条件下でのプラズマエッチングによって得られたゲート電極パターン幅のウエハ内分布を、表３に示す。

ウエハ領域Ｂ、Ｃは、ウエハの上半分の外縁領域であり、何れもマスクとなるレジストパターン幅が、他の領域に比べ平均で２〜３ｎｍ程度大きい（参照、表２のウエハ２の例）。そこでそれらの領域に接しているウエハステージ（静電チャックを含む）の領域b、cを４５℃と他の領域（３０℃に設定）を比べ高く設定してプラズマエッチングを行うことで、図４の結果から想定すると、〜２ｎｍ程度のＣＤシフト量の増加が期待でき、ウエハ全体でゲート電極パターン幅のばらつきがより少なくなることが予想される。表３の「幅：平均値」の値を見ると、各領域でほぼ揃った値になっており、表２のそれと比較すれば、特に領域Ｂ、Ｃでの値が大幅に他の領域の値に近づくように改善されている。そして、ウエハ面内全体で見ても、幅のばらつき（３σ）が、従来のウエハステージ温度一定の方法の場合（表２）では、６．２５ｎｍであるのに対し、表３の結果では、４．０２ｎｍと改善されたことがわかる。

以上の様に、マスクであるレジストパターン幅をウエハ面内で測定して分布を求めておき、そのばらつき個所、ないし、ばらつきの領域に応じて、そのウエハ個所ないし領域の温度（具体的にはウエハが載置されるウエハステージの温度など）に変化をつけて、プラズマエッチングを行うという、本発明の半導体装置の製造方法を適用することで、ＣＤシフト量の温度による差の効果を用いることにより、ウエハ内のパターンサイズのばらつきが、より少ないパターン形成を行うことができる。

レジストパターンをマスクとしてプラズマエッチングを行うに際しては、レジストパターンとその直下にある有機ＢＡＲＣ膜へのレジストトリミングの効果により、エッチング後でのレジストパターンの縮小とそれに応じ有機ＢＡＲＣ膜パターンの縮小形成、すなわちＣＤシフトが行われる。このＣＤシフトの程度（ＣＤシフト量）は、ガス圧や印加電力などプラズマエッチング装置の条件により異なる。勿論マスクレジストや反射防止膜（実施例の場合は有機ＢＡＲＣ膜など）の材料、膜厚などによっても異なる。またマスクレジストパターンの形状がテーパ状になっている場合には、ＣＤシフト量が結果として大きくなる傾向がある。この様に、マスクであるレジストパターンに関しては、パターンの線幅などのサイズのほかに、あるいは同時に断面形状を含めたばらつきを予め取得することは重要である。それらの条件に従って、図４のような、ＣＤシフト量のステージ温度依存性を予め取得しておけば、ウエハ内の被エッチ膜パターンサイズのばらつきを抑えるためのウエハ内領域毎の設定温度（ウエハステージの領域別設定温度）の目安を得ることが可能である。

プラズマエッチング装置においては、ウエハを載置するウエハステージには、先述の様に、静電チャックが用いられるケースが多い。この場合、ウエハステージの面内に温度の異なる領域を設ける手段として、静電チャック機構内に、あるいはそれに近い基台中などに面内に分割した領域に、領域毎に独立の温度制御手段（例えばヒータ機構）を設ける例を挙げたが、これに限られない。例えば、ヒータ機構の代わりに、溶液やガスの循環・流入出機構とそれらの加熱/冷却機構の設置でも実現可能であり、また静電チャックのウエハ吸引力をウエハ面内で場所的に変えることでウエハの密着程度を場所的に変えて、実効的なウエハの面内温度を場所毎に変える方法や、ウエハと静電チャック間に供給するガスの供給圧力を、ウエハ面内で場所によって変えられる様に、ガス噴出孔の適正な配置、ガス供給圧力調整手段の設置などによって構成し、これによってウエハの密着程度を場所的に変えて、実効的なウエハの面内温度を場所毎に変える方法も可能である。

また、図５（ａ）のウエハステージ２０１の平面の概略図では、５つの領域に分割し、それぞれを独立に温度制御可能のようにした例を示したが、領域分割の数はこれに限られることは無い。ばらつき制御の必要に応じて、適宜、分割数、分割領域の大小や面内配置を変えて実施することは可能であることは言うまでも無い。

以上の実施例を含む実施の形態に関し、更に以下の付記を開示する。

（付記１）
半導体ウエハ上の被エッチング膜を、マスクパターンを介してエッチングするための、プラズマを用いた半導体装置の製造方法において、
前記マスクパターンに関する少なくとも一つの形状特性値の、前記半導体ウエハ面内での分布を取得する工程と、
前記分布をもとに、前記ウエハ面内に異なるウエハ温度を生ぜしめる工程とを有することを特徴とする半導体装置の製造方法。

（付記２）
前記マスクパターンはフォトレジストパターンであり、前記フォトレジストパターンの直下には順に反射防止膜そして前記被エッチング膜が前記半導体ウエハ上に形成されており、前記エッチングは、前記フォトレジストパターンを介して前記反射防止膜をエッチングする、反射防止膜エッチング工程を含むことを特徴とする付記１記載の半導体装置の製造方法。

（付記３）
前記反射防止膜エッチング工程は、前記フォトレジストパターンのパターン幅の縮小を伴う工程であることを特徴とする付記２記載の半導体装置の製造方法。

（付記４）
前記形状特性値は、前記マスクパターンの線幅、あるいは／および前記マスクパターンの断面形状であることを特徴とする付記１記載の半導体装置の製造方法。

（付記５）
前記ウエハ面内に異なるウエハ温度を生ぜしめる工程は、前記半導体ウエハを載置するウエハステージの載置面を異なる温度とする工程によることを特徴とする付記１記載の半導体装置の製造方法。

（付記６）
前記ウエハステージにおいて、静電チャックを用いて前記半導体ウエハを吸引することで載置していることを特徴とする付記５記載の半導体装置の製造方法。

（付記７）
前記ウエハステージは、前記ウエハ載置面を複数の領域に分割し、各前記領域を加熱する互いに独立した加熱手段を有することを特徴とする付記５または６記載の半導体装置の製造方法。

（付記８）
前記静電チャックは、前記半導体ウエハと、前記半導体ウエハ面内で異なる吸引力発生手段を有することを特徴とする請求項６記載の半導体装置の製造方法。

（付記９）
前記静電チャックは、前記半導体ウエハと前記静電チャックの載置面との間に供給されるガスの供給圧力に関し、前記ウエハ面内で異なる供給圧力とする手段を有することを特徴とする付記６または８記載の半導体装置の製造方法。

ウエハ上のチップパターンの配置を説明する図 ゲート形成プロセスを説明する工程断面図 ウエハ面内におけるチップの区分領域を説明する図 ウエハステージ温度とＣＤシフト量の関係の実験結果を示す図 ウエハステージ面内領域別の温度制御を実施するための構成例の概略図

符号の説明

１ ウエハ
２ チップ
１０１ 基板
１０２ ゲート酸化膜
１０３ ポリシリコン層
１０３Ｐ ゲート電極パターン
１０４ 有機ＢＡＲＣ
１０４Ｐ 有機ＢＡＲＣパターン
１０５ レジストパターン
１０５Ｐ トリミングされたレジストパターン
２０１ ウエハステージ
２０２ 温度制御手段

Claims (5)

1. 半導体ウエハ上の被エッチング膜を、マスクパターンを介してエッチングするための、プラズマを用いた半導体装置の製造方法において、
   前記マスクパターンに関する少なくとも一つの形状特性値の、前記半導体ウエハ面内での分布を取得する工程と、
   前記分布をもとに、前記ウエハ面内に異なるウエハ温度を生ぜしめる工程とを有することを特徴とする半導体装置の製造方法。
2. 前記マスクパターンはフォトレジストパターンであり、前記フォトレジストパターンの直下には順に反射防止膜そして前記被エッチング膜が前記半導体ウエハ上に形成されており、前記エッチングは、前記フォトレジストパターンを介して前記反射防止膜をエッチングする、反射防止膜エッチング工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記反射防止膜エッチング工程は、前記フォトレジストパターンのパターン幅の縮小を伴う工程であることを特徴とする請求項２記載の半導体装置の製造方法。
4. 前記形状特性値は、前記マスクパターンの線幅、あるいは／および前記マスクパターンの断面形状であることを特徴とする請求項１記載の半導体装置の製造方法。
5. 前記ウエハ面内に異なるウエハ温度を生ぜしめる工程は、前記半導体ウエハを載置するウエハステージの載置面を異なる温度とする工程によることを特徴とする請求項１記載の半導体装置の製造方法。

Images