CN1673873A - 图形形成方法和半导体器件的制造方法 - Google Patents

图形形成方法和半导体器件的制造方法 Download PDF

Info

Publication number
CN1673873A
CN1673873A CNA2005100569757A CN200510056975A CN1673873A CN 1673873 A CN1673873 A CN 1673873A CN A2005100569757 A CNA2005100569757 A CN A2005100569757A CN 200510056975 A CN200510056975 A CN 200510056975A CN 1673873 A CN1673873 A CN 1673873A
Authority
CN
China
Prior art keywords
film
resist film
coated film
resist
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100569757A
Other languages
English (en)
Inventor
加藤宽和
大西廉伸
河村大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1673873A publication Critical patent/CN1673873A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明提供一种图形形成方法，包括：在衬底上形成抗蚀剂膜；将能量线选择照射到所述抗蚀剂膜，以便在所述抗蚀剂膜中形成潜像；将显影液供给所述抗蚀剂膜，以便由形成了所述潜像的抗蚀剂膜形成抗蚀剂图形；将清洗液供给所述衬底，以便将衬底上的显影液置换为清洗液；将涂敷膜用材料供给到衬底，以便将衬底上的清洗液的至少一部分置换为包含有溶剂和与所述抗蚀剂膜不同的溶质的涂敷膜用材料；使所述涂敷膜用材料中的溶剂挥发，以便在衬底上形成覆盖抗蚀剂膜的涂敷膜；使所述涂敷膜的表面的至少一部分后退，以便露出所述抗蚀剂图形上表面的至少一部分并形成由所述涂敷膜构成的掩模图形；以及用所述掩模图形来加工所述衬底。

Description

图形形成方法和半导体器件的制造方法
技术领域
本发明涉及对因抗蚀剂的图形塌倒而发生的不良进行抑制的图形形成方法和采用该图形形成方法的半导体器件的制造方法。
背景技术
近年来，图形的微细化发展，光刻工序中的抗蚀剂的图形塌倒成为大问题。作为塌倒的主要原因，被认为是使清洗液干燥时的清洗液的表面张力和水流阻力。特别是在微细图形中表面张力的影响变大。根据H.Namatsuetal.，Appl.Phys.Lett.66，2655(1955)，在线(line)宽度为W、间距宽度为D、图形高度为H、清洗液的表面张力为γ、清洗液界面和抗蚀剂侧壁形成的角为θ时，清洗液干燥时抗蚀剂图形上所施加的垂直应力σ被表示为：
σ＝6γcosθ/D×(H/W)2    ...(1)
作为这种问题的解决方法，最有效的方法是抗蚀剂的薄膜化，但从衬底加工的观点来看已经快达到极限。近年中，使用应比该极限更薄、三层抗蚀剂工序和硬掩模工序等，但依然没有改变在薄膜化上存在极限的事实，不能得到本质性的解决。
此外，近年来，采用在特许第2723260号说明书、特许第3057879号说明书、特许第3071401号说明书、特许第3218814号说明书、特许第3476080号说明书、特许第3476081号说明书以及特许第3476082号说明书中公开的技术的工序(以下，统一称为收缩(shrink)工序)的应用正在普及。该工序被主要用于具有难以确保光刻余量的孔图形的层。收缩工序的流程大致如下。在抗蚀剂图形形成后，涂敷含有图形收缩材料的溶液。接着，在抗蚀剂图形表面上形成反应层。反应层例如是混合层、交联层、覆盖膜等，因图形收缩材料的种类而有所不同。最后，通过除去未反应层，可以获得比最初图形小的孔或间距图形。但是，在孔图形和线和间距图形(line and space pattern)混杂的情况下会引起问题。在收缩工序后，在使线宽度和间距宽度之比尽量接近1∶1的情况下，光刻后的图形需要比间距宽度更细地加工线宽度。如果线和间距图形的节距为P，对(1)进行变形，则
σ＝6γcosθ/(P-W)×(H/W)2    ...(2)
其中，垂直应力σ的线宽W依赖性为
σ/W＝-6γcosθ×(2PW2-3W2)/(PW2-W3)2    ...(3)
所以可知在W＝2P/3时，即线宽度与间距宽度为2∶1时，垂直应力取得极小值。即，在相同节距的情况下，比2∶1更细地加工线时，容易引起清洗液干燥时的图形塌倒。图形节距越微细，或收缩工序产生的收缩量越大，这种问题越显著。
因此，需要可对抗蚀剂图形的图形塌倒进行抑制的图形形成方法和采用该图形形成方法的半导体器件的制造方法。
发明内容
本发明的一方案的图形形成方法的特征在于包括下述工序：在衬底上形成抗蚀剂膜；将能量线(energy line)选择照射到所述抗蚀剂膜，以便在所述抗蚀剂膜中形成潜像；将显影液供给到所述抗蚀剂膜上，以便由形成了所述潜像的所述抗蚀剂膜来形成抗蚀剂图形；将清洗液供给到所述衬底上，以便将所述衬底上的显影液置换为所述清洗液；将涂敷膜用材料供给到所述衬底上，以便将所述衬底上的清洗液的至少一部分置换为包含有溶剂和与所述抗蚀剂膜不同的溶质的涂敷膜用材料；使所述涂敷膜用材料中的溶剂挥发，以便在所述衬底上形成覆盖抗蚀剂膜的涂敷膜；使所述涂敷膜的表面的至少一部分后退，以便露出所述抗蚀剂图形上表面的至少一部分并形成由所述涂敷膜构成的掩模图形；以及用所述掩模图形来加工所述衬底。
本发明的另一方案的图形形成方法的特征在于包括下述工序：在衬底上形成抗蚀剂膜；将能量线选择照射到所述抗蚀剂膜，以便在所述抗蚀剂膜中形成潜像；将显影液供给到所述抗蚀剂膜上，以便由形成了所述潜像的所述抗蚀剂膜来形成抗蚀剂图形；将涂敷膜用材料供给到所述抗蚀剂膜上，以便将所述抗蚀剂膜上的显影液的至少一部分置换为包含有溶剂和与所述抗蚀剂膜不同的溶质的涂敷膜用材料；形成使所述涂敷膜用材料中的溶剂挥发的膜，以便在所述衬底上形成覆盖所述抗蚀剂图形的涂敷膜；使所述涂敷膜的表面的至少一部分后退，以便露出所述抗蚀剂图形上表面的至少一部分地形成由所述涂敷膜构成的掩模图形；以及用所述掩模图形来加工所述衬底。
本发明的再一方案的图形形成方法的特征在于包括下述工序：在衬底上形成抗蚀剂膜；将能量线选择照射到所述抗蚀剂膜，以便在所述抗蚀剂膜中形成潜像；将显影液供给到所述抗蚀剂膜上，以便由形成了所述潜像的所述抗蚀剂膜来形成抗蚀剂图形；将清洗液供给到所述衬底上，以便将所述衬底上的显影液置换为所述清洗液；将涂敷膜形成用材料供给到所述衬底上，以便将所述衬底上的清洗液的至少一部分置换为包含有溶剂和与所述抗蚀剂膜不同的溶质的涂敷膜形成用材料；形成使所述涂敷膜形成用材料中的溶剂挥发的膜，以便在所述衬底上形成覆盖所述抗蚀剂膜的涂敷膜；在所述抗蚀剂膜和所述涂敷膜的界面上形成反应层；以及选择除去所述涂敷膜，以便在所述衬底上形成将所述抗蚀剂图形和反应层叠层了的掩模图形。
本发明的再一方案的图形形成方法的特征在于包括下述工序：在衬底上形成抗蚀剂膜；将能量线选择照射到所述抗蚀剂膜，以便在所述抗蚀剂膜中形成潜像；将显影液供给到所述抗蚀剂膜上，以便由形成了所述潜像的所述抗蚀剂膜来形成抗蚀剂图形；将涂敷膜用材料供给到所述衬底上，以便将所述衬底上的显影液的至少一部分置换为包含有溶剂和与所述抗蚀剂膜不同的溶质的涂敷膜用材料；形成使所述涂敷膜用材料中的溶剂挥发的膜，以便在所述衬底上形成覆盖所述抗蚀剂膜的涂敷膜；在所述抗蚀剂膜和所述涂敷膜的界面上形成反应层；以及选择除去所述涂敷膜，以便在所述衬底上形成将所述抗蚀剂图形和反应层叠层了的掩模图形。
本发明的再一方案的半导体器件的制造方法的特征在于包括下述工序：在半导体器件的制造过程中的半导体晶片上形成掩模图形；以及以所述掩模图形为掩模来加工所述半导体晶片，形成所述掩模图形的工序包括：在所述半导体晶片上形成抗蚀剂膜；将能量线选择照射到所述抗蚀剂膜，以便在所述抗蚀剂膜中形成潜像；将显影液供给到所述抗蚀剂膜上，以便由形成了所述潜像的所述抗蚀剂膜来形成抗蚀剂图形；供给使显像停止的溶液，以便对所述半导体晶片上的显影液的至少一部分进行置换；供给涂敷膜用材料并使所述涂敷膜用材料中的溶剂挥发，以便在所述半导体晶片上形成覆盖抗蚀剂膜的涂敷膜；以及使所述涂敷膜的表面的至少一部分后退，以便露出所述抗蚀剂图形上表面的至少一部分并形成由所述涂敷膜构成的掩模图形。
附图说明
图1A至图1K是表示用于说明本发明第1实施方式的半导体器件的一例制造工序的剖面图。
图2A至图2J是表示用于说明本发明第2实施方式的半导体器件的一例制造工序的剖面图。
具体实施方式
下面参照附图来说明本发明的实施方式。附图、相应的部分始终附以相同的标号。
(第1实施方式)
图1A至图1K是表示用于说明本发明第1实施方式的半导体器件的一例制造工序的剖面图。
如图1A所示，在形成于半导体衬底10上的层间绝缘膜11上，例如，形成膜厚度500nm的酚醛膜(下层掩模)12。如图1B所示，在所述酚醛膜12上，例如形成膜厚度150nm的ArF抗蚀剂膜13。
如图1C所示，例如，使用ArF受激准分子激光器曝光装置，将形成于掩模中的图形复制到抗蚀剂膜上。对于抗蚀剂膜13，例如在130℃下进行60秒烘焙。由此，在抗蚀剂膜13中形成潜像13’。再有，形成于抗蚀剂膜13中的潜像具有预期的图形的翻转图形。
如图1D所示，将显影液14涂敷扩散在ArF抗蚀剂膜13上，例如进行60秒显像，形成抗蚀剂图形。形成于抗蚀剂图形13的图形的目标尺寸在线和间距图形部分中例如线宽度和间距宽度为70nm。
如图1E所示，将清洗液15供给到抗蚀剂图形13上，将显影液14置换为清洗液15。
如图1F所示，在抗蚀剂图形13上排出水溶性聚硅氧烷溶液16，将清洗液15的至少一部分置换为水溶性聚硅氧烷溶液16。
如图1G所示，使衬底旋转地使水溶性聚硅氧烷溶液中的溶剂挥发，形成水溶性聚硅氧烷膜17，以覆盖抗蚀剂图形。如图1H所示，例如，在100℃下进行60秒烘焙，进行水溶性聚硅氧烷膜17的固化。
如图1I所示，用氟代烃气体等离子体进行水溶性聚硅氧烷膜17的深腐蚀(etch back)，使抗蚀剂图形的上表面露出。以该腐蚀中形成水溶性聚硅氧烷膜图形(掩模图形)17。水溶性聚硅氧烷膜图形17是上述要求的图形。
如图1J所示，用氧等离子体进行各向异性腐蚀，对抗蚀剂图形13和酚醛膜12进行选择腐蚀。如图1K所示，以水溶性聚硅氧烷膜图形17和酚醛膜12为掩模，对层间绝缘膜11进行腐蚀。
图形塌倒在干燥处理时容易产生。在本实施方式中，由于不进行清洗液15的干燥处理，所以可以抑制图形塌倒。在本实施方式中，不进行干燥处理，将清洗液15置换为水溶性聚硅氧烷溶液16，形成水溶性聚硅氧烷膜17，形成水溶性聚硅氧烷膜17的图形，选择除去抗蚀剂图形13。
在本实施方式中，示出了作为抗蚀剂膜使用ArF抗蚀剂膜，作为曝光装置使用ArF曝光装置的例子，但本发明的实施不限于此。可使用对g线、i线、KrF、F2、EUV、带电粒子束等具有感度的抗蚀剂膜和与其分别对应的曝光装置。
此外，在本实施方式中，用水溶性聚硅氧烷来置换清洗液，但置换既可完全地进行，也可以只进行一部分。此外，置换处理的期间，衬底既可以静止，也可以旋转。
此外，在本实施方式中，进行了深腐蚀，但在该工序中也可以采用特开2000-310863号公报中公开的CMP，或采用特开2002-110510号公报中公开的湿法腐蚀等，可以采用各种现有的技术。此外，也可以与美国专利No.10/839,184、2004年5月6日公开的技术组合实施。
再有，也可以在供给显影液14后不供给清洗液15，而供给水溶性聚硅氧烷溶液16，从而将显影液14的至少一部分置换为水溶性聚硅氧烷溶液16。
(第2实施方式)
以下，用图2A至图2J来说明本发明的第2实施方式。图2A至图2J是表示用于说明本发明第2实施方式的半导体器件的一例制造工序的剖面图。
如图2A所示，在形成于半导体衬底10上的层间绝缘膜11上，在衬底上形成膜厚82nm的防反射膜22。如图2B所示，在防反射膜22上形成膜厚150nm的ArF抗蚀剂膜23。
如图2C所示，例如用ArF受激准分子激光器曝光装置将形成于掩模中的图形复制到抗蚀剂膜23上。对于抗蚀剂膜23，例如在130℃下进行60秒烘焙。由此，在抗蚀剂膜23中形成潜像23H和潜像23LS。再有，潜像23H是用于形成孔图形的潜像。而潜像23LS是用于形成线和间距图形的潜像。抗蚀剂图形的目标尺寸，例如在孔图形中为150nm，在线和间距图形中线宽度为40nm、间距宽度为100nm。
如图2D所示，在ArF抗蚀剂膜23上涂敷展开显影液24，例如进行60秒显像。如图2E所示，在抗蚀剂膜23上排出清洗液25，将显影液置换为清洗液25。如图2F所示，排出用于形成图形收缩用的涂敷膜的溶液26，将清洗液25置换为溶液26。如图2G所示，使衬底10旋转地使溶液26中的溶剂挥发，形成涂敷膜27，以覆盖抗蚀剂图形23。如图2H所示，例如，在130℃下进行60秒烘焙，以使涂敷膜27和抗蚀剂膜23进行反应，在涂敷膜27和抗蚀剂膜23的界面上形成反应层28。
如图2I所示，将包含于溶液26中的溶剂供给到涂敷膜27上，选择除去未反应的涂敷膜27，以便得到图形。图形尺寸例如在孔图形中为120nm，在线和间距图形中线宽度为70nm、间距宽度为70nm。再有，用电子显微镜观察在表面上形成了反应层28的抗蚀剂图形23时，在线和间距图形部分没有观察到图形塌倒。
如图2J所示，以反应层28和抗蚀剂膜23为掩模，对防反射膜22和层间绝缘膜11进行腐蚀。
图形塌倒在清洗液的干燥处理时容易产生。在本实施方式中，由于不进行清洗液15的干燥处理，所以可以抑制图形塌倒。在本实施方式中，不进行干燥处理，将清洗液15置换为用于形成图形收缩用的涂敷膜的溶液26，形成涂敷膜27，形成反应层28，选择除去未反应的涂敷膜27。
与线宽度对间距宽度之比为2∶1的线相比，加工越细的线，越容易引起清洗液干燥时的图形塌倒。因此，与线宽度对间距宽度之比为2∶1的线相比为更细的线的情况下，优选采用本实施方式的图形形成方法。
此外，在本实施方式中，用溶液26来置换清洗液25，但置换既可完全地进行，也可以只进行一部分。此外，置换处理的期间，衬底既可以静止，也可以旋转。
再有，也可以在供给显影液24后不供给清洗液25，而供给溶液26，从而将显影液24的至少一部分置换为溶液26。
本领域的技术人员将容易地获得附加的优点和进行改变。因此，本发明更广的方面并不限于本说明书中所展示和描述的具体细节以及典型实施方式。所以，可以在不脱离所附技术方案及其等同物所限定的总的发明构思的实质或范围内进行各种变更。

Claims (19)

1.一种图形形成方法，其特征在于，包括下述工序：
在衬底上形成抗蚀剂膜；
将能量线选择照射到所述抗蚀剂膜，以便在所述抗蚀剂膜中形成潜像；
将显影液供给到所述抗蚀剂膜上，以便由形成了所述潜像的所述抗蚀剂膜来形成抗蚀剂图形；
将清洗液供给到所述衬底上，以便将所述衬底上的显影液置换为所述清洗液；
将涂敷膜用材料供给到所述衬底上，以便将所述衬底上的清洗液的至少一部分置换为包含有溶剂和与所述抗蚀剂膜不同的溶质的上述涂敷膜用材料；
使所述涂敷膜用材料中的溶剂挥发，以便在所述衬底上形成覆盖抗蚀剂膜的涂敷膜；
使所述涂敷膜的表面的至少一部分后退，以便露出所述抗蚀剂图形上表面的至少一部分并形成由所述涂敷膜构成的掩模图形；以及
用所述掩模图形来加工所述衬底。
2.如权利要求1所述的图形形成方法，其特征在于，
所述涂敷膜的通过氧等离子体的腐蚀速率低于所述抗蚀剂膜的通过氧等离子体的腐蚀速率。
3.如权利要求1所述的图形形成方法，其特征在于，
所述涂敷膜用材料是水溶性聚硅氧烷。
4.一种图形形成方法，其特征在于，包括下述工序：
在衬底上形成抗蚀剂膜；
将能量线选择照射到所述抗蚀剂膜，以便在所述抗蚀剂膜中形成潜像；
将显影液供给到所述抗蚀剂膜上，以便由形成了所述潜像的所述抗蚀剂膜来形成抗蚀剂图形；
将涂敷膜用材料供给到所述抗蚀剂膜上，以便将所述抗蚀剂膜上的显影液的至少一部分置换为包含有溶剂和与所述抗蚀剂膜不同的溶质上述的涂敷膜用材料；
形成使所述涂敷膜用材料中的溶剂挥发的膜，以便在所述衬底上形成覆盖所述抗蚀剂图形的涂敷膜；
使所述涂敷膜的表面的至少一部分后退，以便露出所述抗蚀剂图形上表面的至少一部分地形成由所述涂敷膜构成的掩模图形；以及
用所述掩模图形来加工所述衬底。
5.如权利要求4所述的图形形成方法，其特征在于，
所述涂敷膜的通过氧等离子体的腐蚀速率低于所述抗蚀剂膜的通过氧等离子体的腐蚀速率。
6.如权利要求4所述的图形形成方法，其特征在于，
所述涂敷膜用材料是水溶性聚硅氧烷。
7.一种图形形成方法，其特征在于，包括下述工序：
在衬底上形成抗蚀剂膜；
将能量线选择照射到所述抗蚀剂膜，以便在所述抗蚀剂膜中形成潜像；
将显影液供给到所述抗蚀剂膜上，以便由形成了所述潜像的所述抗蚀剂膜来形成抗蚀剂图形；
将清洗液供给到所述衬底上，以便将所述衬底上的显影液置换为所述清洗液；
将涂敷膜形成用材料供给到所述衬底上，以便将所述衬底上的清洗液的至少一部分置换为包含有溶剂和与所述抗蚀剂膜不同的溶质的上述涂敷膜形成用材料；
形成使所述涂敷膜形成用材料中的溶剂挥发的膜，以便在所述衬底上形成覆盖所述抗蚀剂膜的涂敷膜；
在所述抗蚀剂膜和所述涂敷膜的界面上形成反应层；以及
选择除去所述涂敷膜，以便在所述衬底上形成叠层了所述抗蚀剂图形和反应层的掩模图形。
8.如权利要求7所述的图形形成方法，其特征在于，
所述掩模图形包括线宽度和间距宽度之比小于2∶1的线和间距图形。
9.如权利要求7所述的图形形成方法，其特征在于，还包括：
在所述衬底上形成防反射膜的工序。
10.一种图形形成方法，其特征在于，包括下述工序：
在衬底上形成抗蚀剂膜；
将能量线选择照射到所述抗蚀剂膜，以便在所述抗蚀剂膜中形成潜像；
将显影液供给到所述抗蚀剂膜上，以便由形成了所述潜像的所述抗蚀剂膜来形成抗蚀剂图形；
将涂敷膜用材料供给到所述衬底上，以便将所述衬底上的显影液的至少一部分置换为包含有溶剂和与所述抗蚀剂膜不同的溶质的上述涂敷膜用材料；
形成使所述涂敷膜用材料中的溶剂挥发的膜，以便在所述衬底上形成覆盖所述抗蚀剂膜的涂敷膜；
在所述抗蚀剂膜和所述涂敷膜的界面上形成反应层；以及
选择除去所述涂敷膜，以便在所述衬底上形成叠层了所述抗蚀剂图形和反应层的掩模图形。
11.如权利要求10所述的图形形成方法，其特征在于，
所述掩模图形包含线宽度和间距宽度之比小于2∶1的线和间距图形。
12.如权利要求10所述的图形形成方法，其特征在于，还包括：
在所述衬底上形成防反射膜的工序。
13.一种半导体器件的制造方法，其特征在于，包括下述工序：
在半导体器件的制造过程中的半导体晶片上形成掩模图形；以及
以所述掩模图形为掩模来加工所述半导体晶片，
形成所述掩模图形包括下述工序：
在所述半导体晶片上形成抗蚀剂膜；
将能量线选择照射到所述抗蚀剂膜，以便在所述抗蚀剂膜中形成潜像；
将显影液供给到所述抗蚀剂膜上，以便由形成了所述潜像的所述抗蚀剂膜来形成抗蚀剂图形；
供给使显像停止的溶液，以便对所述半导体晶片上的显影液的至少一部分进行置换；
供给涂敷膜用材料并使所述涂敷膜用材料中的溶剂挥发，以便在所述半导体晶片上形成覆盖抗蚀剂膜的涂敷膜；以及
使所述涂敷膜的表面的至少一部分后退，以便露出所述抗蚀剂图形上表面的至少一部分并形成由所述涂敷膜构成的掩模图形。
14.如权利要求13所述的半导体器件的制造方法，其特征在于，
停止所述显像的溶液是清洗液。
15.如权利要求13所述的半导体器件的制造方法，其特征在于，
停止所述显像的溶液是涂敷膜用材料。
16.一种半导体器件的制造方法，其特征在于，包括下述工序：
在半导体器件的制造过程中的半导体晶片上形成掩模图形；以及
以所述掩模图形为掩模来加工所述半导体晶片，
形成所述掩模图形包括下述工序：
在所述半导体晶片上形成抗蚀剂膜；
将能量线选择照射到所述抗蚀剂膜，以便在所述抗蚀剂膜中形成潜像；
将显影液供给到所述抗蚀剂膜上，以便由形成了所述潜像的所述抗蚀剂膜来形成抗蚀剂图形；
供给使显像停止的溶液，以便对所述半导体晶片上的显影液的至少一部分进行置换；
供给涂敷膜用材料并使所述涂敷膜用材料中的溶剂挥发，以便在所述半导体晶片上形成覆盖抗蚀剂膜的涂敷膜；
在所述抗蚀剂膜和所述涂敷膜的界面上形成反应层；以及
选择除去所述涂敷膜，以便在所述半导体晶片上形成叠层了所述抗蚀剂图形和反应层的掩模图形。
17.如权利要求16所述的半导体器件的制造方法，其特征在于，
停止所述显像的溶液是清洗液，
所述涂敷膜形成用材料包含溶剂和与所述抗蚀剂膜不同的溶质。
18.如权利要求16所述的半导体器件的制造方法，其特征在于，
停止所述显像的溶液是涂敷膜用材料，
所述涂敷膜形成用材料包含溶剂和与所述抗蚀剂膜不同的溶质。
19.如权利要求16所述的半导体器件的制造方法，其特征在于，形成所述掩模图形还包括：在所述半导体晶片上形成防反射膜的工序。
CNA2005100569757A 2004-03-24 2005-03-24 图形形成方法和半导体器件的制造方法 Pending CN1673873A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004087419A JP4016009B2 (ja) 2004-03-24 2004-03-24 パターン形成方法及び半導体装置の製造方法
JP087419/2004 2004-03-24

Publications (1)

Publication Number Publication Date
CN1673873A true CN1673873A (zh) 2005-09-28

Family

ID=34990362

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100569757A Pending CN1673873A (zh) 2004-03-24 2005-03-24 图形形成方法和半导体器件的制造方法

Country Status (4)

Country Link
US (1) US20050214695A1 (zh)
JP (1) JP4016009B2 (zh)
CN (1) CN1673873A (zh)
TW (1) TWI266357B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109074002A (zh) * 2016-03-30 2018-12-21 日产化学株式会社 抗蚀剂图案被覆用水溶液以及使用了该水溶液的图案形成方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019161A (ja) * 2005-07-06 2007-01-25 Dainippon Screen Mfg Co Ltd パターン形成方法及び被膜形成装置
JP2007073684A (ja) 2005-09-06 2007-03-22 Toshiba Corp パターン形成方法
US7417469B2 (en) * 2006-11-13 2008-08-26 International Business Machines Corporation Compensation for leakage current from dynamic storage node variation by the utilization of an automatic self-adaptive keeper
US7790360B2 (en) * 2007-03-05 2010-09-07 Micron Technology, Inc. Methods of forming multiple lines
US9753369B2 (en) 2011-03-24 2017-09-05 Nissan Chemical Idustries, Ltd. Polymer-containing developer
JP2013172082A (ja) * 2012-02-22 2013-09-02 Toshiba Corp パターン形成方法、半導体装置の製造方法および塗布装置
JP5857001B2 (ja) * 2013-07-19 2016-02-10 東京エレクトロン株式会社 基板処理装置、基板処理方法及び基板処理用記録媒体
KR20160045058A (ko) 2013-08-23 2016-04-26 닛산 가가쿠 고교 가부시키 가이샤 레지스트 패턴에 도포되는 도포액 및 반전패턴의 형성방법
JP6587065B2 (ja) 2014-02-26 2019-10-09 日産化学株式会社 レジストパターンに塗布されるポリマー含有塗布液
US10558119B2 (en) 2015-05-25 2020-02-11 Nissan Chemical Industries, Ltd. Composition for coating resist pattern
KR102628534B1 (ko) * 2016-09-13 2024-01-26 에스케이하이닉스 주식회사 반도체 기판의 처리 방법
KR102437302B1 (ko) 2016-10-04 2022-08-29 닛산 가가쿠 가부시키가이샤 용제치환법을 이용한 레지스트패턴 도포용 조성물의 제조방법
JPWO2020203852A1 (zh) 2019-03-29 2020-10-08
CN115241047A (zh) * 2021-04-23 2022-10-25 长鑫存储技术有限公司 半导体结构的制备方法
US20220344156A1 (en) * 2021-04-23 2022-10-27 Changxin Memory Technologies, Inc. Method for fabricating semiconductor structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221562B1 (en) * 1998-11-13 2001-04-24 International Business Machines Corporation Resist image reversal by means of spun-on-glass
US6329124B1 (en) * 1999-05-26 2001-12-11 Advanced Micro Devices Method to produce high density memory cells and small spaces by using nitride spacer
JP3343341B2 (ja) * 2000-04-28 2002-11-11 ティーディーケイ株式会社 微細パターン形成方法及びそれに用いる現像／洗浄装置、及びそれを用いためっき方法、及びそれを用いた薄膜磁気ヘッドの製造方法
JP3848070B2 (ja) * 2000-09-27 2006-11-22 株式会社東芝 パターン形成方法
JP2004103926A (ja) * 2002-09-11 2004-04-02 Renesas Technology Corp レジストパターン形成方法とそれを用いた半導体装置の製造方法およびレジスト表層処理剤
KR100493029B1 (ko) * 2002-10-26 2005-06-07 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
TWI281690B (en) * 2003-05-09 2007-05-21 Toshiba Corp Pattern forming method, and manufacturing method for semiconductor using the same
US7119025B2 (en) * 2004-04-08 2006-10-10 Micron Technology, Inc. Methods of eliminating pattern collapse on photoresist patterns

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109074002A (zh) * 2016-03-30 2018-12-21 日产化学株式会社 抗蚀剂图案被覆用水溶液以及使用了该水溶液的图案形成方法

Also Published As

Publication number Publication date
TWI266357B (en) 2006-11-11
JP2005277052A (ja) 2005-10-06
TW200540972A (en) 2005-12-16
US20050214695A1 (en) 2005-09-29
JP4016009B2 (ja) 2007-12-05

Similar Documents

Publication Publication Date Title
CN1673873A (zh) 图形形成方法和半导体器件的制造方法
TWI608292B (zh) 使用接枝聚合物材料以便基板圖案化
US7915171B2 (en) Double patterning techniques and structures
US20040009436A1 (en) Methods for forming resist pattern and fabricating semiconductor device using Si-containing water-soluble polymer
CN1253311A (zh) 使用阴影心轴和偏轴曝光印制亚光刻图像
US6764946B1 (en) Method of controlling line edge roughness in resist films
US7253113B2 (en) Methods for using a silylation technique to reduce cell pitch in semiconductor devices
US8334090B2 (en) Mixed lithography with dual resist and a single pattern transfer
TW564494B (en) Growing copper vias or lines within a patterned resist using a copper seed layer
JP3348842B2 (ja) 回転塗布膜の形成方法
JP2009139695A (ja) 半導体装置の製造方法
WO2010024988A2 (en) Methods of forming a photoresist-comprising pattern on a substrate
JP2010156819A (ja) 半導体装置の製造方法
JP2008028037A (ja) 半導体装置の製造方法
CN110379707B (zh) 一种金属图形化的剥离结构及其制作方法
KR101094953B1 (ko) 반도체 소자의 미세패턴 형성방법
JP2008066467A (ja) パターン形成方法
US20080020569A1 (en) Method for Manufacturing Semiconductor Device
JP2008135649A (ja) 半導体装置の製造方法
CN111785613A (zh) 半导体结构的形成方法以及半导体结构
KR100673099B1 (ko) 반도체소자의 미세패턴 형성 방법
US7575855B2 (en) Method of forming pattern
KR100571418B1 (ko) 불화아르곤용 포토레지스트를 이용한 패턴 형성 방법
JP4534763B2 (ja) 半導体素子の製造方法
JP2006186020A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication