TWI515768B - 微影圖案化方法及雙重圖案化方法 - Google Patents
微影圖案化方法及雙重圖案化方法 Download PDFInfo
- Publication number
- TWI515768B TWI515768B TW099126439A TW99126439A TWI515768B TW I515768 B TWI515768 B TW I515768B TW 099126439 A TW099126439 A TW 099126439A TW 99126439 A TW99126439 A TW 99126439A TW I515768 B TWI515768 B TW I515768B
- Authority
- TW
- Taiwan
- Prior art keywords
- resist
- resist pattern
- layer
- baked
- substrate
- Prior art date
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
本發明係有關於一種半導體技術,特別是有關於一種微影圖案化及一種雙重圖案化的方法。
半導體技術不斷朝向縮小特徵尺寸(feature size)的方向發展,舉例來說,特徵尺寸向下降至65奈米或45奈米或以下。用以形成上述小特徵尺寸的阻劑(resist)圖案層通常具有高深寬比(aspect ratio),而要維持所需的關鍵尺寸(critical dimension,CD)相當困難,特別是對於具有高深寬比的阻劑層來說。現已提出了雙重圖案化製程以形成具有較小尺寸的各種特徵部件。然而,習知雙重圖案化製程需要多重蝕刻製程而具有高製造成本及低產能的缺點。
本發明一實施例揭示一種微影圖案化方法,包括:在一基底上形成一第一阻劑圖案,第一阻劑圖案內具有複數個開口位於基底上;對第一阻劑圖案進行烘烤,以形成一烘烤過的阻劑圖案;以及在基底上且位於烘烤過的阻劑圖案的複數個開口內形成一第二阻劑圖案,其中烘烤過的阻劑圖案不溶於第二阻劑層。
本發明另一實施例揭示一種微影圖案化方法,包括:在一基底上形成一第一阻劑圖案,第一阻劑圖案內具有複數個開口位於基底上;對第一阻劑圖案進行烘烤,以形成一烘烤過的阻劑圖案;在基底上且位於烘烤過的阻劑圖案的複數個開口內形成一第二阻劑圖案;對第二阻劑層進行曝光,以形成至少一個曝光的特徵部件及至少一個未曝光的特徵部件;以及透過去除烘烤過的阻劑圖案及曝光的特徵部件,以形成一第二阻劑圖案。
本發明一實施例揭示一種雙重圖案化方法,包括:在一基底上形成一第一正型阻劑圖案,第一正型阻劑圖案係由具有複數個開口的一第一正型阻劑層所構成,且第一正型阻劑層包括熱酸產生劑、交鏈劑或高助溶劑;對第一正型阻劑圖案進行烘烤,以形成一烘烤過的阻劑圖案;在基底上且位於烘烤過的阻劑圖案的複數個開口內形成一第二正型阻劑層;對第二正型阻劑層進行曝光,以在基底上形成複數個曝光的阻劑特徵部件以及複數個未曝光的阻劑特徵部件;以及透過提供一溶劑來去除烘烤過的阻劑圖案及曝光的阻劑特徵部件並留下未曝光的阻劑特徵部件,以形成一第二正型阻劑圖案。
可以瞭解的是本說明書以下的揭露內容提供許多不同的實施例或範例,以實施本發明的不同特徵。而本說明書以下的揭露內容是敘述各個構件及其排列方式的特定範例,以求簡化發明的說明。當然,這些特定的範例並非用以限定本發明。例如,若是本說明書以下的揭露內容敘述了將一第一特徵形成於一第一特徵之上或上方,即表示其包含了所形成的上述第一特徵與上述第二特徵是直接接觸的實施例,亦包含了尚可將附加的特徵形成於上述第一特徵與上述第二特徵之間,而使上述第一特徵與上述第二特徵可能未直接接觸的實施例。另外,本說明書中可在各個範例中使用重複的標號及/或符號。其用意是為了達到簡化及清晰的目的,而並不是用以限定所述各個實施例及/或各個結構配置彼此之間關係。
請參照第1及10圖,在一實施例中,進行方法200的起始步驟202,在一基底110上形成一或多個基材(underlying material)層(也稱作底材層)。基底110可由以下材料所構成:矽或其他適當的元素半導體(elementary semiconductor),例如鑽石或鍺;適當的化合物半導體(compound semiconductor),例如碳化矽、砷化銦或磷化銦;或適當的合金半導體,例如碳鍺化矽、磷砷化鎵或是磷銦化鎵。另外,在其他實施例中,基底110包括非半導體材料,例如用於薄膜電晶體液晶顯示(thin-film-transistor liquid crystal display,TFT-LCD)裝置或熔融石英(fused quartz)或用於光罩(photomask/mask)的氟化鈣。再者,在其他實施例中,基底110可包括各種不同的摻雜區、介電特徵部件及多層內連線(interconnect)。在一實施例中,基底110包括各種摻雜特徵部件,其用於各種不同的微電子構件,例如互補式金氧半場效電晶體(complementary metal-oxide-semiconductor filed-effect transistor,CMOSFET)、影像感測器、記憶胞及/或電容元件。在另一實施例中,基底110包括導電材料特徵部件及介電材料特徵部件的配置,用以分別耦接或隔離各種不同的微電子構件。在另一實施例中,基底110包括形成於其上的一或多個材料層。
在一些實施例中,基材層可為單一材料層或不同的多層材料層。在第1至9圖中所示的實施例中,一材料層112形成於基底110上。在至少一實施例中,材料層112為介電材料,例如氧化矽及/或低介電常數(low-k)材料層。在其他實施例中,材料層112包括矽、多晶矽、介電材料、導電材料或其組合。在一些實施例中,材料層112的厚度在100埃()至9000埃的範圍。舉例來說,在至少一實施例中,材料層112的厚度在1000至3500的範圍。在一實施例中,材料層112係作為內層介電(interlayer dielectric,ILD)層或金屬層間介電(inter-metal dielectric,IMD)層。用於ILD層或IMD層的介電材料包括氧化矽及介電常數小於4的低介電常數材料。適合的低介電常數材料包括氟矽玻璃(fluorinated silica glass,FSG)、摻雜碳的氧化矽、黑鑽石(Black Diamond)(加州聖塔克拉拉的應用材料公司)、乾凝膠(Xerogel)、空氣膠(Aerogel)、非晶質氟化碳(amorphous fluorinated carbon)、聚對二甲苯(parylene)、苯環丁烯(bis-benzocyclobutenes,BCB)、SiLK(密西根州密德蘭的陶氏化學公司)、聚亞醯胺(polyimide)及/或其他適合的多孔性高分子材料。介電材料可利用旋轉塗佈(spin-on coating)法、化學氣相沉積(chemical vapor deposition,CVD)或其他適當的製程進行製做,但不局限於此。
在至少一實施例中,一罩幕層114可形成於材料層112上。在本實施例中,罩幕層114包括氮化矽、氮氧化矽、或其他適當的材料層,其透過適當的製程而形成,例如CVD沉積製程。在一些實施例中,罩幕層114的厚度在50至1000的範圍,並用作後續進行蝕刻製程期間圖案化材料層112及/或基底110的硬式罩幕層。
另外,在至少一實施例中,一抗反射層(anti-reflective coating,ARC)層116係形成於罩幕層114上,以降低微影曝光製程期間的反射,其也稱作頂部抗反射層(top ARC,TARC)或底部抗反射層(bottom ARC,BARC)。在一範例中,抗反射層116的厚度在50至2000的範圍。在其他實施例中,當罩幕層114可同時作為罩幕層及抗反射層時,可省去抗反射層116。在各個不同實施例中,提供的材料層的不同組合或是其次集合(subset)可用於各種不同應用中的基材層。
請參照第1及10圖,進行方法200的步驟204,在抗反射層116上形成一第一阻劑圖案118。在一實施例中,第一阻劑圖案118為正型阻劑圖案且透過對第一正型阻劑層進行曝光及顯影而形成。在另一實施例中,第一阻劑圖案118為負型阻劑圖案且透過對第一負型阻劑層進行曝光及顯影而形成。第一阻劑圖案118較佳為正型阻劑圖案。正型阻劑的特性在於顯影溶液將會去除曝光區域。在一實施例中,正型阻劑圖案118包括化學放大型(chemical amplifier,CA)阻劑。CA阻劑包括光酸產生劑(photoacid generator,PAG),其可在微影曝光製程期間被分解而形成酸。而催化反應的進行可產生更多的酸。
在一製造範例中,第一正型阻劑層形成於一半導體裝置100上,且接著透過第一微影製程進行圖案化而形成第一阻劑圖案118,如第1圖所示。第一阻劑圖案118的特性在於進行硬式烘烤(hard baking)製程之後,其不溶於另一阻劑材料中且可溶於一顯影溶劑。在一實施例中,第一阻劑圖案118的阻劑材料更包括熱酸產生劑(thermal-acid generator),其可在後續烘烤製程期間產生更多的酸。在另一實施例中,第一阻劑圖案118的阻劑材料更包括交鏈劑(cross-linker),其可在後續烘烤製程期間引發交鏈反應。在另一實施例中,第一阻劑圖案118的阻劑材料包括一些添加劑,例如界面活性劑(surfactant)或高助溶劑(high-dissolution agent),其可在後續烘烤製程期間抑制在另一阻劑材料中被溶解且可促進在顯影液中或顯影製程中的溶解。
第一阻劑圖案118包括複數個正型阻劑特徵部件及由正型阻劑特徵部件所定義出的複數個開口,使位於開口內的基材層不被覆蓋。
第一微影製程使用了一微影系統及一第一光罩。第一阻劑圖案118的開口係根據第一光罩中既定的積體電路圖案而形成。在一實施例中,正型光阻特徵部件包括一間距P,其定義為第一阻劑圖案118的一個特徵部件至相鄰的特徵部件的距離。在一些實施例中,間距P在50奈米(nm)至200奈米的範圍。在一實施例中,間距P約為100 nm。第一阻劑圖案118的厚度在500至5000的範圍,但不局限於此。在各個不同實施例中,第一阻劑圖案118的厚度在500至3000的範圍或在500至1500的範圍。在一些實施例中,用於形成第一阻劑圖案118的第一微影製程包括:阻劑塗佈、曝光、後曝烤(post-exposure baking)及顯影。另外,根據其他實施例,第一微影製程另包括:軟烤(soft baking)、光罩對準(mask aligning)及/或硬烤(hard baking)。舉例來說,在至少一實施例中,所進行的曝光製程是將半導體裝置100經由第一光罩而暴露於一光束下。
請參照第2及10圖,進行方法200的步驟206,在形成第二阻劑層120之前對第一阻劑圖案118進行後曝烤(或阻劑烘烤)製程。此烘烤製程係用以硬化第一阻劑圖案118,且防止其因後續形成第二阻劑圖案所進行的微影製程而發生變形。在一實施例中,烘烤製程包括熱固化(thermal curing)。在其他實施例中,固化製程包括一或多個紫外光(UV)固化、離子植入轟擊及電子束處理。在進行烘烤製程之後,第一阻劑圖案118轉成一烘烤過的阻劑圖案118’。在一實施例中,烘烤時間在20秒至200秒的範圍。烘烤溫度需能使烘烤過的阻劑圖案118’溶於顯影劑中,同時不溶於第二阻劑層中。在一實施例中,烘烤溫度約在100℃至250℃的範圍。在另一實施例中,烘烤溫度約在150℃至250℃的範圍。
請參照第3及10圖,進行方法200的步驟208,在半導體裝置100上形成一第二阻劑層120。在一實施例中,第二阻劑層120為正型阻劑層。在另一實施例中,第二阻劑層120為負型阻劑層。在至少一實施例中,第二阻劑層120為正型阻劑層。在一範例中,第二阻劑層120形成於基底110上方的基材層上且位於由烘烤過的阻劑圖案118’所定義出的開口內。第二阻劑層120塗佈於半導體裝置100上,使第二阻劑層120的上表面低於烘烤過的阻劑圖案118’的上表面,且烘烤過的阻劑圖案118’未被第二阻劑層120所覆蓋。在一實施例中,調整待塗佈的第二阻劑至足夠高的表面張力,使第二阻劑層的上表面不會形成於烘烤過的阻劑圖案118’的上表面。在另一實施例中,調整旋轉塗佈的速度至足夠高的速度,使烘烤過的阻劑圖案118’的上表面不被第二阻劑層120所覆蓋。
請參照第4及10圖,進行方法200的步驟210及212,以一第二微影製程來圖案化第二阻劑層120。在第二微影製程中,使用具有一第二預定義圖案的第二罩幕及一微影系統來對第二阻劑層120進行曝光。透過第二曝光製程而形成複數個曝光的阻劑特徵部件及未曝光的阻劑特徵部件(未繪示)。若第二阻劑層120為正型阻劑層,接著透過後續顯影製程來去除曝光的阻劑特徵部件。在一實施例中,顯影製程不會去除烘烤過的阻劑圖案118’。
第4圖繪示出顯影步驟之後留下的第二阻劑層120部分,其為抗反射層116上方未曝光的阻劑特徵部件120’及烘烤過的阻劑圖案118’。在另一實施例中,烘烤過的阻劑圖案118’透過顯影製程而被除去,僅留下位於抗反射層116上方的未曝光的阻劑特徵部件120’(如第5圖所示)。
在一範例中,未曝光的阻劑特徵部件具有週期性配置且間距約在50nm至200nm的範圍。在一實施例中,每一曝光的阻劑特徵部件放置於水平地圍繞烘烤過的阻劑圖案118’的一個特徵部件。在一些實施例中,第二微影製程更包括後曝烤製程、顯影及硬烤製程,其中在對第二阻劑層120進行曝光及顯影之後,局部的抗反射層116未被覆蓋。
請參照第5及10圖,進行方法200的步驟214,若烘烤過的阻劑圖案118’未於顯影製程其間除去,則進行去除烘烤過的阻劑圖案118’。在一實施例中,可選擇適合的溶劑,使烘烤過的阻劑圖案118’溶解於溶劑中,而未曝光的阻劑特徵部件120’則不溶於溶劑中。因此,透過上述溶劑可去除烘烤過的阻劑圖案118’而留下未曝光的阻劑特徵部件120’。在一範例中,將一有機溶劑用於半導體裝置100,以選擇性去除烘烤過的阻劑圖案118’。在另一範例中,烘烤過的阻劑圖案118’實質上透過步驟212所進行的顯影製程而除去。在此範例中,可不用進行步驟214,而是在進行步驟212時去除烘烤過的阻劑圖案118’。因此烘烤過的阻劑圖案118’的去除以及第二正型阻劑層的圖案化是在單一步驟中完成。在去除烘烤過的阻劑圖案118’之後,個個開口121形成於未曝光的阻劑特徵部件120’內,如第5圖所示。開口121係由第一光罩及第二光罩所共同定義出,且透過上述各個不同製程而形成。未曝光的阻劑特徵部件120’的配置與烘烤過的阻劑圖案118’有關而構成雙重圖案化結構。在一實施例中,未曝光的阻劑特徵部件120’內所形成的開口121的配置所劃分出的間距為第一正型或負型阻劑圖案的一半。開口121所定義出的間距減半,因而縮小了最小特徵尺寸。因此開口121可在不同應用中用以形成各種接觸孔洞或溝槽。
請參照第6及10圖,進行方法200的步驟216,蝕刻基材層。位於開口121內的罩幕層114未被未曝光的阻劑特徵部件120’覆蓋,並於蝕刻製程中被除去,以將第二阻劑層120所定義出的開口121轉移至罩幕層114。所選擇的蝕刻製程需使罩幕層114的蝕刻率高於第二阻劑層120的蝕刻率。因此,開口121內的罩幕層114在蝕刻製程期間被除去。在一範例中,在此步驟中所進行的蝕刻製程期間去除開口121內的抗反射層116。在另一範例中,開口121內的抗反射層116透過去除烘烤過的阻劑圖案118’的溶劑而在進行步驟214時被除去。
請參照第7及10圖,進行方法200的步驟218,其中在蝕刻位於由第二阻劑層120所定義出的開口121內的基材層之後,去除未曝光的阻劑特徵部件120’。在一實施例中,步驟218進行習知濕式剝除或電漿灰化,以去除未曝光的阻劑特徵部件120’。舉例來說,在一實施例中,進行氧電漿灰化,以去除未曝光的阻劑特徵部件120’。另外,在至少一實施例中,可透過相同的電漿灰化製程,以同時去除抗反射層116及未曝光的阻劑特徵部件120’。
在至少一實施例中,利用圖案化的罩幕層114作為硬式罩幕來蝕刻材料層112,以將定義於罩幕層114的開口轉移至材料層112,如第8圖所示。材料層112音圖案化而形成複數個溝槽或接觸孔洞。在一些實施例中,蝕刻製程包括乾蝕刻、濕蝕刻、或是濕蝕刻及乾蝕刻的組合。在此步驟中罩幕層114係作為硬式罩幕,因此其抗蝕刻性高於材料層112的抗蝕刻性。在一些實施例中,乾蝕刻採用適合的蝕刻氣體,例如HBr、Cl2、SF6、O2、Ar及/或He。罩幕層114可能在蝕刻製程期間會有局部耗損。之後去除剩下的罩幕層114,如第9圖所示。
第1至10圖所述的方法係根據本說明書各種型態而提供一種雙重圖案化製程。此方法實施雙重曝光及對基材層或基底實施單一蝕刻製程,因而降低製造成本,並且使CD變量最小化。在不同實施例及/或應用中可呈現其他優點。舉例來說,可排除現行雙重圖案化製程中疊對誤差(overlay error)造成IC特徵部件(例如,接觸孔洞或金屬線)的尺寸改變的問題。在另一範例中,由於只採單一蝕刻製程來蝕刻基材層,因此可降低製造成本。相較於習知雙重圖案化及雙重蝕刻方法而言,可改善製造產能及產品品質。在另一範例中,由於可選擇具有較高抗蝕刻性的罩幕層114,因此方法200能夠蝕刻較厚的膜層。
以上說明了微影圖案化方法200的各種不同的實施例。其他實施例包括在不脫離本發明之精神和範圍內所作出的潤飾、更動、新增與延展。在一實施例中,例如,透過第一正型及第二正型阻劑圖案定義出複數個接觸孔洞且形成於材料層112內。另外,在其他實施例中,透過第一正型及第二正型阻劑圖案定義出複數個溝槽且形成於材料層112內。在另一實施例中,不使用底部抗反射層116及/或罩幕層114。在另一範例中,正型及負型阻劑圖案係直接形成於基底110上。
在一些實施例中,用於對第一及第二阻劑層進行曝光的光束為紫外光或超紫外光(extreme ultraviolet,EUV),例如取自氟化氪(KrF)準分子雷射的248nm光束、取自氟化氬(ArF)準分子雷射的193nm光束。在其他實施例中,微影製程採用其他曝光模式或技術,例如同軸(on-axis)、偏軸(off-axis)、四耦極(quadripole)或雙偶極(dipole)曝光技術。另外,可利用其他適合的方法進行或取代曝光製程,例如無光罩(maskless)微影、電子束寫入、離子束寫入及分子模板(molecular imprint)技術。在另一範例中,用於方法200中的第一及第二光罩可採用其他光罩技術。舉例來說,第一圖案(或第二光罩圖案)可形成於一相移光罩(phase shift mask,PSM)內,其在某些情形下所印出的影像優於二元(binary)光罩。
在一實施例中,正型阻劑圖案包括化學放大型(CA)阻劑。在另一實施例中,負型阻劑層包括對酸為惰性的負型阻劑。又一實施例中,負型阻劑層包括環化合成橡膠樹脂(cyclized synthetic rubber resin)、雙丙烯疊氮化物(bis-acrylazide)、芳香烴溶劑(aromatic solvent)。在另一實施例中,正型阻劑另包括)作為光活性化合物(photoactive compound,PAC)的酚醛樹脂(novolac resin)、雙氮基酉昆(diazonaphthoquinone,DNQ)及作為溶劑的丙二醇甲醚(propylene glycol methyl ether,PGME)(或丙二醇單甲基醚(propylene glycol monomethyl ether acetate,PGMEA)或乳酸乙酯(ethyl lactate))。在另一範例中,負型阻劑包括含矽材料,使負型阻劑的抗蝕刻性大於正型阻劑的抗蝕刻性。
如之前的一實施例所述,步驟214所進行的去除第一正型阻劑可結合於步驟212。舉例來說,用第二阻劑層顯影的顯影溶液可調整或設計成同時去除第一正型阻劑圖案。
在一範例中,可對第一阻劑圖案118額外的塗佈,以保護及強化正型阻劑特徵部件。舉例來說,在一實施例中,在第一阻劑圖案118上塗佈高分子材料。又一範例中,BARC材料可用於第一阻劑圖案118的塗佈,其中塗佈的BARC層的厚度在50至500的範圍。
本發明提供提供一種微影圖案化方法。此方法包括在一基底上形成一第一阻劑圖案,而第一阻劑圖案內具有複數個開口位於基底上;對第一阻劑圖案進行烘烤,以形成一烘烤過的阻劑圖案;以及在基底上且位於烘烤過的阻劑圖案的複數個開口內形成一第二阻劑層,其中烘烤過的阻劑圖案不溶於第二阻劑層。
在一實施例中,第一阻劑圖案包括正型阻劑材料且第二阻劑層包括正型阻劑材料。在至少一實施例中,第二阻劑圖案相同於第一阻劑圖案。在其他實施例中,第二正型阻劑材料不同於第一正型阻劑材料。在一些實施例中,在一蝕刻製程中第一阻劑圖案的蝕刻率高於第二阻劑圖案的蝕刻率,且第一阻劑圖案的去除包括進行一蝕刻製程,以相對於第二阻劑圖案而選擇性去除第一阻劑圖案。在一些實施例中,第一阻劑圖案的去除包括以溶劑溶解第一阻劑圖案,且包括施加一溶劑,其可溶解第一阻劑圖案而不可溶解第二阻劑圖案。在一些實施例中,此方法更包括在去除第一阻劑圖案之後,蝕刻第二阻劑圖案的開口內的基底。在一些實施例中,基底蝕刻包括蝕刻基底,以在基底內形成複數個接觸孔洞與複數個溝槽的其中至少一種。
本說明書也提供另一實施例之雙重圖案化方法。此方法包括在一基底上形成一第一正型阻劑圖案,第一正型阻劑圖案係由具有複數個開口的第一正型阻劑層所構成,且第一正型阻劑層包括熱酸產生劑、交鏈劑或高助溶劑;對第一正型阻劑圖案進行烘烤,以形成一烘烤過的阻劑圖案;在基底上且位於烘烤過的阻劑圖案的複數個開口內形成一第二正型阻劑層;對第二正型阻劑層進行曝光,以在基底上形成複數個曝光的阻劑特徵部件以及複數個未曝光的阻劑特徵部件;以及透過提供一顯影溶劑來去除烘烤過的阻劑圖案及曝光的阻劑特徵部件並留下未曝光的阻劑特徵部件,以形成第二阻劑圖案。
在此方法中,係透過顯影溶劑來去除烘烤過的阻劑圖案及曝光的阻劑特徵部件。在一些實施例中,形成第二阻劑層包括進行旋轉塗佈製程,其包括調整旋轉速度,使負型阻劑層薄於第一阻劑圖案。在至少一實施例中,旋轉塗佈製程包括塗佈一負型阻劑層,並調整其表面張力,使第二阻劑層薄於第一阻劑圖案。
在各種不同實施例中,基底包括一半導體材料層,其更包括一介電材料層形成於半導體材料層上。在一些實施例中,此方法更包括經由負型阻劑圖案所定義出的複數個開口來蝕刻基底。
以上概略說明了本發明數個實施例的特徵,使所屬技術領域中具有通常知識者對於後續本發明的詳細說明可更為容易理解。任何所屬技術領域中具有通常知識者應瞭解到本說明書可輕易作為其它結構或製程的變更或設計基礎,以進行相同於本發明實施例的目的及/或獲得相同的優點。任何所屬技術領域中具有通常知識者也可理解與上述等同的結構或製程並未脫離本發明之精神和保護範圍內,且可在不脫離本發明之精神和範圍內,當可作更動、替代與潤飾。
100...半導體裝置
110...基底
112...材料層
114...罩幕層
116...抗反射層
118...第一阻劑圖案/正型阻劑圖案
118’...烘烤過的阻劑圖案
120...第二阻劑層
120’...未曝光的阻劑特徵部件
121...開口
200...方法
202、204、206、208、210、212、214、216、218...步驟
P...間距
第1至9圖係繪示出根據一實施例之在各個製造步驟期間的半導體裝置剖面示意圖。
第10圖係繪示出根據一實施例之微影圖案化方法流程圖。
200...方法
202、204、206、208、210、212、214、216、218...步驟
Claims (5)
- 一種微影圖案化方法,包括:在一基底上形成一第一阻劑圖案,該第一阻劑圖案內具有複數個開口位於該基底上,其中該第一阻劑圖案由具有熱酸產生劑、交鏈劑或高助溶劑的一第一正型阻劑層所構成;對該第一阻劑圖案進行烘烤,以形成一烘烤過的阻劑圖案;在該基底上且位於該烘烤過的阻劑圖案的複數個開口內形成一第二阻劑層,其中該烘烤過的阻劑圖案不溶於該第二阻劑層,而溶於一溶劑;對該第二阻劑層進行曝光,以在該第二阻劑層內定義出至少一開口;以及施加該溶劑,以去除該烘烤過的阻劑圖案,其中該溶劑為一化學劑。
- 一種微影圖案化方法,包括:在一基底上形成一第一阻劑圖案,該第一阻劑圖案內具有複數個開口位於該基底上,其中該第一阻劑圖案由具有熱酸產生劑、交鏈劑或高助溶劑的一第一正型阻劑層所構成;對該第一阻劑圖案進行烘烤,以形成一烘烤過的阻劑圖案;在該基底上且位於該烘烤過的阻劑圖案的複數個開口內形成一第二阻劑層,其中該烘烤過的阻劑圖案不溶於該第二阻劑層,而溶於一溶劑; 對該第二阻劑層進行曝光,以在該基底上定義出複數個曝光及未曝光的特徵部件;以及施加該溶劑,以去除該烘烤過的阻劑圖案及該等曝光的特徵部件,而在該基底上留下該等未曝光的特徵部件,其中該溶劑為一化學劑。
- 一種雙重圖案化方法,包括:在一基底上形成一第一正型阻劑圖案,該第一正型阻劑圖案係由具有複數個開口的一第一正型阻劑層所構成,且該第一正型阻劑層包括熱酸產生劑、交鏈劑或高助溶劑;對該第一正型阻劑圖案進行烘烤,以形成一烘烤過的阻劑圖案;在該基底上且位於該烘烤過的阻劑圖案的複數個開口內形成一第二正型阻劑層,其中該烘烤過的阻劑圖案不溶於該第二正型阻劑層,而溶於一溶劑;對該第二正型阻劑層進行曝光,以在該基底上形成複數個曝光的阻劑特徵部件以及複數個未曝光的阻劑特徵部件;以及透過提供該溶劑來去除該烘烤過的阻劑圖案及該等曝光的阻劑特徵部件並留下該等未曝光的阻劑特徵部件,以形成一第二正型阻劑圖案。
- 如申請專利範圍第3項所述之雙重圖案化方法,其中形成該第二正型阻劑層包括實施一旋轉塗佈製程,且其中該旋轉塗佈製程包括調整旋轉速度,使該第二正型阻劑層薄於該第一正型阻劑層,以及 包括調整該第二正型阻劑層的表面張力,使該第二正型阻劑層薄於該第一正型阻劑層。
- 如申請專利範圍第3項所述之雙重圖案化方法,其中該溶劑微顯影溶劑。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/702,737 US8741552B2 (en) | 2009-02-11 | 2010-02-09 | Double patterning strategy for contact hole and trench in photolithography |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201128683A TW201128683A (en) | 2011-08-16 |
TWI515768B true TWI515768B (zh) | 2016-01-01 |
Family
ID=44454077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099126439A TWI515768B (zh) | 2010-02-09 | 2010-08-09 | 微影圖案化方法及雙重圖案化方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102147568A (zh) |
TW (1) | TWI515768B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9564361B2 (en) * | 2013-09-13 | 2017-02-07 | Qualcomm Incorporated | Reverse self aligned double patterning process for back end of line fabrication of a semiconductor device |
CN103474337B (zh) * | 2013-09-22 | 2016-02-03 | 上海华力微电子有限公司 | 制作栅极线条的方法 |
CN105118780B (zh) * | 2015-07-30 | 2018-08-14 | 中国电子科技集团公司第五十五研究所 | 一种降低GaN HEMT器件欧姆接触电阻的方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5667940A (en) * | 1994-05-11 | 1997-09-16 | United Microelectronics Corporation | Process for creating high density integrated circuits utilizing double coating photoresist mask |
JP2004177683A (ja) * | 2002-11-27 | 2004-06-24 | Clariant (Japan) Kk | 超高耐熱ポジ型感光性組成物を用いたパターン形成方法 |
JP4184209B2 (ja) * | 2003-09-18 | 2008-11-19 | 東京応化工業株式会社 | ポジ型レジスト組成物およびレジストパターン形成方法 |
JP4480141B2 (ja) * | 2004-06-28 | 2010-06-16 | キヤノン株式会社 | インクジェット記録ヘッドの製造方法 |
US7897323B2 (en) * | 2004-11-25 | 2011-03-01 | Nxp B.V. | Lithographic method |
KR100969014B1 (ko) * | 2005-07-14 | 2010-07-09 | 미쓰이 가가쿠 가부시키가이샤 | 포지티브형 감광성 수지 조성물 및 패턴 형성방법 |
CN100498544C (zh) * | 2006-03-20 | 2009-06-10 | 中芯国际集成电路制造(上海)有限公司 | 缩小光刻胶接触孔图案的临界尺寸的方法 |
KR100855845B1 (ko) * | 2006-09-12 | 2008-09-01 | 주식회사 하이닉스반도체 | 반도체 소자의 미세패턴 형성방법 |
US8048616B2 (en) * | 2008-03-12 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench in photolithography |
-
2010
- 2010-08-04 CN CN2010102466900A patent/CN102147568A/zh active Pending
- 2010-08-09 TW TW099126439A patent/TWI515768B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201128683A (en) | 2011-08-16 |
CN102147568A (zh) | 2011-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8048616B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
US8222151B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
US9323155B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
TWI424469B (zh) | 微影雙重圖形成形方法 | |
US8940643B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
US9791779B2 (en) | EUV resist etch durability improvement and pattern collapse mitigation | |
TWI387998B (zh) | 微影方法 | |
US8039195B2 (en) | Si device making method by using a novel material for packing and unpacking process | |
US8470708B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
US8530147B2 (en) | Patterning process | |
US9209039B2 (en) | Methods of forming a reversed pattern in a substrate, and related semiconductor device structures | |
US8313889B2 (en) | Double patterning method using metallic compound mask layer | |
TWI662369B (zh) | 半導體元件的形成方法 | |
US20200335349A1 (en) | Method Composition and Methods Thereof | |
TWI515768B (zh) | 微影圖案化方法及雙重圖案化方法 | |
US20110059407A1 (en) | Double patterning strategy for forming fine patterns in photolithography | |
US7399709B1 (en) | Complementary replacement of material | |
US20080227287A1 (en) | Method For Dual Damascene Process | |
JP2008066467A (ja) | パターン形成方法 | |
JP2012178394A (ja) | 半導体装置の製造方法および半導体装置ならびに露光装置 |