JPS6386434A - レジストパタ−ン形成方法 - Google Patents

レジストパタ−ン形成方法

Info

Publication number
JPS6386434A
JPS6386434A JP22987686A JP22987686A JPS6386434A JP S6386434 A JPS6386434 A JP S6386434A JP 22987686 A JP22987686 A JP 22987686A JP 22987686 A JP22987686 A JP 22987686A JP S6386434 A JPS6386434 A JP S6386434A
Authority
JP
Japan
Prior art keywords
resist
intermediate layer
forming
resist pattern
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22987686A
Other languages
English (en)
Inventor
Takashi Suzuki
隆 鈴木
Yoshihide Kato
加藤 芳秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22987686A priority Critical patent/JPS6386434A/ja
Publication of JPS6386434A publication Critical patent/JPS6386434A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、多層レジストを用いたレジストパターン形成
方法の改良に係わり、特に中間層の表面処理を行ったレ
ジストパターン形成方法に関する。
(従来の技術) 近年、半導体技術の進歩と共に、超LSIをはじめ半導
体装置の高集積化、高密度化が益々進められている。こ
れに伴い、微細加工プロセスの分野では、高精度のサブ
ミクロンパターン形成技術が要求されている。サブミク
ロンパターンの加工に際しては、ドライエツチング技術
が必須である。ドライエツチング時のマスクとなるレジ
ストパターンとしては、高い加工寸法精度を確保する(
パターン変換差を極力小さくする)観点から、耐ドライ
エツチング性に勝れ、しかもアスペクト比(レジスト膜
厚/レジストパターン線幅)の高い解像性良好なレジス
トパターンが必要とされる。
しかし、現有のレジストの性能で高解像性、高い耐ドラ
イエツチング性を兼備えるレジストは皆無であるに等し
い。
そこで最近、高耐ドライエツチング性を有し、アスペク
ト比が高い高精度のサブミクロンレジストパターンを形
成する技術として、第3図に示すような多層レジストを
用いたレジストパターン形成方法が提案されている。
この方法では、まず第3図(a)に示す如く被処理基板
11上に高耐ドライエツチング性のa機膜12の最下層
を形成し、続いて同図(b)に示す如くパターン変換用
中間層13としてのスピンオンできるポリシロキサン膜
を形成し、さらに同図(C)に示す如くこの上に微細パ
ターン形成用レジスト14としてのポリメチルメタクリ
レート(P M M A )を形成する。次いで、所定
エネルギーの電子ビームを微細パターン形成用レジスト
14に選択的に照射し、現像処理を施しP M M A
パターンを形成する。これ以降は、レジストパターンを
マスクに中間層13をエツチング、中間層13をマスク
に有機膜12をエツチング、さらに有機膜12をマスク
に被処理基体11をエツチングすることにより、被処理
基体11の微細加」ニが行われることになる。
しかしながら、この種の方法にあっては次のような問題
があった。即ち、現像時にP M M Aパターンが中
間層であるポリシロキサンとの界面で密着性不良を生じ
、第3図(d)に示す如< PMMAパターンの倒れ及
び流れ等の問題が発生していた。
このため、PMMAパターンをマスクに中間層を寸法精
度良く加工することは困難であった。
(発明が解決しようとする問題点) このように従来方法では、中間層と微細パターン形成用
レジストとの密着性が悪く、レジストパターンの倒れや
流れ等が発生する虞れがあり、高精度なレジストパター
ンを形成することは困難であった。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、中間層と微細パターン形成用レジスト
との密着性を良くすることができ、レジストパターンの
高精度化をはかり得るレジストパターン形成方法を提供
することにある。
[発明の構成] (問題点を解決するための手段) 本発明の骨子は、中間層の表面を改質することにより、
中間層と微細パターン形成用レジストとの密着性を良く
することにある。
本発明者等は、ポリシロキサンからなる中間層の表面を
各種表面処理したところ、プラズマ処理することにより
、中間層とレジストとの密着性が良くなることを見出し
た。なお、プラズマ処理により上記密着性が良くなるメ
カニズムは明確ではないが、中間層の表面が改質される
からと考えられる。
即ち本発明は、被処理基板−1−に平坦化用の有機膜を
形成する工程と、上記有機膜上にパターン変換用の中間
層を形成する工程と、上記中間層上に微細パターン形成
用レジストを形成する工程とを含むレジストパターン形
成方法において、前記中間層を形成した後で前記レジス
トを形成する前に、前記中間層をプラズマ処理するよう
にした方法である。
(作用) 上記方法であれば、パターン変換用の中間層と微細パタ
ーン形成用のレジストとの密着性が良くなるので、レジ
ストの露光・現像処理後に残るべきレジストが剥離する
等の問題をなくすことができ、これによりレジストパタ
ーンを寸法精度良く形成することが可能となる。
(実施例) 以下、本発明の詳細を図示の実施例によって説明する。
第1図 (a)〜(r)は本発明の一実施例に係わるレ
ジストパターン形成工程を示す断面図である。
第1図(a)に示す如く、彼処理基板11としてシリコ
ンウェハの上に被加工膜としてのAI、ポリSi等を形
成したものを用い、まずこの基板11」二に平坦化用宵
機膜としてのフォトレジスト膜11(東京応化製Or’
PR−5000)を 1.5μmの厚さに塗布し、20
0℃下で30分ベークする。次いで、第1図(b)に示
す如く、中間層としてスピンコードできるポリシロキサ
ン膜13をフォトレジスト膜12上に0,35μmの厚
さに塗布し、200℃下で15分ベークする。
ここまでは従来方法と同様であるが、この後、本発明に
係わるプラズマ処理を行う。即ち、上記試料を第1図(
e)に示す如くプラズマ雰囲気ドに晒すことにより、ポ
リシロキサン膜13の表面改質を行う。ここで1,1−
紀プラズマ処理には、第2図に示す如く、真空容器20
内に平行平板電極21.22を備えると共に、電極21
.22間に高周波電源24を接続したプラズマ処理装置
を用いた。そして、電極22上に上記試料を載置した状
態で、容器20内に窒素ガスを導入して圧力を0.01
Torrに保持し、さらに電tJji21,22間に1
3.58MIIZの高周波電力(150W)を印加し、
約20秒間のプラズマによる表面処理を行った。
次いで、第1図(d)に示す如く、ポリシロキサン膜1
3上に最上層としてPMMA (ポリメチルメタクリレ
ート)等のポジ型電子線レジスト14を0,7μmの膜
厚に塗布し、180℃下の窒素ガス雰囲気下で1時間程
度のベークを行う。次いで、電子線描画装置を用いて、
第1図(C)に示す如く、レジスト14に所定の条件に
て電子線描画する。
本実施例では、電子線描画時の際の加速電圧は50Ka
Vsビーム照射量50μC/CIl+とし、サブミクロ
ン “−1法のパターンを描画した。
次いで、パターン描画済みのレジストH14を液温25
℃に保持された酢酸イソプロピル溶液に6分間浸没し、
現像処理を行う。この現像処理により、第1図(「)に
示す如く、サブミクロン寸法(ライン幅/スペース幅讃
0.5μm70.5μm)のレジストパターンを形成し
た。このとき、窒素プラズマ処理による中間層であるポ
リシロキサンの表面改質の効果により、現像時において
PMMAレジストパターンとポリシロキサンとの密着性
が良好となり、レジストパターンの倒れや流れ等のない
良好なレジストパターンを得ることができた。
なお、本発明者等の実験によれば、上記実施例方法と同
様の条件でレジストパターンを形成したところ、参考写
真1のように、最終的に形成されるレジストパターンの
倒れもなく、良好な良好なライン及スペースのレジスト
パターンが得られるのが確認された。これに対し、従来
方法によるレジストパターン形成では、参考写真2のよ
うに、最終的に形成されるレジストパターンの一部に倒
れが見られた。この結果からも、ポリシロキサン膜をプ
ラズマ処理することによる有効性が判る。
かくして本実施例方法によれば、多層レジストの中間層
としてのポリシロキサン膜13をプラズマ処理すること
により、ポリシロキサン膜13とレジスト膜12との密
着性を良好にすることができ、パターンの倒れや流れ等
のない良好なレジストパターンを形成することができる
。従って、このレジストパターンをマスクに中間層であ
るポリシロキサン膜13を寸法精良くエツチングするこ
とができ、その後に続くパターン加工精度の向」二をは
かることができる。また、従来方法に比して、ポリシロ
キサン膜13のプラズマ処理を施すに稈を付加するのみ
の簡易な工程で実現し得る等の利点もある。
なお、本発明は上述した実施例方法に限定されるもので
はない。例えば、前記プラズマ処理に用いるガスは窒素
に限るものではなく、酸素ガスであっても同様の効果が
得られるのが確認されている。さらに、中間層としての
ポリシロキサン膜にダメージを与えないものであれば、
窒素、酸素以外のガスであっても用いることが可能であ
る。また、中間層の材料は必ずしもポリシロキサンに限
るものではなく、平坦化用a機膜及び微細パターン形成
用レジストとのエツチング選択性の得られるものであれ
ばよい。さらに、プラズマ処理の条件(ガス圧、印加高
周波電力1時間、 etc )は、仕様に応じて適宜変
更可能である。その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施することができる。
[発明の効果] 以上詳述したように本発明によれば、多層レジストの中
間層にプラズマ処理を施すことにより、中間層とその上
に形成する微細パターン形成用レジストとの密着性を良
くすることができ、これにより寸法精度良くレジストパ
ターンを形成することが可能となる。
【図面の簡単な説明】
第1図(a)〜(f)は本発明の一実施例方法に係わる
レジストパターン形成工程を示す断面図、第2図は上記
実施例に用いたプラズマ処理装置を示す概略構成図、第
3図(a)〜(d)は従来のレジストパターン形成工程
を示す断面図である。 11・・・彼処理基板、12・・・フォトレジスト膜(
平坦化用有機膜)、13・・・ポリシロキサン膜(パタ
ーン変換用中間層)、14・・・電子線レジスト@(微
細パターン形成用レジスト)、20・・・真空容器、2
1.22・・・平行平板電極、23・・・試料、24・
・・高周波電源。 出願人代理人 弁理士 鈴江武彦 第15!l 第1図 ′7/l 第2図

Claims (6)

    【特許請求の範囲】
  1. (1)被処理基板上に平坦化用の有機膜を形成する工程
    と、上記有機膜上にパターン変換用の中間層を形成する
    工程と、上記中間層の表面をプラズマ処理する工程と、
    次いで前記中間層上に微細パターン形成用のレジストを
    形成する工程とを含むことを特徴とするレジストパター
    ン形成方法。
  2. (2)前記中間層を形成する工程として、回転塗布法を
    用いたことを特徴とする特許請求の範囲第1項記載のレ
    ジストパターン形成方法。
  3. (3)前記中間層の材料として、ポリシロキサンを用い
    たことを特徴とする特許請求の範囲第1項記載のレジス
    トパターン形成方法。
  4. (4)前記中間層を形成する工程と前記プラズマ処理す
    る工程との間に、該中間層を加熱ベーキング処理するこ
    とを特徴とする特許請求の範囲第1項記載のレジストパ
    ターン形成方法。
  5. (5)前記プラズマ処理する工程として、酸素ガス或い
    は窒素ガスを用いたことを特徴とする特許請求の範囲第
    1項記載のレジストパターン形成方法。
  6. (6)前記微細パターン形成用のレジストとして、ポリ
    メチルメタクリレート(PMMA)を用いたことを特徴
    とする特許請求の範囲第1項記載のレジストパターン形
    成方法。
JP22987686A 1986-09-30 1986-09-30 レジストパタ−ン形成方法 Pending JPS6386434A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22987686A JPS6386434A (ja) 1986-09-30 1986-09-30 レジストパタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22987686A JPS6386434A (ja) 1986-09-30 1986-09-30 レジストパタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS6386434A true JPS6386434A (ja) 1988-04-16

Family

ID=16899088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22987686A Pending JPS6386434A (ja) 1986-09-30 1986-09-30 レジストパタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS6386434A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236871A (ja) * 1993-01-18 1994-08-23 Internatl Business Mach Corp <Ibm> 表面平滑な絶縁層の形成方法
US5372677A (en) * 1991-12-18 1994-12-13 Kawasaki Steel Corporation Method of manufacturing semiconductor devices
JP2011071299A (ja) * 2009-09-25 2011-04-07 Jsr Corp パターン形成方法及び半導体素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5372677A (en) * 1991-12-18 1994-12-13 Kawasaki Steel Corporation Method of manufacturing semiconductor devices
JPH06236871A (ja) * 1993-01-18 1994-08-23 Internatl Business Mach Corp <Ibm> 表面平滑な絶縁層の形成方法
JP2011071299A (ja) * 2009-09-25 2011-04-07 Jsr Corp パターン形成方法及び半導体素子

Similar Documents

Publication Publication Date Title
KR930000293B1 (ko) 미세패턴형성방법
JPS6386434A (ja) レジストパタ−ン形成方法
JPH0458167B2 (ja)
JPH04176123A (ja) 半導体装置の製造方法
JP4675450B2 (ja) 薄膜パターンの形成方法
JPS6354726A (ja) レジスト膜のエツチング方法
JPH0219852A (ja) レジスト処理方法
JPS63254728A (ja) レジストパタ−ンの形成方法
JPS59126635A (ja) 微細パタ−ンの形成方法
JPH0247660A (ja) パターン形成方法
JP2585676B2 (ja) パターン形成方法
JPH0313949A (ja) レジストパターンの形成方法
JPS61121332A (ja) パタ−ン形成方法
JPH01214862A (ja) パターン形成方法
JPH02295107A (ja) 半導体装置の製造方法
JPH04250624A (ja) パターン形成方法
JPH0313583B2 (ja)
JPH02294017A (ja) リソグラフィ法
JPH01137634A (ja) 半導体装置の製造方法
JPS6223110A (ja) 半導体装置の製造方法
JPS60106132A (ja) パタ−ン形成方法
JPH0293463A (ja) レジストパターン形成方法
JPS61190946A (ja) 微細パタ−ンの形成方法
JP2001035774A (ja) パターン形成方法
JPS6351640A (ja) 半導体素子の製造方法