JPS6351640A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPS6351640A
JPS6351640A JP19627986A JP19627986A JPS6351640A JP S6351640 A JPS6351640 A JP S6351640A JP 19627986 A JP19627986 A JP 19627986A JP 19627986 A JP19627986 A JP 19627986A JP S6351640 A JPS6351640 A JP S6351640A
Authority
JP
Japan
Prior art keywords
insulating film
photoresist
organic insulating
patterns
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19627986A
Other languages
English (en)
Inventor
Shinji Mitsui
三井 真司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP19627986A priority Critical patent/JPS6351640A/ja
Publication of JPS6351640A publication Critical patent/JPS6351640A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体素子の製造方法、特に素子の有機絶縁
膜の形成方法に関するものである。
従来の技術 近年、半導体素子の高集積化、高密度化にともない、素
子の配線は多層配線が多用されるようになった。この多
層配線を実現するには、半導体素子内部の平坦化が必要
で、このためポリイミド樹脂などの有償物が居間絶縁膜
として用いられるようになってきている。さらに、半導
体素子のパッケージとしては、低価格を目的とした樹脂
封止型パッケージが主流となってきており、この封止樹
脂中に含まれる石英を主成分とした充填材が半導体素子
に与えるダメージの保護材として半導体素子内部にも有
機保護膜が用いられている。
従来のウェハー工程での最終保護膜としての有機絶縁膜
のパターン形成方法を図面に基づいて説明する。まず、
第2図(a)に示すように、半導体基板1の上に素子形
成を行った後、無機絶縁膜2、たとえばプラズマ窒化膜
やリンガラス膜をCVD法で堆積し、外部結線用電極部
3とスクライブライン4の上部の8機絶縁膜2をホトリ
ソグラフィ技術およびエツチング技術を用いて取り除く
。次に、第2図(b)に示1Jように、無機絶縁膜2が
形成された半導体基板1の上にR1絶縁物を回転塗布し
、所定の温度にて半硬化させて有機絶縁膜5を形成し、
さらに、第2図(C)に示ずように、有n絶縁膜5の上
にホトレジストを回転塗布箋半硬化させてホトレジスト
rc!6を形成し、その後、第2図(d)に示すように
、ホトレジスト膜6を無機絶縁膜2と同パターンのマス
クにて露光し現像を行ない、硬化させてホトレジストに
よる所望のレジストパターン7を得る。次に、第2図(
e)に示すように、レジストパターン7をマスクとして
、所定のエツチング液を用いて有機絶縁膜5をエツチン
グする。この後、第2図(f)に示すように、所定のレ
ジスト除去法、たとえば02プラズマによるアッシング
や、有機系レジスト除去剤による溶解によってホトレジ
ストによるレジストパターン7を除去し、パターン形成
した有機絶縁膜5を硬化させ、所定のパターン形成され
た有機絶縁膜5を得る。
発明が解決しようとする問題点 ところが、上記の方法では、まず、下地の無機絶縁膜2
のパターン形成が必要であり、さらに有機絶縁膜5のパ
ターン形成については、有機絶縁膜5の上にホトレジス
トを塗布して露光し現像し、レジストパターン7を形成
した後、このレジストパターン7をマスクとして有礪絶
lt膜5のパターン形成を行なうエツチング工程が必要
であり、このため工程数が増加して製造時間が増加し、
製造コストも増加するといった問題があった。
本発明は上記問題点を解決するものであり、下地の無機
絶縁膜のパターン形成工程および有n絶縁膜のエツチン
グ工程を簡略化することができる半導体素子の製造方法
を提供することを目的とするものである。
問題点を解決するための手段 上記問題点を解決するため、本発明は、表面に無機絶縁
膜が形成された半導体基板上に有n絶縁物を塗布して半
硬化させて有機絶縁膜を形成する工程と、前記右^絶縁
膜上にホトレジストを塗布して半硬化させてホトレジス
ト膜を形成し、このホトレジスト膜を露光する工程と、
前記ホトレジスト膜を前記有機絶a物もエツチングする
ホトレジスト現象液にて現像してレジストパターンを形
成するとともに、このレジストパターンをマスクとして
前記有機絶縁膜を前記ホトレジストの現像に引き続き前
記ホトレジスト現像液にてエツチングしてパターン形成
する工程と、前記有機絶縁膜のパターンをマスクとして
前記有機絶縁膜の下地の前記有機絶縁膜をエツチングし
てパターン形成する工程とを有するようにしたものであ
る。
作用 上記方法により、露光されたホトレジスト膜の現像時に
石門、絶縁物もエツチングされるホトレジスト現象液に
より有機絶縁膜上のホトレジスト膜にパターンが形成さ
れ、かつこのレジストパターンがマスクとなり、前記ホ
トレジスト現像液が有機絶縁膜のエツチング液として作
用し、引き続き有機絶縁膜がエツチングされ、有機絶縁
膜にパターンが形成される。加えて、この有機絶縁膜の
パターンが有機絶縁膜の下地の無機絶縁膜のエツチング
時のマスクとなって無憬絶縁膜にパターンが形成される
実施例 本発明の一実施例を図面に基づいて説明する。
まず、第1図(a)に示すように、表面に外部結線用電
極11を有し全面に無機絶縁膜12を堆積した半導体基
板13の上に有機絶縁物としてポリイミドを回転塗布し
て、120℃〜140℃程度の温度でベークし、半硬化
させて有機絶縁膜14を形成する。
次に、第1図(b)に示すように、有機絶縁膜14の上
にポジ型ホトレジストを回転塗布し、100℃付近でベ
ークし、ホトレジスト膜15を形成し、その後、このホ
トレジスト膜15を外部結線mmMAlIJ>よびスク
ライブライン16を形成するマスクにて露光する。第1
図(b)中、15aはホトレジスト膜の露光部、15b
は未露光部を示す。次に、第1図(C)に示ずように、
現@液、たとえばテトラメチルアンモニウムハイドロオ
キサイド2.38%溶液を用いてホトレジスト膜15を
現像し、露光部15aを除去して未露光部15bによる
ホトレジストのレジストパターン17を形成する。この
ときに、ポリイミド系の樹脂は半硬化状態でポジ型レジ
ストの現像液などの有機アルカリにすばやくエツチング
されるので、ホトレジストg115のyAgIに必要な
時間より長く現像液に浸すことによりポリイミドよりな
る有機絶縁WA14は、ホトレジスト膜15の現像に引
き続いてレジストパターン17をマスクとしてエツチン
グされ、レジストパターン17が有機絶縁膜14に転写
される。このとき、現像時間はポリイミドよりなる有機
絶g膜14の半硬化温度ならびに時間により異なるが、
本実施例のベーク温度では、40秒で約9μmの膜厚が
エツチングされる。このあと、第1図(d)に示すよう
に、有灘レジスト除去剤を用いてホトレジストのレジス
トパターン17を除去し、200℃〜350’C’の温
度でベークしてポリイミドを安定化し、外部結線用電極
11およびスクライブライン16のパターンが形成され
た有機絶縁膜14を形成する。次に、第1図(e)に示
すように、右傾絶縁膜14の下地の無芸絶縁膜12を有
機絶縁Wi14のパターンをマスクとして所定のエツチ
ング法でエツチングし、無は絶縁膜12にパターンを転
写する。このとき、無機絶縁11!12の種類によって
エツチング法は異なるが、たとえばプラズマ窒化膿では
、(CF4+10%02)ガスを用いたドライエツチン
グが可能である。
このように、有機絶縁wA14のパターン形成工程をホ
トレジストplA15の現象工程で兼ね、また、無義絶
911A12は有機絶縁膜14のパターンをマスクとし
てパターン形成できるので、製造工程を大巾に簡略化す
ることができる。
発明の効果 以上のように本発明によれば、従来のエツチング工程を
必要とした有機絶縁膜のパターン形成をホトレジストの
現像工程で兼ねることができ、さらに有機絶RgIのパ
ターンをマスクとじて、その下地とした無機絶縁膜をパ
ターン形成することが可能となり、工程の簡略化、製造
時間の短縮、製造コストの低減が実現できる。
【図面の簡単な説明】
第1図(a)〜(e)は本発明の一実施例の工程を順に
示す半導体素子の断面図、第2図(a)〜(f)は従来
の工程を類に示す半導体素子の断面図である。 11・・・外部結線用電極、12・・・無機絶縁膜、1
3・・・半々体基板、14・・・有供絶縁膜、15・・
・ホトレジスト膜、16・・・スクライプライン、17
・・・レジストパターン。 代理人   森  本  義  弘 第2図 −へ  ′h  φ

Claims (1)

    【特許請求の範囲】
  1. 1、表面に無機絶縁膜が形成された半導体基板上に有機
    絶縁物を塗布して半硬化させて有機絶縁膜を形成する工
    程と、前記有機絶縁膜上にホトレジストを塗布して半硬
    化させてホトレジスト膜を形成し、このホトレジスト膜
    を露光する工程と、前記ホトレジスト膜を前記有機絶縁
    物もエッチングするホトレジスト現像液にて現像してレ
    ジストパターンを形成するとともに、このレジストパタ
    ーンをマスクとして前記有機絶縁膜を前記ホトレジスト
    の現像に引き続き前記ホトレジスト現像液にてエッチン
    グしてパターン形成する工程と、前記有機絶縁膜のパタ
    ーンをマスクとして前記有機絶縁膜の下地の前記無機絶
    縁膜をエッチングしてパターン形成する工程とを有する
    半導体素子の製造方法。
JP19627986A 1986-08-21 1986-08-21 半導体素子の製造方法 Pending JPS6351640A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19627986A JPS6351640A (ja) 1986-08-21 1986-08-21 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19627986A JPS6351640A (ja) 1986-08-21 1986-08-21 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPS6351640A true JPS6351640A (ja) 1988-03-04

Family

ID=16355159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19627986A Pending JPS6351640A (ja) 1986-08-21 1986-08-21 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS6351640A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11604415B2 (en) 2018-05-29 2023-03-14 Tokyo Electron Limited Substrate processing method, substrate processing apparatus, and computer readable recording medium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11604415B2 (en) 2018-05-29 2023-03-14 Tokyo Electron Limited Substrate processing method, substrate processing apparatus, and computer readable recording medium

Similar Documents

Publication Publication Date Title
JPS6260813B2 (ja)
JP4082812B2 (ja) 半導体装置の製造方法および多層配線構造の形成方法
JPS6351640A (ja) 半導体素子の製造方法
US5506173A (en) Process of fabricating a dielectric film for a semiconductor device
US20040152329A1 (en) Method for manufacturing semiconductor electronic devices
JPH0458167B2 (ja)
JP3140369B2 (ja) 深溝底部における電極パターン形成方法
US20020164543A1 (en) Bi-layer photolithographic process
JPS6362322A (ja) 半導体素子の製造方法
KR100282417B1 (ko) 반도체소자의제조방법
KR19980048845A (ko) 반도체소자의 패턴형성방법
JP2589471B2 (ja) 半導体装置の製造方法
JP2000260765A (ja) 有機絶縁膜のパターン形成方法
KR950009293B1 (ko) 식각선택비가 향상된 단층레지스트 패턴 형성방법
JPH0443641A (ja) 半導体素子の製造方法
JP3156389B2 (ja) 半導体装置の製造方法
JPH05160105A (ja) ウエットエッチング方法
JPH02178950A (ja) 半導体装置の製造方法
JPH01199434A (ja) 半導体素子の製造方法
JPS61107731A (ja) 半導体装置の製造方法
JPH03268427A (ja) 有機樹脂膜のパターン形成方法及び多層配線基板の製造方法
JPH05142788A (ja) レジストパターンの形成方法
JPH10513013A (ja) 半導体デバイスの製造方法
JPS60207339A (ja) パタ−ン形成方法
JP2005084312A (ja) レジストパターニング方法及び半導体装置の製造方法