JPS61107731A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61107731A JPS61107731A JP22774984A JP22774984A JPS61107731A JP S61107731 A JPS61107731 A JP S61107731A JP 22774984 A JP22774984 A JP 22774984A JP 22774984 A JP22774984 A JP 22774984A JP S61107731 A JPS61107731 A JP S61107731A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- openings
- opening
- patterns
- reversed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 10
- 239000009719 polyimide resin Substances 0.000 description 9
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体装置の製造において、絶縁膜に微細な開
口を形成する方法に関する。
口を形成する方法に関する。
近年、平坦化が優れている点から、塗布、熱処理により
形成する絶縁膜が利用されており、有機性のポリイミド
系樹脂膜、無機性のシリコン酸化物膜などが知られてい
る。ｒＰｌａｎａｒ ＭｕｌｔｉｌｓｖｅｌＩｎｔｅｒ
ｃｏｎｎｅｃｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｅｍｐ
ｌｏｙｉｎｇＰｏｌｙｉｍｉｄａＪ 、 ＩＥＥＥ Ｊ
、 ５ｏｌｉｄ−Ｓｔａｔｅ Ｃ１ｒｃｕｉｔｓ。
形成する絶縁膜が利用されており、有機性のポリイミド
系樹脂膜、無機性のシリコン酸化物膜などが知られてい
る。ｒＰｌａｎａｒ ＭｕｌｔｉｌｓｖｅｌＩｎｔｅｒ
ｃｏｎｎｅｃｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｅｍｐ
ｌｏｙｉｎｇＰｏｌｙｉｍｉｄａＪ 、 ＩＥＥＥ Ｊ
、 ５ｏｌｉｄ−Ｓｔａｔｅ Ｃ１ｒｃｕｉｔｓ。
５Ｃ−１３Ｃ４） 、 ｐ ｐ ４６２−４６７ （１
９７８）これらの絶縁膜に開口部を形成するための従来
の方法を、第１図を用いて説明する。まず半導体基板１
上に第一層配、Ｉ！３を形成した後、上記基板表面に塗
布形成絶縁膜５を形成し、ホトエツチング法により開口
部６を形成する。第１図に示すような塗布絶縁膜５に開
口部６を形成する場合、特に塗布絶縁膜５にポリイミド
系樹脂を用いると、アミン系エツチング液により開口さ
せるため、ホトレジスト４の寸法よりも開口部の寸法は
大きくなり、微細な開口部形成が困難であった。
９７８）これらの絶縁膜に開口部を形成するための従来
の方法を、第１図を用いて説明する。まず半導体基板１
上に第一層配、Ｉ！３を形成した後、上記基板表面に塗
布形成絶縁膜５を形成し、ホトエツチング法により開口
部６を形成する。第１図に示すような塗布絶縁膜５に開
口部６を形成する場合、特に塗布絶縁膜５にポリイミド
系樹脂を用いると、アミン系エツチング液により開口さ
せるため、ホトレジスト４の寸法よりも開口部の寸法は
大きくなり、微細な開口部形成が困難であった。
本発明の目的は、前記のような塗布絶縁膜に開口を形成
する際に、上部配線の断線を防ぐための勾配を持ち、か
つ微細な開口を、絶縁膜形成時に同時に形成する方法を
提供することにある。
する際に、上部配線の断線を防ぐための勾配を持ち、か
つ微細な開口を、絶縁膜形成時に同時に形成する方法を
提供することにある。
本発明の方法では、まず半導体基板上に逆台形のパター
ンを形成し、次に絶縁膜を塗布形成する。
ンを形成し、次に絶縁膜を塗布形成する。
このとき逆台形パターンの高さは、絶縁膜の厚さよりも
高い６次に逆台形パターンのみを選択的に除去し、絶縁
膜層に開口部を形成する。この開口部は逆台形パターン
側壁の形状が転写され、勾配を持っているため、絶縁膜
層上に形成する電極配線の信頼性を向上させることがで
きる。
高い６次に逆台形パターンのみを選択的に除去し、絶縁
膜層に開口部を形成する。この開口部は逆台形パターン
側壁の形状が転写され、勾配を持っているため、絶縁膜
層上に形成する電極配線の信頼性を向上させることがで
きる。
以下、本発明の一実施例を第２図により説明する０本実
施例は、逆台形パターンとしてホトレジストを用いた場
合である。第２図（ａ）は、第一層配線３を形成した基
板上に、逆台形パターン材料としてネガ型ホトレジスト
ＲＵ−２００ＯＮ （日立化成社！１）を約２μｍ塗布
し、８０℃、２０分の熱処理を行なってホトレジスト膜
４′を形成した工程である６次にＲＵ−２００ＯＮの感
光波長３６５ｎｍの紫外線でマスクを通して露光し、ア
ルカリ性の現像液で現像を行なって第２図（ｂ）に示す
ような逆台形の形状をもつレジストパターン４′を開口
部となる部分に形成する。ネガ型ホトレジストにＲＵ−
２００ＯＮを用いた場合、ネガ型ホトレジスト膜厚１μ
ｍ、パターン上部寸法１μｍに対して底辺部寸法は０．
５ μｍまで小さくすることができた。次にポリイミ
ド系樹脂の熱処理工程で、このレジスト断面形状がくず
れるのを防ぐために、遠紫外！！ （２５０ｎｍ、１５
ｍＷ）を１０分間照射してハードニングを行ない、レジ
ストの耐熱性を高くする。次に第２図（ｃ）に示すよう
に、ポリイミド樹脂溶液を塗布し熱処理（２ｏＯ℃、３
０分）を行なって、ポリイミド樹脂膜５を形成する。
施例は、逆台形パターンとしてホトレジストを用いた場
合である。第２図（ａ）は、第一層配線３を形成した基
板上に、逆台形パターン材料としてネガ型ホトレジスト
ＲＵ−２００ＯＮ （日立化成社！１）を約２μｍ塗布
し、８０℃、２０分の熱処理を行なってホトレジスト膜
４′を形成した工程である６次にＲＵ−２００ＯＮの感
光波長３６５ｎｍの紫外線でマスクを通して露光し、ア
ルカリ性の現像液で現像を行なって第２図（ｂ）に示す
ような逆台形の形状をもつレジストパターン４′を開口
部となる部分に形成する。ネガ型ホトレジストにＲＵ−
２００ＯＮを用いた場合、ネガ型ホトレジスト膜厚１μ
ｍ、パターン上部寸法１μｍに対して底辺部寸法は０．
５ μｍまで小さくすることができた。次にポリイミ
ド系樹脂の熱処理工程で、このレジスト断面形状がくず
れるのを防ぐために、遠紫外！！ （２５０ｎｍ、１５
ｍＷ）を１０分間照射してハードニングを行ない、レジ
ストの耐熱性を高くする。次に第２図（ｃ）に示すよう
に、ポリイミド樹脂溶液を塗布し熱処理（２ｏＯ℃、３
０分）を行なって、ポリイミド樹脂膜５を形成する。
その後酸素プラズマ処理を行なって、レジスト４′上に
残ったポリイミド樹脂膜を除去した後、通常のレジスト
剥離液でレジスト４′を除去すると、第２図（ｄ）に示
すような微細で勾配をもつ開口部を含むポリイミド樹脂
膜５が形成される。この実施例で用いているネガ型ホト
レジストは、光吸収が強いため、露光によりレジスト上
部のみが感光し、底辺部は未露光に近い状態で残る。そ
こで現像を行なうと未露光部分が溶解するため、逆台形
のレジスト断面形状を得ることができる。この他に同様
の性質を持つレジストＲＤ −２００ＯＮ
、；（日立化成）、東京応化社製の０ＤＵＲ−１２０゜
○ＮＮＲ−２２．Ｈｕｎｔ社のＷＸ３０３を用いた場合
にも同様な開口部を形成することができた。
残ったポリイミド樹脂膜を除去した後、通常のレジスト
剥離液でレジスト４′を除去すると、第２図（ｄ）に示
すような微細で勾配をもつ開口部を含むポリイミド樹脂
膜５が形成される。この実施例で用いているネガ型ホト
レジストは、光吸収が強いため、露光によりレジスト上
部のみが感光し、底辺部は未露光に近い状態で残る。そ
こで現像を行なうと未露光部分が溶解するため、逆台形
のレジスト断面形状を得ることができる。この他に同様
の性質を持つレジストＲＤ −２００ＯＮ
、；（日立化成）、東京応化社製の０ＤＵＲ−１２０゜
○ＮＮＲ−２２．Ｈｕｎｔ社のＷＸ３０３を用いた場合
にも同様な開口部を形成することができた。
次に本発明のもう一つの実施例を示す。これは逆台形パ
ターンをＳｉＯ□で形成して用いた場合である。まず第
一層配線を形成した基板上にＳ ｉ Ｏ，膜を２μｍ形
成し、Ｓｉｎ、膜を残す部分にホトレジストパターンを
形成し、このホトレジストをマスクとして、ＣＦ、系の
ガスを用いて等方性のドライエツチング処理を行なうと
、オーバーエツチングにより開口部となる部分に逆台形
のＳｉＯ□パターンが得ら、れる、そこで、その上にポ
リイミド系樹脂膜を形成した後、ＳｉＯ□パターンを除
去すると、第２図（ｄ、）に示すものと同様な、微細で
勾配をもつ開口部を含むポリイミド樹膜が形成される。
ターンをＳｉＯ□で形成して用いた場合である。まず第
一層配線を形成した基板上にＳ ｉ Ｏ，膜を２μｍ形
成し、Ｓｉｎ、膜を残す部分にホトレジストパターンを
形成し、このホトレジストをマスクとして、ＣＦ、系の
ガスを用いて等方性のドライエツチング処理を行なうと
、オーバーエツチングにより開口部となる部分に逆台形
のＳｉＯ□パターンが得ら、れる、そこで、その上にポ
リイミド系樹脂膜を形成した後、ＳｉＯ□パターンを除
去すると、第２図（ｄ、）に示すものと同様な、微細で
勾配をもつ開口部を含むポリイミド樹膜が形成される。
以上、実施例を説明してきたが、塗布形成絶縁膜５に、
上記実施例のポリイミド系樹脂の代りに塗布形成シリコ
ン酸化膜（通称ＳＯａ、東京応化０ＣＤ）を用いた場合
も同様の結果を得た。
上記実施例のポリイミド系樹脂の代りに塗布形成シリコ
ン酸化膜（通称ＳＯａ、東京応化０ＣＤ）を用いた場合
も同様の結果を得た。
本発明によれば、塗布性の絶縁膜に、勾配を持ち、かつ
微細な開口を形成できるため、上部配線の開口部での断
線率は約６０％から９５％へと低減できるので、素子の
信頼性を増すことができ、また、微細化によって配線の
ピッチは３μｍから２μｍへと縮小できるので、素子の
高集積化が可能となる効果がある。
微細な開口を形成できるため、上部配線の開口部での断
線率は約６０％から９５％へと低減できるので、素子の
信頼性を増すことができ、また、微細化によって配線の
ピッチは３μｍから２μｍへと縮小できるので、素子の
高集積化が可能となる効果がある。
第１図は、従来の塗布絶縁膜に開口部を形成する工程の
断面図、第２図（ａ）、（ｂ）、（ｃ）、（ｄ）は、本
発明の一実施例になる方法により塗布絶縁膜に開口部を
形成する工程の断面図である。１・・・半導体基板、２
・・・５ｉｎ２．３・・・第一層配線、４・・・ホトレ
ジスト、４′・・・ネガ型ホトレジスト、５・・・塗布
形成絶縁膜、６・・・開口部。 第 １ 図 第 ２（２１ 手 続 補 正 書 （方式）％式％ 事件の表示 昭和５９年 特 許 願 第２２７７４９号発明
の名称 半導体装置の製造方法 補正をする者 代 理 人 居所〒１００ 東京都千代田区丸の内−丁目５番
１号株式会社 日 立 製 作 所 内 型 話 東 京２１２−１１１１（大代表）補正命令
の日付 昭和６０年２月２６日補正の対象 明
細書の「発明の詳細な説明」の欄。 補正の内容 本願明細書の第１頁第１７行目ｒ Ｐ １ａｎａｒ・・
・・ｊ以下同頁第２０行目ｒ・・・・（１９７８）Ｊま
での記載を以下に訂正する。
断面図、第２図（ａ）、（ｂ）、（ｃ）、（ｄ）は、本
発明の一実施例になる方法により塗布絶縁膜に開口部を
形成する工程の断面図である。１・・・半導体基板、２
・・・５ｉｎ２．３・・・第一層配線、４・・・ホトレ
ジスト、４′・・・ネガ型ホトレジスト、５・・・塗布
形成絶縁膜、６・・・開口部。 第 １ 図 第 ２（２１ 手 続 補 正 書 （方式）％式％ 事件の表示 昭和５９年 特 許 願 第２２７７４９号発明
の名称 半導体装置の製造方法 補正をする者 代 理 人 居所〒１００ 東京都千代田区丸の内−丁目５番
１号株式会社 日 立 製 作 所 内 型 話 東 京２１２−１１１１（大代表）補正命令
の日付 昭和６０年２月２６日補正の対象 明
細書の「発明の詳細な説明」の欄。 補正の内容 本願明細書の第１頁第１７行目ｒ Ｐ １ａｎａｒ・・
・・ｊ以下同頁第２０行目ｒ・・・・（１９７８）Ｊま
での記載を以下に訂正する。
Claims (1)
- １、絶縁層に微細な開口を形成する方法において、半導
体素子表面に逆台形のパターンを形成する工程と、絶縁
膜を塗布形成する工程と、前記逆台形パターンを除去す
る工程を具備することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22774984A JPS61107731A (ja) | 1984-10-31 | 1984-10-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22774984A JPS61107731A (ja) | 1984-10-31 | 1984-10-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61107731A true JPS61107731A (ja) | 1986-05-26 |
Family
ID=16865767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22774984A Pending JPS61107731A (ja) | 1984-10-31 | 1984-10-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107731A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6331122A (ja) * | 1986-07-24 | 1988-02-09 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS63275119A (ja) * | 1987-05-07 | 1988-11-11 | Nec Corp | 半導体装置及びその製造方法 |
-
1984
- 1984-10-31 JP JP22774984A patent/JPS61107731A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6331122A (ja) * | 1986-07-24 | 1988-02-09 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0624195B2 (ja) * | 1986-07-24 | 1994-03-30 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPS63275119A (ja) * | 1987-05-07 | 1988-11-11 | Nec Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8513142B2 (en) | Method of manufacturing non-photosensitive polyimide passivation layer | |
| JPH0415938A (ja) | コンタクトホールの形成方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| US6207541B1 (en) | Method employing silicon nitride spacers for making an integrated circuit device | |
| US20070264598A1 (en) | Method of forming a fine pattern | |
| JPS61107731A (ja) | 半導体装置の製造方法 | |
| US6551938B1 (en) | N2/H2 chemistry for dry development in top surface imaging technology | |
| US6876065B2 (en) | Semiconductor device and a fabrication method thereof | |
| KR100576835B1 (ko) | 두 번의 포토 공정들 동안 이용되는 포토 마스크들 및그의 사용방법들 | |
| JPH09232428A (ja) | 半導体装置の製造方法 | |
| JP3986927B2 (ja) | 半導体装置の製造方法 | |
| KR100827488B1 (ko) | 반도체 소자의 금속 배선 패턴 형성 방법 | |
| KR19980026094A (ko) | 패턴 형성 방법 | |
| JPS6314432A (ja) | パタン形成方法 | |
| KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100369866B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| KR100235936B1 (ko) | 레지스트 패턴형성방법 | |
| US20040157168A1 (en) | Method of improving pattern profile of thin photoresist layer | |
| JP2903594B2 (ja) | 半導体装置の製造方法 | |
| JPS6351640A (ja) | 半導体素子の製造方法 | |
| TW201824344A (zh) | 微影方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| JPH07263330A (ja) | レジストパターンの形成方法 | |
| JPH01102464A (ja) | フォトマスク | |
| JPS61263223A (ja) | 半導体装置の製造方法 |