JPS63275119A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置及びその製造方法に関し、特に多層
の多結晶シリコン層を有する半導体装置及びその製造方
法に関する。

〔従来の技術〕

従来、この種の半導体装置は、第３図（ａ）。

（ｂ）に示すような構造となっていた。すなわち半導体
基体２０１の一主表面にゲート絶縁膜２０３及びシリコ
ン窒化膜２０４を介して第１の多結晶シリコン層２０５
が対向し、次にこの第１の多結晶シリコン層２０５の側
面及び上部を絶縁膜２１３で絶縁した後、第２の多結晶
シリコン層２０６を被着しパターンを形成する。このと
き第１の多結晶シリコン層２０５の側面部に成長する絶
縁膜２１３はシリコン窒化膜２０４が耐酸化性のため第
３図（ａ）に示す如くオーバーハング形状となり、第２
の多結晶シリコン層２０６をリアクティブイオンエッチ
した後に残渣２１２ができる。

この残渣は装置形成上ショート回路を形成してし　。

まうなと不具合なのでこれをとり除くためにフォトレジ
スト工程を追加し、第３図（ａ）の如くフォトレジスト
膜２１１をパターン形成し、等方性のエツチング装置を
用いて残渣２１２をとり除き、この後層間絶縁膜２０７
を被着し、通常の製造工程を経て、最終工程の断面図第
３図（ｂ）となる。

〔発明が解決しようとする問題点〕 上述した従来の半導体装置は、第２の多結晶シリコン層
をリアクティブイオンエッチでパターン形成するときに
第１の多結晶シリコン層上の絶縁膜のオーバーハング部
に第２の多結晶シリコン層の残渣が出るなめ、これをと
り除くために特別な工程が必要となり、また残渣は装置
形成上ショート回路を形成してしまうなどの不具合を生
ずるという欠点がある。

本発明の目的は、多層の多結晶シリコン層を有する半導
体装置において第２の多結晶シリコン層をエツチングし
たときに第１の多結晶シリコン層の側面部に第２の多結
晶シリコン層の残渣が残らない構造及びその製造方法を
提供することにある。

〔問題点を解決するための手段〕

本発明の第１の発明の半導体装置は、半導体基体の一主
表面に絶縁膜を介して該基体の一主表面と対向する多層
の多結晶シリコン層を有する半導体装置において、少な
くとも一層の多結晶シリコン層の側壁部は基体表面に対
して鈍角のテーバをもち多結晶シリコン層の底面部は２
層の異なる化合物よりなる絶縁層を介して前記基体の一
主表面と対向し、前記２層の絶縁層のうち前記多結晶シ
リコン層と接触する絶縁層は、前記多結晶シリコン層の
テーパをもつ側壁部をおおっている構造を有している。

また、本発明の第２の発明の半導体装置の製造方法は、
半導体基体の一主面にフィールド絶縁膜及びゲート絶縁
膜を形成する工程と、表面にダミーの多結晶シリコン層
を形成する工程と、該ダミーの多結晶シリコン層をフォ
トレジスト膜をマスクとして逆テーパー断面にエツチン
グする工程と、前記フォトレジスト膜を除去し表面にシ
リコン窒化膜引き続き第１の多結晶シリコンを被着する
工程と、前記シリコン窒化膜をストッパーとしてダミー
多結晶シリコン上の第１の多結晶シリコンをエツチング
除去する工程と、ダミー多結晶シリコン上のシリコン窒
化膜を除去し次いでダミー多結晶シリコンを除去する工
程と、全面に第２の多結晶シリコン層を被着する工程と
、前記第２の多結晶シリコンをエツチングしパターンを
形成する工程とを含んで構成される。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図（ａ）は本発明の第１の実施例の縦断面図、また
、第１図（ｂ）〜（ｄ）は第１の実施例の製造方法を説
明するために工程順に示した途中工程の縦断面図である
。

すなわち、第１図（ｂ）に示す如く、半導体基体１の一
主表面にフィールド絶縁膜２及びゲート絶縁膜３を設け
、次にダミーの多結晶シリコン層１０をフォトレジスト
膜１１を用いて逆テーパー断面となるようにエツチング
する。このエツチングはダミーの多結晶シリコン層１０
の膜厚に対して過剰なエツチング時間でリアクティブイ
オンエッチを行うことにより比較的簡単に行うことがで
、きる。

次に、第１図（ｃ）に示す如く、フォトレジスト除去後
の表面にシリコン窒化膜４と第１の多結晶シリコン層５
を被着し、このシリコン窒化膜４をストッパーとして第
１の多結晶シリコン層５をエッチバックしてダミーの多
結晶シリコン層１０上の第１の多結晶シリコン層を除去
する。この後、ダミーの多結晶シリコン層１０上のシリ
コン窒化膜４を除去し、さらにダミーの多結晶シリコン
層１０もすべて除去する。このとき第１の多結晶シリコ
ン層５の側面部は、もとのダミーの多結晶シリコン層１
０の逆テーパ形状に型取りされ、鈍角のテーパをもつ断
面となり、シリコン窒化膜４におおわれる。

次に、全面に第２の多結晶シリコン層６を被着し、公知
の方法でリアクティブイオンエッチを行えば、第１の多
結晶シリコン層５の側面図はオーバーハング形状になっ
ていないので第２の多結晶シリコン層６の残渣が残るこ
とがない。この状態から通常の製法で基体の逆の導電形
を有するソース・ドレイン半導体層８を形成した図が第
１図（ｄ）であり、さらに公知の製法で眉間絶縁膜７及
び金属配線９を形成して最終工程における断面図第１図
（ａ）を得る。

この実施例では第１の多結晶シリコン５の側面部はシリ
コン窒化膜４におおわれる為、酸化、エツチング等によ
っても元の鈍角のテーパ形状が変化せず、第２の多結晶
シリコン層６の残渣を除去する工程が不要となる。

第２図は本発明の第２の実施例の縦断面図である。第１
の実施例と異なる点は第１の多結晶シリコン層１０５が
半導体基体１０１の一主表面に形成された溝内に２層の
絶縁膜を介して対向して埋置されていることである。

この実施例は大容量ダイナミックランダムアクセスメモ
リーで注目されている溝容量タイプのメモリーセルを構
成するものであり、容量部の電極形成後、第１の実施例
で示したと同じ理由で工程の簡略化が可能となる利点が
ある。

〔発明の効果〕

以上説明したように本発明は多結晶シリコンの側面部に
鈍角のテーパを設け、さらにシリコン窒化膜でおおうこ
とにより、次の多結晶シリコン層のエツチング時に残渣
を生じさせない効果がある。

これにより工程を簡略化でき製造コストの安い製品の製
造が可能となる。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の第１の実施例の構造並
びに製造方法を説明するための素子の縦断面図及び途中
工程の縦断面図、第２図は本発明の第２の実施例の縦断
面図、第３図（ａ）、（ｂ）は従来例の構造並びに製造
方法を説明するための素子の縦断面図及び途中工程の縦
断面図である。 １．１０１，２０１・・・半導体基体、２，１０２．２
０２・・・フィールド絶縁膜、３，１０３，３０３・・
・ゲート絶縁膜、４，１０４，２０４・・・シリコン窒
化膜、５，１０５，２０５・・・第１の多結晶シリコン
層、６，１０６，２０６・・・第２の多結晶シリコン層
、７，１０７．２０７・・・層間絶縁膜、８．１０８，
２０８・・・ソースドレイン半導体層、９．１０９，２
０９・・・金属配線、１ｏ・・・ダミーの多結晶シリコ
ン層、１１，２１１・・・フォトレジスト膜、２１２・
・・第２の多結晶シリコン層の残渣、２１３・・・絶縁
膜。 第３区 第１図

Claims (2)

【特許請求の範囲】
1. （１）半導体基体の一主表面に絶縁膜を介して該基体の
   一主表面と対向する多層の多結晶シリコン層を有する半
   導体装置において、少なくとも一層の多結晶シリコン層
   の側壁部は基体表面に対して鈍角のテーパをもち多結晶
   シリコン層の底面部は２層の異なる化合物よりなる絶縁
   層を介して前記基体の一主表面と対向し、前記２層の絶
   縁層のうち前記多結晶シリコン層と接触する絶縁層は、
   前記多結晶シリコン層のテーパをもつ側壁部をおおって
   いることを特徴とする半導体装置。
2. （２）半導体基体の一主面にフィールド絶縁膜及びゲー
   ト絶縁膜を形成する工程と、表面にダミーの多結晶シリ
   コン層を形成する工程と、該ダミーの多結晶シリコン層
   をフォトレジスト膜をマスクとして逆テーパー断面にエ
   ッチングする工程と、前記フォトレジスト膜を除去し表
   面にシリコン窒化膜引き続き第１の多結晶シリコンを被
   着する工程と、前記シリコン窒化膜をストッパーとして
   ダミー多結晶シリコン上の第１の多結晶シリコンをエッ
   チング除去する工程と、ダミー多結晶シリコン上のシリ
   コン窒化膜を除去し次いでダミー多結晶シリコンを除去
   する工程と、全面に第２の多結晶シリコン層を被着する
   工程と、前記第２の多結晶シリコンをエッチングしパタ
   ーンを形成する工程とを含むことを特徴とする半導体装
   置の製造方法。