JPH01199434A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH01199434A JPH01199434A JP2282588A JP2282588A JPH01199434A JP H01199434 A JPH01199434 A JP H01199434A JP 2282588 A JP2282588 A JP 2282588A JP 2282588 A JP2282588 A JP 2282588A JP H01199434 A JPH01199434 A JP H01199434A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- organic insulating
- pattern
- film
- photosensitive organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000000059 patterning Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体素子の製造方法に関し、特に半導体素
子をを保護する有機絶縁膜の形成方法に関する。
子をを保護する有機絶縁膜の形成方法に関する。
（従来の技ｖ＃）
近年、半導体素子は微細加工により高密度化、高集積化
がはかられている。半導体素子の配線は微細配線となり
、また、多層配線となってきている。一方、半導体素子
のパッケージとしては、低価格を目的とした樹脂封止型
パッケージが用いられている。ところがその封止工程に
おいて、封止樹脂に充填材として入っている石英により
、半導体素子の微細な配線が切断することがある。これ
を防ぐため、半導体素子を有４ｉｉ絶縁膜を用いて保護
している。
がはかられている。半導体素子の配線は微細配線となり
、また、多層配線となってきている。一方、半導体素子
のパッケージとしては、低価格を目的とした樹脂封止型
パッケージが用いられている。ところがその封止工程に
おいて、封止樹脂に充填材として入っている石英により
、半導体素子の微細な配線が切断することがある。これ
を防ぐため、半導体素子を有４ｉｉ絶縁膜を用いて保護
している。
第２図により、従来の有機絶縁膜形成方法を説明する。
第２図（ａ）は、半導体基板１の上に索子形成後、無機
絶縁膜２としてシリコン窒化膜をＣＶＤ （化学的気相
成長）法で堆積し、外部結線用電極部３と、スクライブ
レイン４の上部の無機絶縁膜を選択エツチングにより取
り除いたものである０次に、第２図（ｂ）のように、ス
ピンコード法により、ウェハーに有機絶縁膜５を回転塗
布し、所定の温度にてベークして半硬化させた後。
絶縁膜２としてシリコン窒化膜をＣＶＤ （化学的気相
成長）法で堆積し、外部結線用電極部３と、スクライブ
レイン４の上部の無機絶縁膜を選択エツチングにより取
り除いたものである０次に、第２図（ｂ）のように、ス
ピンコード法により、ウェハーに有機絶縁膜５を回転塗
布し、所定の温度にてベークして半硬化させた後。
フォトレジスト６を回転塗布し、所定の温度でベークし
て半硬化させる。その後、無機絶縁膜２を選択エツチン
グした同じパターンのマスクで露光し、フォトレジスト
の露光部６ａを形成する。そして第２図（Ｃ）のように
、フォトレジストを現像し露光部６ａを取り除いた後、
ウェハを所定の温度でベークして未露光部６ｂのフォト
レジストを硬化させる。引き続き、このフォトレジスト
をマスクとして、所定のエツチング液を用いて、有機絶
縁膜５をエツチングして外部結線用電極部３と、スクラ
イブレイン４の上部を開口する。次に。
て半硬化させる。その後、無機絶縁膜２を選択エツチン
グした同じパターンのマスクで露光し、フォトレジスト
の露光部６ａを形成する。そして第２図（Ｃ）のように
、フォトレジストを現像し露光部６ａを取り除いた後、
ウェハを所定の温度でベークして未露光部６ｂのフォト
レジストを硬化させる。引き続き、このフォトレジスト
をマスクとして、所定のエツチング液を用いて、有機絶
縁膜５をエツチングして外部結線用電極部３と、スクラ
イブレイン４の上部を開口する。次に。
フォトレジストを除去し、所定の温度でベークして有機
絶縁膜５を硬化させ、第２図（ｄ）のように、パターン
形成した有機絶縁１１１５５を得る。
絶縁膜５を硬化させ、第２図（ｄ）のように、パターン
形成した有機絶縁１１１５５を得る。
（発明が解決しようとする課題）
しかしながら、上記の方法では、無機絶縁膜のパターン
形成工程と、有機絶縁膜のパターン形成工程とにおいて
、それぞれ別に露光工程が必要であり、工程数や製造時
間が多くなり、製造コストも増加するといった課題があ
った。
形成工程と、有機絶縁膜のパターン形成工程とにおいて
、それぞれ別に露光工程が必要であり、工程数や製造時
間が多くなり、製造コストも増加するといった課題があ
った。
本発明は、上記課題を解決するものであり、無機絶縁膜
のパターン形成工程と、有機絶縁膜のパターン形成工程
との工程数を減らすことのできる半導体素子の製造方法
を提供することを目的とするものである。
のパターン形成工程と、有機絶縁膜のパターン形成工程
との工程数を減らすことのできる半導体素子の製造方法
を提供することを目的とするものである。
（課題を解決するための手段）
」ユ記課題を解決するために本発明は、表面に半導体素
子、無機絶縁膜が形成された基板上に、感光性有機絶縁
膜を塗布して半硬化させて感光性有機絶縁膜を形成する
工程と、前記感光性有機絶縁膜を露光する工程と、感光
性有機物の現像液で現像して前記有機絶縁膜をパターン
形成する工程と。
子、無機絶縁膜が形成された基板上に、感光性有機絶縁
膜を塗布して半硬化させて感光性有機絶縁膜を形成する
工程と、前記感光性有機絶縁膜を露光する工程と、感光
性有機物の現像液で現像して前記有機絶縁膜をパターン
形成する工程と。
ベークして前記感光性有機絶縁膜を硬化する工程と、前
記感光性有機絶縁膜のパターンをマスクとして前記無機
絶縁膜をエツチングしてパターン形成する工程とを有す
るようにしたものである。
記感光性有機絶縁膜のパターンをマスクとして前記無機
絶縁膜をエツチングしてパターン形成する工程とを有す
るようにしたものである。
（作 用）
上記方法により、有機絶縁膜自身が感光し、パターン形
成され、かつこの有機絶縁膜が、無機絶縁膜のエツチン
グ時のマスクとなって、無機絶縁膜己パターンが形成さ
れる。
成され、かつこの有機絶縁膜が、無機絶縁膜のエツチン
グ時のマスクとなって、無機絶縁膜己パターンが形成さ
れる。
（実施例）
本発明の一実施例を第１図に基づいて説明する。
第１図（ａ）に示すように半導体素子が形成された半導
体基板１１上に、外部結線用電極１３を形成後、全面に
シリコン窒化膜のような無機絶縁膜１２をＣＶＤ法で堆
積した後、感光性有機絶縁物、例えば、ポリイミド系感
光性材料を回転塗布して約１３０℃前後の温度でベーク
し、半硬化させて感光性有機絶縁膜１５を形成する。こ
の後、この感光性有機絶縁膜１５を、第１図（ｂ）に示
すように外部結線用電極１３およびスクライブレイン１
４を形成するマスクにて露光する。ここで、１５ａは感
光性有機絶縁膜の露光部、１５ｂは未露光部を示す。次
に、第１図（Ｃ）に示すように露光部Ｌ５ａｔｉ−現像
除去し、未露光部１５ｂを残したパターンを形成した感
光性有機絶縁膜１５を得る。この後、２００℃〜３００
℃の温度でベークしてパターン形成をする。以上のよう
にして、有機絶縁膜で保護された半導体素子を形成する
。
体基板１１上に、外部結線用電極１３を形成後、全面に
シリコン窒化膜のような無機絶縁膜１２をＣＶＤ法で堆
積した後、感光性有機絶縁物、例えば、ポリイミド系感
光性材料を回転塗布して約１３０℃前後の温度でベーク
し、半硬化させて感光性有機絶縁膜１５を形成する。こ
の後、この感光性有機絶縁膜１５を、第１図（ｂ）に示
すように外部結線用電極１３およびスクライブレイン１
４を形成するマスクにて露光する。ここで、１５ａは感
光性有機絶縁膜の露光部、１５ｂは未露光部を示す。次
に、第１図（Ｃ）に示すように露光部Ｌ５ａｔｉ−現像
除去し、未露光部１５ｂを残したパターンを形成した感
光性有機絶縁膜１５を得る。この後、２００℃〜３００
℃の温度でベークしてパターン形成をする。以上のよう
にして、有機絶縁膜で保護された半導体素子を形成する
。
（発明の効果）
以上のように本発明によれば、従来の有機絶縁膜のパタ
ーン形成のためのフォトレジスト塗布工程及びフォトレ
ジスト除去工程が、材料自体が感光性をもつ有機絶縁膜
であるので不要となる。さらに、有機絶縁膜のパターン
をマスクとして、無機絶縁膜をパターン形成するので、
従来の無機絶縁膜をパターン形成するためのフォトレジ
スト除去工程、露光工程、現像工程、及びフォトレジス
ト除去工程が不要となる。このように工程数を削減する
ことが可能となり、製造時間の短縮、製造コストの低減
が実現できる。
ーン形成のためのフォトレジスト塗布工程及びフォトレ
ジスト除去工程が、材料自体が感光性をもつ有機絶縁膜
であるので不要となる。さらに、有機絶縁膜のパターン
をマスクとして、無機絶縁膜をパターン形成するので、
従来の無機絶縁膜をパターン形成するためのフォトレジ
スト除去工程、露光工程、現像工程、及びフォトレジス
ト除去工程が不要となる。このように工程数を削減する
ことが可能となり、製造時間の短縮、製造コストの低減
が実現できる。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）は本発明の一実施例の製造工程を
順に示す図、第２図（ａ）〜（ｄ）は、従来の製造工程
を順に示す半導体素子の断面図である。 １１・・・半導体基板、１２・・・無機絶縁膜。 １３・・・外部結線用電極、１４・・・スクライブレイ
ン、１５・・・感光性有機絶縁膜。 第１図 Ｎ−４４体４ＭＬ １２ 年、ＪＭＡａ＃嘆 １３
−９ｒＢ、’、４線用１ｍ−４．．入クライブしイシ
！５−．５丸杜肩ノ妓絶を象諷第２図
順に示す図、第２図（ａ）〜（ｄ）は、従来の製造工程
を順に示す半導体素子の断面図である。 １１・・・半導体基板、１２・・・無機絶縁膜。 １３・・・外部結線用電極、１４・・・スクライブレイ
ン、１５・・・感光性有機絶縁膜。 第１図 Ｎ−４４体４ＭＬ １２ 年、ＪＭＡａ＃嘆 １３
−９ｒＢ、’、４線用１ｍ−４．．入クライブしイシ
！５−．５丸杜肩ノ妓絶を象諷第２図
Claims (1)
- 表面に半導体素子、無機絶縁膜が形成された基板上に
、感光性有機絶縁膜を塗布して半硬化させて感光性有機
絶縁膜を形成する工程と、前記感光性有機絶縁膜を露光
する工程と、感光性有機物の現像液で現像して前記有機
絶縁膜をパターン形成する工程と、ベークして前記感光
性膜を硬化する工程と、前記感光性有機絶縁膜のパター
ンをマスクとして前記無機絶縁膜をエッチングしてパタ
ーン形成する工程を有する半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2282588A JPH01199434A (ja) | 1988-02-04 | 1988-02-04 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2282588A JPH01199434A (ja) | 1988-02-04 | 1988-02-04 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01199434A true JPH01199434A (ja) | 1989-08-10 |
Family
ID=12093467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2282588A Pending JPH01199434A (ja) | 1988-02-04 | 1988-02-04 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01199434A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04179124A (ja) * | 1990-11-09 | 1992-06-25 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| US6465872B2 (en) | 2000-01-24 | 2002-10-15 | Nec Corporation | Semiconductor device |
-
1988
- 1988-02-04 JP JP2282588A patent/JPH01199434A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04179124A (ja) * | 1990-11-09 | 1992-06-25 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| US6465872B2 (en) | 2000-01-24 | 2002-10-15 | Nec Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI462161B (zh) | 半導體裝置之製造方法 | |
| JP4078875B2 (ja) | 有機膜パターンの形成方法及び固体撮像素子の製造方法 | |
| JPH01199434A (ja) | 半導体素子の製造方法 | |
| US20040038520A1 (en) | Method of manufacturing semiconductor device | |
| JPH03203240A (ja) | 半導体装置の製造方法 | |
| JPH09306901A (ja) | 半導体装置の製造方法 | |
| KR100303779B1 (ko) | 실리레이션된 이중 감광막을 이용한 패턴 형성 방법 | |
| US20020164543A1 (en) | Bi-layer photolithographic process | |
| KR100437621B1 (ko) | 반도체소자의제조방법 | |
| JPH0443641A (ja) | 半導体素子の製造方法 | |
| JPH03205846A (ja) | 半導体装置の製造方法 | |
| JP2000260765A (ja) | 有機絶縁膜のパターン形成方法 | |
| JPS6351640A (ja) | 半導体素子の製造方法 | |
| JPH0314260A (ja) | 半導体装置の製造方法 | |
| JPS62247523A (ja) | 半導体装置の製造方法 | |
| JPH0391233A (ja) | パターン形成方法 | |
| JPH11219949A (ja) | 有機絶縁膜のパターン形成方法 | |
| JPS6362322A (ja) | 半導体素子の製造方法 | |
| KR19980052423A (ko) | 반도체 장치 제조방법 | |
| JPH03108314A (ja) | 半導体素子の製造方法 | |
| JPS61107731A (ja) | 半導体装置の製造方法 | |
| JPH02199835A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6329951A (ja) | 微細配線パタ−ン形成法 | |
| JPS59149025A (ja) | 半導体装置の製造法 | |
| JPH11233620A (ja) | 半導体装置におけるコンタクトホール形成方法 |