TWI462161B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI462161B
TWI462161B TW100147697A TW100147697A TWI462161B TW I462161 B TWI462161 B TW I462161B TW 100147697 A TW100147697 A TW 100147697A TW 100147697 A TW100147697 A TW 100147697A TW I462161 B TWI462161 B TW I462161B
Authority
TW
Taiwan
Prior art keywords
insulating film
photoresist
semiconductor device
layer
forming
Prior art date
Application number
TW100147697A
Other languages
English (en)
Other versions
TW201236063A (en
Inventor
Kenichiro Kurahashi
Hidetoshi Koyama
Kazuyuki Onoe
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW201236063A publication Critical patent/TW201236063A/zh
Application granted granted Critical
Publication of TWI462161B publication Critical patent/TWI462161B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

半導體裝置之製造方法
本發明關於有場電極構造的半導體裝置的製造方法。
在專利文獻1中，揭露了在半導體層的表面的一部分形成絕緣膜，並在半導體層以及絕緣膜的表面上一體地形成金屬層的半導體裝置的製造方法。在該半導體裝置的製造方法中，執行用以使絕緣膜為所希望的形狀的曝光以及顯像處理，以及用於使金屬層為所希望的形狀的曝光以及顯像處理(以後稱為金屬膜用曝光處理)。而且，金屬層中半導體層上的部分發揮作為閘電極的作用，絕緣膜上的部分發揮作為場電極的作用。
[專利文獻]
[專利文獻1]日本特開2005-093864號公報
[專利文獻2]日本特開2007-005379號公報
[專利文獻3]日本特開平08-148508號公報
為了形成場電極，在絕緣膜上形成開口，在該開口以及絕緣膜的表面上形成金屬層。絕緣膜上的金屬層的場電極形成於相對於開口中心特定的位置為佳。可是因為金屬膜用曝光處理的誤差，相對於開口中心的場電極構造的位置有時會有誤差。因此，半導體裝置的特性有良莠不齊的狀況發生。
本發明，係為了解決如上述般的課題，其目的在於提供半導體裝置的製造方法，其能夠相對於絕緣膜的開口中心沒有誤差地形成場電極構造。
本案發明之半導體裝置之製造方法，其特徵在於包括：在半導體層的表面上形成絕緣膜的步驟；在前述絕緣膜的表面上形成有開口的光阻的步驟；使得和該光阻橋接反應的圖案收縮劑附著於光阻，在該光阻的內周形成硬化層的步驟；把上述光阻以及上述硬化層作為遮罩以蝕刻上述絕緣膜的步驟；去除上述硬化層的步驟；在前述半導體層、前述絕緣膜以及前述光阻的表面上形成金屬層的步驟；以及藉由剝離(lift-off)法去除前述光阻以及前述光阻表面的前述金屬層的步驟。
依據本發明，不進行金屬膜用曝光處理，就能夠相對於絕緣膜的開口中心沒有誤差地形成場電極構造。
 實施形態1
第1圖為表示有關本發明的實施的形態1的半導體裝置的製造方法的流程圖。順著第1圖說明有關本發明的實施的形態1的半導體裝置的製造方法。首先，在半導體層的表面上形成絕緣膜(步驟10)。參照第2圖說明步驟10。第2圖是表示在半導體層32的表面上形成絕緣膜34的圖。半導體層32在基板30的表面上形成。基板30用SiC形成，半導體層32是GaN/用AlGaN形成。然後，在半導體層32的表面上用SiN形成絕緣膜34。
接著在絕緣膜34的表面上形成光阻(步驟12)。參照第3圖說明步驟12。第3圖是表示在絕緣膜34的表面上形成光阻36的圖。光阻36包含因為感光而變酸性的材料。
接著，在光阻36形成開口(步驟14)。參照第4圖說明步驟14。第4圖是表示在光阻形成開口的圖。在步驟14中，對光阻中於本步驟之後應該開口的部分施以曝光、顯像處理，以形成有開口的光阻36a(之後稱之為光阻36a)。雖用顯像處理去除光阻的感光部分，但在光阻36a的內周部殘存有限的酸成分。
接著，藉由RELACS(Resolution Enhanced Lithography Asisted by Chemical Shrink)處理形成硬化層(步驟16)。參照第5圖說明步驟16。第5圖是表示藉由RELACS處理形成硬化層38a以及38b的圖。硬化層38a以及38b係藉由將光阻36a的酸成分作為觸媒，讓橋接反應的圖案收縮劑附著在光阻36a而形成。橋接反應係藉由加熱處理而發生。藉由在光阻36a的內周形成硬化層38a以及38b，開口幅(絕緣膜34露出的寬度)僅有比光阻36a的開口寬度收縮硬化層38a以及38b的分量。
繼之，蝕刻絕緣膜34(步驟18)。參照第6圖說明步驟18。第6圖是表示已蝕刻絕緣膜的圖。係以光阻36a、及硬化層38a以及38b作為遮罩，對絕緣膜進行蝕刻。此蝕刻係以用氟自由基的乾蝕刻、氟酸系濕蝕刻、或將兩者並用實施。藉由此蝕刻形成有開口的絕緣膜34a。
繼之，去除硬化層(步驟20)。參照第7圖說明步驟20。第7圖是表示去除硬化層的圖。硬化層係藉由強鹼性藥液去除。藉由將硬化層去除，而使得位於硬化層下的「有開口的絕緣膜34a」的一部分露出於表面。
接著形成金屬層(步驟22)。參照第8圖說明步驟22。第8圖是表示形成金屬層40的圖。金屬層40形成在半導體層32、有開口的絕緣膜34a以及光阻36a的表面上。
接著，使用剝離法形成具有場電極構造的閘電極(步驟24)。參照第9圖說明步驟24。第9圖是表示用剝離法形成具有場電極構造的閘電極40a的圖。用剝離法去除光阻36a以及其表面的金屬層，在半導體層32和有開口的絕緣膜34a的表面上殘留金屬層。殘留的金屬層變為具有場電極構造的閘電極40a。再者，場電極構造是留在有開口的絕緣膜34a的表面上的金屬層。有關本發明的實施的形態1的半導體裝置的製造方法具有上述的程序。
根據本發明的實施的形態1的半導體裝置的製造方法，在形成硬化層38a以及38b並使開口寬幅收縮的狀態下蝕刻絕緣膜，將硬化層38a以及38b去除使開口寬幅變大的狀態下形成具有場電極構造的閘電極40a。因此不需要金屬膜用曝光處理，能夠相對於絕緣膜的開口中心沒有誤差地形成場電極構造。另外，因為不需要金屬膜用曝光處理，所以能簡化程序。
第10圖是表示有關本發明的實施的形態1的半導體裝置的製造方法的變形例的圖。如圖所示，可以使絕緣膜為由有開口的絕緣膜34a及SiOx形成的絕緣膜33的積層構造。也可以像這樣將2種以上的膜層積形成絕緣膜。
實施形態2
第11圖是表示有關本發明的實施的形態2的半導體裝置的製造方法的流程圖。在此流程圖中，標示以和第1圖相同的符號的步驟如同上述所以省略其說明。
首先在半導體層的表面上形成第1絕緣膜以及第2絕緣膜(步驟10a)。參照第12圖說明步驟10a。第12圖是表示在半導體層32的表面上形成第1絕緣膜50，並在第1絕緣膜50的表面上形成第2絕緣膜52的圖。第1絕緣膜50用SiN形成，而第2絕緣膜52用SiOx形成。繼之，當步驟12、14以及16結束時，以光阻54和硬化層56a以及56b作為遮罩，蝕刻第1絕緣膜50以及第2絕緣膜52(步驟18a)。參照第13圖說明步驟18a。第13圖是表示藉由蝕刻形成有開口的第1絕緣膜50a(以後稱之為第1絕緣膜50a)及有開口的第2絕緣膜52a(以後稱為第2絕緣膜52a)的圖。
接著，選擇性蝕刻第2絕緣膜52a(步驟19)。參照第14圖說明步驟19。第14圖是表示選擇性蝕刻第2絕緣膜52a的圖。第2絕緣膜52a的蝕刻係以用氟自由基的乾蝕刻、氟酸系濕蝕刻、或將兩者並用實施。藉由此蝕刻使得第2絕緣膜52b的開口寬幅大於第1絕緣膜50a的開口寬幅。此外，第2絕緣膜52b的開口寬幅比光阻54的開口寬幅狹窄。
繼之執行步驟20、22以及24形成具有多段形狀的場電極構造的閘電極。第15圖是表示具有多段形狀的場電極構造的閘電極60的圖。場電極構造係由在第1絕緣膜50a上的部分和在第2絕緣膜52b上的部分而形成多段形狀。像這樣地把場電極構造作為多段形狀，就能提高半導體裝置的耐壓性。
如上述，依據本發明的實施形態2的半導體裝置的製造方法，藉由使第2絕緣膜52為可以相對於第1絕緣膜50進行選擇性蝕刻的材料，能夠形成具有多段形狀的場電極構造的閘電極60。另外，在對第2絕緣膜52a執行選擇性蝕刻的時候，並不蝕刻第1絕緣膜50a，所以能控制閘開口部的側面蝕刻。
本發明的實施形態2的半導體裝置的製造方法，其特徵在於，使用複數種的膜作為絕緣膜並將場電極構造作成多段形狀。因此，只要能夠進行選擇性蝕刻，絕緣膜的種類有2種以上即可。
另外，也可以在去除硬化層以後進行選擇性蝕刻，也可以執行複數回選擇蝕刻來調整絕緣膜的開口幅。
30．．．基板
32．．．半導體層
34．．．絕緣膜
36．．．光阻
38a、38b．．．硬化層
40．．．金屬層
40a．．．具有場電極構造的閘電極
第1圖為表示有關本發明的實施的形態1的半導體裝置的製造方法的流程圖。
第2圖為表示在半導體層的表面上形成絕緣膜的圖。
第3圖為表示在絕緣膜的表面上形成光阻的圖。
第4圖為表示在光阻上形成開口的圖。
第5圖為表示根據RELACS處理形成硬化層的圖。
第6圖為表示蝕刻絕緣膜的圖。
第7圖為表示去除硬化層的圖。
第8圖為表示形成金屬層的圖。
第9圖為表示用剝離法形成具有場電極構造的閘電極的圖。
第10圖為表示有關本發明的實施的形態1的半導體裝置的製造方法的變形例的圖。
第11圖為表示有關本發明的實施的形態2的半導體裝置的製造方法的流程圖。
第12圖為表示在半導體層的表面上形成第1絕緣膜，在第1絕緣膜的表面上形成第2絕緣膜的圖。
第13圖為表示藉由蝕刻有開口的第1絕緣膜和有開口的第2絕緣膜的圖。
第14圖為表示選擇性蝕刻第2絕緣膜的圖。
第15圖為表示具有多段形狀的場電極構造的閘電極的圖。
10～24．．．步驟

Claims (4)

  1. 一種半導體裝置之製造方法，其特徵在於包括：在半導體層的表面上形成絕緣膜的步驟；在前述絕緣膜的表面上形成有開口的光阻的步驟；使得和該光阻橋接反應的圖案收縮劑附著於光阻，在該光阻的內周形成硬化層的步驟；把上述光阻以及上述硬化層作為遮罩以蝕刻上述絕緣膜的步驟；殘留上述光阻並去除上述硬化層的步驟；在前述半導體層、前述絕緣膜以及前述光阻的表面上形成金屬層的步驟；以及藉由剝離(lift-off)法去除前述光阻以及前述光阻表面的前述金屬層的步驟。
  2. 如申請專利範圍第1項所述之半導體裝置之製造方法，其特徵在於：該光阻係用藉由感光變酸的材料形成；在形成前述硬化層的步驟前使該光阻感光；前述橋接反應以該酸作為觸媒並藉由將該圖案收縮劑加熱處理而發生；該硬化層之去除係用鹼性藥液進行。
  3. 如申請專利範圍第1或2項所述之半導體裝置之製造方法，前述絕緣膜是把不同的2種以上的膜積層而成。
  4. 如申請專利範圍第1項所述之半導體裝置之製造方法，其特徵在於包括： 前述絕緣膜為可選擇蝕刻的2種以上的膜積層而成；在形成前述金屬層的步驟前之選擇蝕刻的步驟，使得前述2種以上的膜中的至少一者較另一膜開口寬度較寬。
TW100147697A 2011-02-16 2011-12-21 半導體裝置之製造方法 TWI462161B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011030987A JP5768397B2 (ja) 2011-02-16 2011-02-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201236063A TW201236063A (en) 2012-09-01
TWI462161B true TWI462161B (zh) 2014-11-21

Family

ID=46579729

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100147697A TWI462161B (zh) 2011-02-16 2011-12-21 半導體裝置之製造方法

Country Status (5)

Country Link
US (1) US8524601B2 (zh)
JP (1) JP5768397B2 (zh)
CN (1) CN102646582B (zh)
DE (1) DE102011090172B4 (zh)
TW (1) TWI462161B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679699B (zh) * 2018-06-27 2019-12-11 日商三菱電機股份有限公司 半導體裝置之製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318592B2 (en) * 2007-01-10 2016-04-19 Infineon Technologies Americas Corp. Active area shaping of III-nitride devices utilizing a source-side field plate and a wider drain-side field plate
US8946778B2 (en) 2007-01-10 2015-02-03 International Rectifier Corporation Active area shaping of III-nitride devices utilizing steps of source-side and drain-side field plates
US8987784B2 (en) * 2007-01-10 2015-03-24 International Rectifier Corporation Active area shaping of III-nitride devices utilizing multiple dielectric materials
US9525052B2 (en) * 2007-01-10 2016-12-20 Infineon Technologies Americas Corp. Active area shaping of III-nitride devices utilizing a field plate defined by a dielectric body
WO2008086001A2 (en) 2007-01-10 2008-07-17 International Rectifier Corporation Active area shaping for iii-nitride device and process for its manufacture
US8946779B2 (en) * 2013-02-26 2015-02-03 Freescale Semiconductor, Inc. MISHFET and Schottky device integration
DE102014103540B4 (de) * 2014-03-14 2020-02-20 Infineon Technologies Austria Ag Halbleiterbauelement und integrierte schaltung
CN105448704B (zh) * 2014-09-30 2018-08-10 中芯国际集成电路制造(上海)有限公司 刻蚀方法
CN104701154A (zh) * 2015-03-11 2015-06-10 北京工业大学 一种使用化学收缩方法实现亚半微米t型栅的制备方法
JP7484479B2 (ja) 2020-06-19 2024-05-16 住友電気工業株式会社 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157121A1 (en) * 2006-12-28 2008-07-03 Fujitsu Limited High speed high power nitride semiconductor device
US20080305443A1 (en) * 2007-06-11 2008-12-11 Hiroko Nakamura Pattern forming method using relacs process

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148508A (ja) 1994-11-22 1996-06-07 Fujitsu Ltd 半導体装置の電極形成方法
TW372337B (en) 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
US6270929B1 (en) * 2000-07-20 2001-08-07 Advanced Micro Devices, Inc. Damascene T-gate using a relacs flow
EP1335418B1 (en) * 2002-02-05 2005-09-07 Bernd E. Dr. Maile Method of fabricating a T-shaped electrode
KR100475080B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
JP4287383B2 (ja) * 2003-05-09 2009-07-01 富士通株式会社 レジストの加工方法及び半導体装置の製造方法
JP4417677B2 (ja) 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
KR100618851B1 (ko) * 2004-04-08 2006-09-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴 형성용 코팅 조성물 제조 방법 및 반도체 소자의제조 방법
JP4197691B2 (ja) 2005-06-21 2008-12-17 株式会社東芝 半導体装置の製造方法
JP2007059711A (ja) * 2005-08-25 2007-03-08 Sumitomo Electric Ind Ltd フィールドプレート構造の形成方法および半導体装置
JP2008066587A (ja) * 2006-09-08 2008-03-21 Toshiba Corp パターン形成方法
KR20080061651A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 형성방법
JP5058733B2 (ja) * 2007-09-12 2012-10-24 ＡｚエレクトロニックマテリアルズＩｐ株式会社 ケイ素含有微細パターン形成用組成物を用いた微細パターン形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157121A1 (en) * 2006-12-28 2008-07-03 Fujitsu Limited High speed high power nitride semiconductor device
US20080305443A1 (en) * 2007-06-11 2008-12-11 Hiroko Nakamura Pattern forming method using relacs process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679699B (zh) * 2018-06-27 2019-12-11 日商三菱電機股份有限公司 半導體裝置之製造方法

Also Published As

Publication number Publication date
CN102646582B (zh) 2015-03-25
DE102011090172A1 (de) 2012-08-16
TW201236063A (en) 2012-09-01
US8524601B2 (en) 2013-09-03
US20120208365A1 (en) 2012-08-16
JP2012169539A (ja) 2012-09-06
JP5768397B2 (ja) 2015-08-26
CN102646582A (zh) 2012-08-22
DE102011090172B4 (de) 2017-12-21

Similar Documents

Publication Publication Date Title
TWI462161B (zh) 半導體裝置之製造方法
TWI404141B (zh) 圖案形成方法、半導體裝置之製造方法及半導體裝置之製造裝置
TWI701712B (zh) 圖案化目標層的製備方法
US10593551B2 (en) Method to increase the process window in double patterning process
TWI669574B (zh) 半導體裝置的製造方法
KR101033354B1 (ko) 반도체 소자의 미세패턴 형성방법
KR100640974B1 (ko) 반도체 소자의 제조방법
JP2021082711A (ja) 半導体装置の製造方法
WO2019119598A1 (zh) 金属光掩膜的制作方法以及金属光掩膜
CN103199016A (zh) 防止光刻胶在湿法刻蚀中产生缺陷的工艺方法
TWI620322B (zh) 半導體裝置的製造方法
KR100584498B1 (ko) 포토레지스트 패턴 제거 방법
JP2011176042A (ja) 半導体回路パターンの形成方法
KR100564746B1 (ko) 화합물 반도체 소자의 티형 게이트 제조 방법
JP4267298B2 (ja) 半導体素子の製造方法
TWI656414B (zh) 去除光阻層的方法
JPS5950053B2 (ja) 写真蝕刻方法
JPH01199434A (ja) 半導体素子の製造方法
KR100816242B1 (ko) 반도체 소자 제조 방법
JP2000216369A (ja) フォトレジスト材料の除去プロセス及び該除去プロセスを使用したｃｍｏｓフォトセンサ―の製造方法
KR20100080169A (ko) 반도체소자의 미세패턴 형성방법
KR20050064265A (ko) 반도체 소자의 절연막 패터닝 방법
KR20090040999A (ko) 반도체 소자의 제조 방법
KR20060122149A (ko) 낸드 플래쉬 메모리 소자의 제조방법
JPS62241333A (ja) 半導体装置の製造方法