-
TECHNISCHES GEBIET
-
Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement und auf eine integrierte Schaltung mit dem Halbleiterbauelement.
-
HINTERGRUND
-
Halbleiterbauelemente der Leistungselektronik dienen beispielsweise als Leistungsschalter, die eine hohe Stromtragfähigkeit bei gleichzeitig hoher Sperrfähigkeit aufweisen.
-
-
Generell werden Halbleiterbauelemente gesucht, die eine verbesserte Zuverlässigkeit aufweisen, indem sie beispielsweise ihre Sperrfähigkeit über eine lange Betriebsdauer sowie unter extremen Betriebsbedingungen beibehalten.
-
Es ist daher Aufgabe der vorliegenden Erfindung, ein verbessertes Halbleiterbauelement sowie ein Verfahren zur Herstellung eines verbesserten Halbleiterbauelements anzugeben.
-
ZUSAMMENFASSUNG
-
Gemäß der vorliegenden Erfindung wird die Aufgabe durch den Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterentwicklungen sind in den abhängigen Patentansprüchen beschrieben.
-
Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden detaillierten Beschreibung und Betrachten der begleitenden Zeichnungen erkennen.
-
Figurenliste
-
Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsbeispielen der Erfindung zu liefern, und sie sind in der Offenbarung beinhaltet und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien. Andere Ausführungsbeispiele der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser zu verstehen sind. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben entsprechend ähnliche Teile an.
- 1A zeigt eine Draufsicht eines Halbleiterbauelements.
- 1B zeigt eine Querschnittsansicht eines Teils des in 1A gezeigten Halbleiterbauelements.
- 2A und 2B veranschaulichen schematisch einen Teil des in 1B gezeigten Halbleiterbauelements gemäß Ausführungsformen.
- 3A und 3B zeigen Querschnittsansichten eines Teils eines Halbleiterbauelements gemäß einer weiteren Ausführungsform.
- 4A und 4B zeigen Querschnittsansichten eines Teils einer weiteren Ausführungsform eines Halbleiterbauelements.
- 5A zeigt eine Querschnittsansicht eines Teils einer weiteren Ausführungsform eines Halbleiterbauelements.
- 5B bis 5D zeigen Draufsichten auf das in 5A gezeigte Halbleiterbauelement.
- 6 veranschaulicht ein Verfahren zur Herstellung eines Halbleiterbauelements; und
- 7 veranschaulicht ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß einer weiteren Ausführungsform.
-
DETAILLIERTE BESCHREIBUNG
-
In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in welchen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird eine Richtungsterminologie wie „oben“, „unten“, „vorne“, „hinten“, „vorlaufend“, „nachlaufend“ usw. unter Hinweis auf die Orientierung der gerade beschriebenen Figuren verwendet. Da Komponenten von Ausführungsbeispielen der vorliegenden Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Veranschaulichungszwecke und keineswegs begrenzend benutzt. Es ist zu verstehen, dass andere Ausführungsbeispiele herangezogen werden und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Die folgende Detailbeschreibung ist daher nicht in einem begrenzenden Sinn aufzufassen, und der Bereich der vorliegenden Erfindung wird durch die beigefügten Patentansprüche festgelegt.
-
Die Begriffe „Substrat“ oder „Halbleitersubstrat“, die in der folgenden Beschreibung verwendet werden, umfassen jegliche auf einem Halbleiter beruhende Struktur, die eine Halbleiteroberfläche hat. Substrat und Struktur sind so zu verstehen, dass sie Silizium, Silizium auf einem Isolator (SOI), Silizium auf einem Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, die durch eine Grund- bzw. Basishalbleiterlage gelagert sind, und andere Halbleiterstrukturen umfassen. Beispielsweise kann das „Substrat“ oder „Halbleitersubstrat“ ein monokristallines Material sein. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter kann ebenso Siliziumcarbid, Silizium-Germanium, Germanium, Germanium- oder Galliumarsenid oder Galliumnitrid sein.
-
In der vorliegenden Offenbarung wird Bezug genommen auf dotierte Teile, wie beispielsweise dotierte Teile eines ersten oder eines zweiten Leitfähigkeitstyps. Wie klar zu verstehen ist, können sich die Begriffe „erster“ und „zweiter“ Leitfähigkeitstyps auf n- oder p-dotierte Halbleiterteile oder umgekehrt beziehen. Diese Teile können durch allgemein bekannte Dotierverfahren mittels Dotierstoffen, wie beispielsweise As, P, S, Sb als ein n-Dotierstoff für Silizium-Material gebildet sein. Beispiele für einen p-Dotierstoff für Silizium-Material umfassen B, Al oder In.
-
Die hierin verwendeten Ausdrücke „gekoppelt“ und/oder „elektrisch gekoppelt“ erfordern keine direkte Kopplung, sondern lassen Elemente zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen zu. Der Ausdruck „elektrisch verbunden“ soll eine niederohmige elektrische Verbindung zwischen den elektrisch miteinander verbundenen Elementen angeben.
-
1A zeigt eine Draufsicht auf ein Halbleiterbauelement 1 gemäß einer Ausführungsform. Das Halbleiterbauelement 1 umfasst einen aktiven Bereich 120 sowie einen am Rand angeordneten Randbereich 220. Beispielsweise kann das Halbleiterbauelement 1 in einem Halbleiter-Chip verwirklicht sein, und der aktive Bereich 120 ist im Zentralbereich des Halbleiter-Chips angeordnet, während der Bereich 220 am Rand des Halbleiter-Chips angeordnet ist. Am äußersten Rand des Halbleiter-Chips befindet sich ein Säge- bzw. Ritzrahmen 225, an dem beispielsweise beim Vereinzeln die einzelnen Halbleiter-Chips aus einem Halbleiterwafer herausgesägt sind.
-
In 1A ist das Halbleiterbauelement 1 als rechteckig, beispielsweise quadratisch, dargestellt. Es ist jedoch selbstverständlich, dass das Bauelement 1 jede beliebige Form annehmen kann. Beispielsweise können die Ecken abgerundet sein, oder das Halbleiterbauelement 1 kann weitgehend rund, oval, oder mit jeder anderen Form verwirklicht sein. Der aktive Bereich 120 enthält diejenigen Bauelementteile wie beispielsweise Gate, Source, Drain, Anode, Kathode, die die Funktionalität des Halbleiterbauelements bestimmen. Beispielsweise kann der aktive Bereich 120 eine Anordnung mit einer Vielzahl von parallel zueinander angeordneten und parallel miteinander verschalteten, in einem Halbleitersubstrat ausgebildeten Bauelement-Zellen sein. Gemäß einer weiteren Ausführungsform kann der aktive Bereich 120 auch nur eine Bauelement-Zelle enthalten. Beispiele für die Bauelement-Zellen sind unipolare Bauelemente, wie beispielsweise MOSFETs (Metal Oxide Semiconductor Field Effect Transistor) oder Schottky-Dioden. Weitere Beispiele können bipolare Bauelemente wie beispielsweise Dioden, insbesondere PIN-Dioden, bipolare Transistoren, IGBTs (Insulated Gate Bipolar Transistor)oder Thyristoren sein. Weiterhin können verschiedene Bauelemente im aktiven Bereich 120 miteinander kombiniert sein.
-
In dem außerhalb des aktiven Bereichs angeordneten Randbereich 220 sind Elemente des Randabschlusses enthalten. Diese dienen in der Regel dazu, vertikale Spannungen innerhalb des Halbleiterbauelements, die beispielsweise mehrere 100 V oder mehrere 1000 V betragen können, lateral abzubauen. Bei einem geeignet ausgestalteten Randbereich wird die Sperrfähigkeit des Halbleiterbauelements sichergestellt. Beispiele für Randabschlussstrukturen im Randbereich umfassen eine oder eine Kombination aus Guardringen, Feldplatten, Junction Termination Extension (JTE) Strukturen, Variation of Lateral Doping (VLD) Strukturen.
-
1B zeigt nun eine Querschnittsansicht eines Teils eines Randabschlusses des in 1A dargestellten Halbleiterbauelements. In einer ersten Hauptoberfläche 110 eines Halbleitersubstrats 100 sind verschiedene dotierte Bereiche 227, 252 ausgebildet. Der in 1B links dargestellte Bereich ist dabei der Ritzrahmen 225, welcher den dotierten Bereich 227, der p- oder n-dotiert sein kann, enthält. Der dotierte Bereich 252 ist Teil des aktiven Bereichs des Halbleiterbauelements. Die Isolierungsschicht 240 und gegebenenfalls weitere Schichten sind über der ersten Hauptoberfläche 110 des Halbleiterbauelements angeordnet. Der Randbereich 220 ist zwischen aktivem Bereich 120 und Ritzrahmen 225 angeordnet. Im Randbereich 220 ist einerseits eine sogenannte Channel-Stopper-Elektrode 251 vorgesehen, die beispielsweise mit dem Drain-Potential verbunden sein kann. Der Randbereich 220 kann weiterhin eine Source-Feldplatte 239 umfassen, die auf Source-Potential liegen kann. Üblicherweise wird zwischen der Source-Feldplatte 239 und der Channel-Stopper-Elektrode 251 die Sperrspannung lateral abgebaut. Die Channel-Stopper-Elektrode 251 ist beispielsweise so verschaltet, dass sie den Verlauf der Äquipotentiallinien in der Weise beeinflusst, dass die Sperrspannung in geeigneter Weise abgebaut werden kann. Weiterhin kann der sogenannte Gate-Runner 235 im Randbereich 220 angeordnet sein. Der Gate-Runner hat beispielsweise die Aufgabe, das Gate-Potential im aktiven Bereich auf die jeweiligen Gate-Elektroden zu verteilen. Im aktiven Bereich 120 ist als Beispiel eines der vorstehend genannten Bauelemente dargestellt. Es ist selbstverständlich, dass diese in beliebiger Weise wie vorstehend beschrieben ausgeführt sein können. Weiterhin können auf der Unterseite des Halbleitersubstrats 100 weitere Schichten, beispielsweise dotierte Schichten, Metallschichten usw. vorgesehen sein, um die Funktionalität des Bauelements sicherzustellen.
-
2A zeigt eine Querschnittsansicht eines Teils eines Randabschlusses 220, insbesondere der Channel-Stopper-Elektrode 251. Die dargestellte Querschnittsansicht zeigt eine über der ersten Hauptoberfläche 110 eines Halbleitersubstrats 100 angeordnete isolierende Schicht 240, die beispielsweise aus Siliziumoxid hergestellt sein kann. Weiterhin kann eine leitende Schicht 246, beispielsweise eine Polysiliziumschicht zwischen der Channel-Stopper-Elektrode 251 und der Halbleiteroberfläche 110 angeordnet sein. Ein Teil der isolierenden Schicht 240 ist ferner zwischen der leitenden Schicht 246 und der Channel-Stopper-Elektrode 251 angeordnet. Eine weitere isolierende Schicht 242, die beispielsweise Imid oder einen geeigneten anderen Isolator enthalten kann, ist über diesen Schichten angeordnet. Weiterhin kann ein geeignetes abschließendes Material 245 wie beispielsweise Weichverguss oder Pressmasse über der Imidschicht 242 angeordnet sein.
-
Es wurde festgestellt, dass die Zuverlässigkeit des Halbleiterbauelements über einen längeren Zeitraum verbessert werden kann, wenn ein leitendes Element 230 des Halbleiterbauelements, zum Beispiel eine der Elektroden, beispielsweise die Channel-Stopper-Elektrode 251 auf der vom Halbleitersubstrat 100 abgewandten Seite eine gegenüber einer horizontalen Schicht vergrößerte Oberfläche aufweist.
-
Beispielsweise kann, wie in 2A gezeigt, das Element einen Elementbereich haben, an den keine elektrischen Kontakte zu einer darüber- oder darunterliegenden elektrisch leitenden Ebene angrenzen. In Bezug auf die in 2A gezeigte Struktur bedeutet dies, dass das Element durchaus mit anderen Bauelementen oder elektrisch leitenden Ebenen elektrisch leitend verbunden sein kann. Allerdings befinden sich die Kontakte in einer Ebene vor oder hinter der dargestellten Zeichenebene. Wie in 2A gezeigt, kann auf der vom Halbleitersubstrat abgewandten Oberfläche des Elements eine gegenüber der dem Halbleitersubstrat zugewandten Oberfläche vergrößerte Oberfläche vorgesehen sein. Zum Beispiel kann die vom Halbleitersubstrat 100 abgewandte Oberfläche 2301 des Elements 230 strukturiert sein und Erhebungen 231 und Vertiefungen 232 aufweisen. Dabei kann das Element 230 aus lediglich einer leitenden Schicht aufgebaut sein. Alternativ ist auch denkbar, dass das Element 230 eine Grundschicht 233 mit planarer Oberfläche sowie eine Strukturierungsschicht 234 enthält, die beispielsweise aus einzelnen Stegen und dazwischen angeordneten Zwischenräumen 236 aufgebaut sein kann, wie in 2B veranschaulicht ist. Die Strukturierungsschicht 234 kann aus einem Material hergestellt sein, welches selektiv in Bezug auf das Material aus der Grundschicht 233 ätzbar ist. Weiterhin kann die Strukturierungsschicht 234 beispielsweise aus leitendem Material hergestellt sein. Wenn das Element 230 eine Grundschicht 233 sowie eine Strukturierungsschicht 234 enthält, ist die Tiefe der Erhebungen durch die Schicht der Strukturierungsschicht 234 einstellbar. Entsprechend kann auch die Vergrößerung der Oberfläche des Elements 230 gegenüber einer horizontalen Oberfläche eingestellt werden. Die Breite des Elements 230 beträgt beispielsweise etwa 10 bis 300 µm, weiterhin beispielhaft zwischen 20 und 100 µm, die hervorstehenden Bereiche 231 können beispielsweise eine Breite von 100 nm bis 50 µm und jeweils eine geeignet ausgewählte Tiefe haben, wobei die Breite des Elements und die Breite der hervorstehenden Bereiche jeweils entlang derselben Richtung gemessen sind. Beispielsweise kann die Tiefe so ausgewählt werden, dass die Oberfläche in einem gewünschten Maße vergrößert ist. Die Tiefe kann beispielsweise mehr als 5 nm bis zu mehreren µm, weiterhin beispielhaft mehr als 100 nm bis 1 µm betragen. 2B zeigt überdies eine geringfügig veränderte Geometrie der Channelstopper-Elektrode 251, die sich seitlich über die Seitenflanke des erhabenen Bereichs der isolierenden Schicht 240 hinweg erstreckt und bei der die leitende Schicht 246 eine etwas kleinere laterale Ausdehnung aufweist. Selbstverständlich kann diese Geometrie der Channelstopper-Elektrode 251 auf beliebig andere Ausführungsformen des Halbleiterbauelements angewendet werden. Umgekehrt kann die in 2B gezeigte Ausführungsform auch mit einer anderen Geometrie der Channelstopper-Elektrode ausgeführt sein.
-
Die 3A und 3B veranschaulichen eine alternative Ausgestaltung des Elements 230 mit einer vergrößerten Oberfläche des Elements 230. In 3A bezeichnen dieselben Bezugszeichen dieselben Elemente wie in 2A, so dass eine detaillierte Beschreibung der Elemente weggelassen wird. Gemäß 3A ist über dem Element 230 eine weitere Schicht 237 vorgesehen, deren Oberfläche 2371 porös ist. Gemäß einer Ausgestaltung kann die Schicht 237 als durchgängige und homogene Schicht über dem Element 230 ausgebildet werden und nachfolgend durch ein geeignetes Ätzverfahren porös gemacht werden. Alternativ ist es aber auch möglich, bereits durch das Abscheideverfahren die poröse Struktur zu erzeugen. Beispiele für das Material der porösen Schicht umfassen beliebige leitende Materialien, die als poröse Schicht aufgebracht werden können, wie beispielsweise Kupfer, Aluminium oder dotiertes Polysilizium.
-
Gemäß der in 3B gezeigten Ausführungsform wird die Oberfläche 2301 des Elements 230 selbst porös gemacht, so dass in der Oberfläche 2301 des Elements 230 eine Vielzahl von kleinen Poren 238 vorgesehen ist. Beispielsweise kann der Durchmesser der Poren 238 10-100 nm betragen. Die Oberfläche 2301 des Elements 230 kann beispielsweise durch geeignete Ätzverfahren, beispielsweise anodisches Ätzen oder anodische Oxidation und gegebenenfalls nachfolgendes Entfernen der erzeugten Oxidschicht porös gemacht werden.
-
Das in den 2A, 2B, 3A und 3B gezeigte Halbleiterbauelement umfasst somit ein Element 230 aus einem leitenden Material, welches über einer Oberfläche 110 eines Halbleitersubstrats 100 angeordnet ist, mit einem Elementbereich, an den keine elektrischen Kontakte zu einer darüber- oder darunterliegenden elektrisch leitenden Ebene angrenzen. Eine vom Halbleitersubstrat 100 abgewandte Oberfläche des Elementbereichs ist mit Erhebungen oder Vertiefungen strukturiert und eine dem Halbleitersubstrat 100 zugewandte Oberfläche des Elementbereichs ist weniger oder nicht strukturiert. Der Elementbereich kann jeweils beliebig klein sein, solange die vom Halbleitersubstrat abgewandte Oberfläche mit Erhebungen oder Vertiefungen strukturiert ist. Der Begriff „darüber- oder darunterliegende elektrisch leitende Ebene“ umfasst dabei beispielsweise eine in einer anderen Bauelementebene des Halbleiterbauelements angeordnete Metallisierungsschicht, eine im Halbleitersubstrat vergrabene oder auf ihm angeordnete dotierte Halbleiterschicht, das Halbleitersubstrat selbst oder Bereiche des Halbleitersubstrats.
-
Beispielsweise kann die vom Halbleitersubstrat abgewandte Oberfläche des Elementbereichs 2301 photolithographisch strukturiert sein. Gemäß einer Ausführungsform kann das Element eine erste und eine zweite, über der ersten Schicht 233 angeordnete Schicht 234 umfassen, und die zweite Schicht 234 kann strukturiert sein.
-
Gemäß einer weiteren Ausführungsform kann die vom Halbleitersubstrat abgewandte Oberfläche des Elementbereichs 2301 porös sein, wobei die Erhebungen oder Vertiefungen durch Teile von Poren realisiert sind. Alternativ kann die vom Halbleitersubstrat abgewandte Oberfläche des Elementbereichs Dendriten aufweisen und die Erhebungen oder Vertiefungen sind durch Teile der Dendriten realisiert. Gemäß einer weiteren Ausführungsform können sich die Vertiefungen 232 bis zu einer dem Halbleitersubstrat zugewandten Oberfläche 2300 des Elementbereichs erstrecken und somit Öffnungen bilden.
-
Beispielsweise kann eine dem Halbleitersubstrat zugewandte Oberfläche des Elementbereichs 2300 horizontal sein. Weiterhin kann eine Oberflächenrauhigkeit auf der vom Halbleitersubstrat abgewandten Oberfläche 2301, 2371 des Elementbereichs größer als auf der dem Halbleitersubstrat zugewandten Oberfläche 2300 des Elementbereichs sein. Beispielsweise kann die Oberflächenrauhigkeit durch Messung des Abstands von einer vorgegebenen Anzahl an beispielsweise gleichmäßig oder zufällig verteilten Stellen auf der Oberfläche 2300, 2301, 2371 zu einer Referenzebene, Bestimmung des Mittelwerts und der Standardabweichung bzw. Varianz ermittelt werden. Beispielsweise kann die vom Halbleitersubstrat abgewandte Oberfläche 2301, 2371 eine um mehr als 10 %, gemäß einer weiteren Ausführungsform mehr als 50 % und insbesondere mehr als 100 % gegenüber der dem Halbleitersubstrat zugewandten Oberfläche 2300 erhöhte Oberflächenrauhigkeit aufweisen.
-
Beispielsweise kann eine dem Halbleitersubstrat zugewandte Oberfläche 2300 des Elementbereichs horizontal sein und eine vom Halbleitersubstrat abgewandte Oberfläche 2301, 2371 eine gegenüber einer horizontalen Oberfläche vergrößerte Oberfläche aufweisen. Damit kann eine Vergrößerung der Oberfläche erzielt werden ohne die durch die Metallisierung belegte Chipfläche zu vergrößern. Das Halbleiterbauelement umfasst ferner eine isolierende Schicht 242 über dem Element 230.
-
Dabei kann die vom Halbleitersubstrat abgewandte Oberfläche 2301 Erhebungen 234 und Vertiefungen 236 aufweisen. Alternativ kann die vom Halbleitersubstrat 100 abgewandte Oberfläche 2301, 2371 porös sein.
-
Die 4A, 4B zeigen weitere Ausführungsformen. Gemäß den 4A und 4B wird eine Vergrößerung der Oberfläche des Elements 230 dadurch erreicht, dass eine unterhalb des Elements angeordnete Schicht geeignet strukturiert ist. Genauer gesagt ist die dem Element 230 zugewandte Oberfläche der Schicht 240 so strukturiert, dass in Abhängigkeit von der Schichtdicke d des Elements die von dem Halbleitersubstrat abgewandte Oberfläche des Elements eine Vergrößerung von beispielsweise mindestens 100 % gegenüber einer horizontalen Oberfläche aufweist. Beispielsweise kann, wie in 4A gezeigt, die Schicht 240 derart strukturiert sein, dass sie Vertiefungen aufweist. Dabei kann die Tiefe l der Vertiefungen 2471 beispielsweise durch die Ätzzeit beim Ätzen der Schicht 240 bestimmt werden. Die Tiefe l der Vertiefungen wird so bestimmt, dass bei einer vorgegebenen Schichtdicke der leitenden Schicht 230 eine vorgegebene Vergrößerung gegenüber einer horizontalen Oberfläche erzielt wird. Die vorgegebene Vergrößerung beträgt dabei mindestens 100 %. Gemäß einer weiteren Ausführungsform kann die Schicht 240 derart strukturiert werden, dass sie Stege und Zwischenräume zwischen den Stegen aufweist. Es werden also Öffnungen in der Schicht 240 ausgebildet. Diese Situation ist in 4B veranschaulicht. Durch Auswahl der Schichtdicke s der Strukturierungsschicht 240 kann damit die Tiefe und damit beispielsweise die Höhe der Stege 2472 bestimmt werden. Entsprechend kann auch hier die von dem Halbleitersubstrat abgewandte Oberfläche 2301 des Elements eine vorgegebene Vergrößerung gegenüber einer horizontalen Oberfläche aufweisen. Beispielsweise kann die Vergrößerung von der Schichtdicke d des Elements 230 abhängen. Gemäß einer weiteren Ausführungsform kann hier die Summe der horizontal gemessenen Flächen der Öffnungen mindestens beispielhaft 5 %, 30 % oder 50 % der horizontal gemessenen Fläche des Elements betragen. Das heißt, die mit Öffnungen, beispielsweise Kontakten belegte Fläche des Elements beträgt mindestens beispielhaft 5 %, 30 % oder 50 % der Elementfläche. Zum Beispiel können die Öffnungen kontinuierlich als eine durchgängige Öffnung oder auch als unterbrochene Öffnungen ausgeführt sein.
-
Bei den in den 4A und 4B dargestellten Ausführungsformen ist eine Vergrößerung der Oberfläche des Elements 230 ohne übermäßig hohen zusätzlichen Prozessierungsaufwand und ohne Vergrößerung der Grundfläche der Metallisierung möglich.
-
Gemäß der in 5A dargestellten Ausführungsform umfasst das Halbleiterbauelement in dem Randbereich außerhalb der Transistoranordnung eine Feldplatte, wobei Öffnungen in der Feldplatte ausgebildet sind und die Feldplatte über einer Oberfläche des Halbleitersubstrats angeordnet ist, oder mindestens zwei Feldplattenabschnitte, die über einer Oberfläche des Halbleitersubstrats angeordnet sind, welche mit einem gemeinsamen Anschluss verbunden sind. Wie in 5B veranschaulicht ist, kann die Feldplatte beispielsweise mehrere, zum Beispiel zwei oder drei voneinander beabstandete Feldplattenabschnitte 230a, 230b umfassen. Die Feldplattenabschnitte 230a, 230b können voneinander vollständig, beispielsweise entlang ihrer gesamten Länge, räumlich getrennt sein. Die Feldplattenabschnitte 230a, 230b können mit einem gemeinsamen elektrischen Anschluss verbunden sein, so dass sie auf einem Potenzial gehalten werden. Beispielweise können die Feldplattenabschnitte 230a, 230b mit dem Drain- oder Source-Potenzial verbunden sein. Die voneinander räumlich getrennten Feldplattenabschnitte können beispielsweise parallel verlaufen oder in sonstiger Weise zueinander benachbart verlaufen.
-
Wie in 5C veranschaulicht ist, können die Feldplattenabschnitte 230a, 230b auch abschnittsweise voneinander räumlich getrennt sein und stellenweise miteinander räumlich verbunden sein. Weiterhin kann, wie in 5D veranschaulicht, die Feldplatte 230 Öffnungen 230c aufweisen, die eine beliebige Form haben können.
-
5A zeigt eine Querschnittsansicht dieser Ausführungsformen. Die Seitenflanken 203a, 203b der Feldplattenabschnitte 230a, 230b können beispielsweise nicht senkrecht in Bezug auf eine horizontale Oberfläche, beispielsweise den Oberflächenbereich der angrenzenden Isolierungsschicht 240 ausgebildet sein. Gemäß einer Ausführungsform ist der Winkel α, der zwischen der Seitenflanke 203a, 203b und dem an den jeweiligen Feldplattenabschnitt 230a, 230b angrenzenden Oberflächenbereich gemessen wird, kleiner als 90°, beispielsweise 40 bis 80°. Durch Einstellen der Parameter des Verfahrens zum Ätzen der Öffnungen 230c oder mindestens teilweisen Trennen der Feldplattenabschnitte 230a, 230b lässt sich der Winkel α auf einen gewünschten Wert einstellen.
-
Gemäß der in 5A bis 5D gezeigten Ausführungsform ist die sich ergebende Oberfläche der beiden Feldplattenabschnitte 230a, 230b gegenüber einem einzigen Element bzw. einem Element ohne Öffnungen vergrößert, so dass die Zuverlässigkeit des Halbleiterbauelements erhöht wird. Dabei ist eine Vergrößerung der Oberfläche des Elements 230 ohne übermäßig hohen zusätzlichen Prozessierungsaufwand und ohne Vergrößerung der Grundfläche der Metallisierung möglich. Die Feldplattenabschnitte 230a, 230b bzw. die Öffnungen in der Feldplatte 230 können durch ein Ätzverfahren unter Verwendung einer geeigneten Ätzmaske herstellt werden. Beispielsweise können die Zwischenräume zwischen benachbarten Feldplattenabschnitten 230a, 230b und die Öffnungen 230c in der Feldplatte 230 durch nasschemische oder Plasma-Ätzverfahren geätzt werden.
-
Das in dieser Beschreibung beschriebene Element 230 kann die Channel-Stopper-Elektrode 251 bilden. Alternativ kann es jedoch auch eine beliebige andere Feldelektrode, beispielsweise die Source-Feldplatte 239 bilden. Gemäß einer weiteren Ausgestaltung kann das im Rahmen dieser Anmeldung beschriebene Element auch innerhalb des aktiven Bereichs des Halbleiterbauelements angeordnet sein. Das Element 230 kann aus einem beliebigen leitenden Material hergestellt werden, beispielsweise aus Aluminium oder aus anderen Metallen oder Metallkombinationen, beispielsweise TiW/Cu/TiN. Weiterhin kann das Element 230 auch Polysilizium enthalten.
-
6 veranschaulicht ein Verfahren zur Herstellung eines Halbleiterbauelements. Das Verfahren umfasst das Ausbilden eines Elements aus einem leitenden Material über einer Oberfläche eines Halbleitersubstrats, wobei eine vom Halbleitersubstrat abgewandte Oberfläche des Elementbereichs mit Erhebungen oder Vertiefungen strukturiert ist (S100) und eine dem Halbleitersubstrat zugewandte Oberfläche des Elementbereichs weniger oder nicht strukturiert ist, und das Ausbilden einer isolierenden Schicht über dem Element (S150). Gemäß einer Ausführungsform kann das Ausbilden des Elements das Ausbilden eines Elements mit einer planaren Oberfläche und ein anschließendes Verfahren zur Erzeugung einer porösen Oberfläche beinhalten. Beispielsweise kann das Element durch ein geeignetes Ätzverfahren porös gemacht werden. Beispiele für geeignete Verfahren zur Erzeugung einer porösen Oberfläche umfassen beispielsweise anodisches Ätzen oder anodische Oxidation.
-
Gemäß einer weiteren Alternative kann das Element durch Ausbilden eines Elements mit einer planaren Oberfläche sowie das Aufbringen einer porösen Schicht ausgebildet werden. Beispiele für das Aufbringen einer porösen Schicht umfassen beispielsweise ein sogenanntes Plasma-Dust-Verfahren. Hier kann über die Abscheidungsparameter und eine optional danach durchgeführte geeignete Temperung die Körnergröße gezielt gesteuert werden. Beispiele für eine durch dieses Verfahren herstellbare Metallisierung umfassen Kupfer und Aluminium.
-
Gemäß einer weiteren Ausgestaltung können metallische Dendrite gewachsen werden, was beispielsweise bei einer Kupfer- oder Silbermetallisierung durchführbar ist.
-
Gemäß einer weiteren Ausführungsform kann die vom Halbleitersubstrat abgewandte Oberfläche des Elementbereichs photolithographisch strukturiert sein.
-
Gemäß einer Ausführungsform kann das Element einstückig ausgebildet sein oder mehrere Schichten umfassen. Beispielsweise kann das Element mit einer planaren Oberfläche ausgebildet werden. Nachfolgend kann eine Strukturierungsschicht aufgebracht und strukturiert werden. Beispielsweise kann die Strukturierungsschicht selektiv zu dem Material des Elements ätzbar sein, so dass durch Bestimmung der Schichtdicke der Strukturierungsschicht, die Höhe der Erhebungen und somit die Oberflächenvergrößerung einstellbar sind.
-
7 veranschaulicht ein weiteres Verfahren zur Herstellung eines Halbleiterbauelements. Das in 7 gezeigte Verfahren umfasst das Ausbilden einer Strukturierungsschicht über einer Oberfläche eines Halbleitersubstrats (S200), Ausbilden eines Elements aus einem leitenden Material über der Strukturierungsschicht (S220), wobei eine dem Element zugewandte Oberfläche der Strukturierungsschicht so strukturiert wird, dass in Abhängigkeit von der Schichtdicke des Elements die von dem Halbleitersubstrat abgewandte Oberfläche des Elements gegenüber einer horizontalen Oberfläche eine Vergrößerung von 10 % oder mehr aufweist.
-
Gemäß dieser Ausführungsform kann das Element durch das Ausbilden und Strukturieren einer Strukturierungsschicht, welche unterhalb des Elements angeordnet ist, ausgebildet werden. Dabei kann beispielsweise die Strukturierung derart erfolgen, dass bei einer vorgegebenen Schichtdicke des Elements eine vorbestimmte Oberflächenvergrößerung erzielbar ist. Gemäß einer Ausgestaltung kann beispielsweise die Schichtdicke der Strukturierungsschicht geeignet bemessen werden. Die Strukturierungsschicht kann durch lokal vollständiges (auf die Schichtdicke der Strukturierungsschicht bezogenes) Entfernen der Strukturierungsschicht strukturiert werden. Dadurch ist eine vorbestimmte Oberflächenvergrößerung erzielbar. Alternativ können Vertiefungen in die Strukturierungsschicht beispielsweise durch Ätzen definiert werden. Durch Bemessung der Tiefe der Vertiefungen kann ebenfalls eine vorbestimmte Oberflächenvergrößerung erzielt werden.
-
Gemäß weiterer Ausführungsformen können die verschiedenen Maßnahmen zur Vergrößerung der Oberfläche auch miteinander kombiniert werden.
