CN109243977B - 一种半导体器件及其制造方法和电子装置 - Google Patents

一种半导体器件及其制造方法和电子装置 Download PDF

Info

Publication number
CN109243977B
CN109243977B CN201710558135.3A CN201710558135A CN109243977B CN 109243977 B CN109243977 B CN 109243977B CN 201710558135 A CN201710558135 A CN 201710558135A CN 109243977 B CN109243977 B CN 109243977B
Authority
CN
China
Prior art keywords
field
dielectric layer
interlayer dielectric
field plate
device substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710558135.3A
Other languages
English (en)
Other versions
CN109243977A (zh
Inventor
刘剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710558135.3A priority Critical patent/CN109243977B/zh
Publication of CN109243977A publication Critical patent/CN109243977A/zh
Application granted granted Critical
Publication of CN109243977B publication Critical patent/CN109243977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种半导体器件及其制造方法和电子装置，包括：提供器件衬底，所述器件衬底包括终端区，在所述终端区的所述器件衬底的正面形成有层间介电层；形成若干间隔设置的第一场板，以覆盖所述终端区的部分所述器件衬底表面以及部分所述层间介电层；在所述第一场板的至少一侧壁上形成位于所述层间介电层之上的间隙壁，其中，所述间隙壁的侧面与所述侧面外侧的所述层间介电层的表面之间的夹角为钝角。本发明的方法增加了器件衬底临时解键合的工艺窗口，从而确保减薄后的器件衬底临时解键合工艺顺利进行。

Description

一种半导体器件及其制造方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。
背景技术
由于绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，简称IGBT)器件性能的要求，需要在晶圆(wafer)减薄之后进行清洗、注入、退火和金属化等工艺。针对600V～1200V IGBT器件，晶圆减薄厚度为60um～120um。如此薄的晶圆无法进行常规的清洗、注入、退火和金属化等工艺。
目前主流工艺是采用临时键合和解键合工艺来实现IGBT的背面工艺。在晶圆完成减薄前，在正常晶圆的正面涂布一层键合胶，然后和一片玻璃载片临时键合在一起。对临时键合的晶圆进行减薄工艺，减薄后的晶圆和玻璃的厚度之和，保持和常规晶圆厚度(725um)一致。从而，后续的清洗、注入、退火和金属化等工艺处理可以顺利进行。晶圆完成所有背面工艺后，进行临时解键合，将薄片晶圆和玻璃分离开来，同时需要将晶圆正面涂布的键合胶剥离。但是，由于晶圆很薄，晶圆正面的键合胶剥离工艺，极易带来碎片风险。
因此，如何确保晶圆正面的键合胶剥离，一直是IGBT背面加工工艺的核心和难点。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明一方面提供一种半导体器件的制造方法，包括：
提供器件衬底，所述器件衬底包括终端区，在所述终端区的所述器件衬底的正面形成有层间介电层；
形成若干间隔设置的第一场板，以覆盖所述终端区的部分所述器件衬底表面以及部分所述层间介电层；
在所述第一场板的至少一侧壁上形成位于所述层间介电层之上的间隙壁，其中，所述间隙壁的侧面与所述侧面外侧的所述层间介电层的表面之间的夹角为钝角。
示例性地，所述侧壁与所述侧壁外侧的所述层间介电层的表面之间的夹角小于或者等于90度。
示例性地，在形成所述层间介电层之前，还包括以下步骤：
在所述终端区的部分所述器件衬底的表面形成若干间隔的场氧；
在所述终端区的每个所述场氧上形成第二场板，其中，每个所述第二场板的一端覆盖相邻场氧之间的部分所述器件衬底的表面，另一端覆盖部分所述场氧的表面。
示例性地，所述器件衬底还包括元胞区，所述终端区环绕所述元胞区，在所述终端区的所述器件衬底中形成有至少一个场限环，所述场限环环绕所述元胞区，其中，在每个所述场限环的两侧各设置有所述场氧。
示例性地，形成所述层间介电层之后形成所述第一场板之前，还包括以下步骤：
在所述层间介电层中形成若干第一开口和若干第二开口，其中，每个所述第一开口露出一个所述场限环的所述器件衬底的部分表面，每个所述第二开口露出一个所述第二场板的部分表面。
示例性地，在每个所述第二场板上方形成有一个所述第一场板，所述第二场板和所述第一场板部分重叠，所述第一场板覆盖部分所述层间介电层并填充所述第一开口和所述第二开口，以实现所述第二场板与所述第一场板电连接。
示例性地，形成所述间隙壁的方法包括以下步骤：
形成间隙壁材料层，以覆盖所述第一场板和所述层间介电层；
去除所述间隙壁材料层位于所述第一场板表面上和部分所述层间介电层表面上的间隙壁材料层，以形成所述间隙壁。
示例性地，在形成所述间隙壁之后，还包括以下步骤：
形成键合层，以覆盖所述第一场板、所述层间介电层以及所述间隙壁；
提供支撑衬底，将所述键合层和所述支撑衬底相接合；
对所述器件衬底的背面进行减薄；
进行解键合，以使所述器件衬底和所述支撑衬底分离，并去除所述键合层。
示例性地，所述半导体器件为IGBT器件。
示例性地，所述第一场板的材料包括金属，所述第二场板的材料包括多晶硅。
本发明另一方面提供一种半导体器件，包括：
器件衬底，所述器件衬底包括终端区，在所述终端区的所述器件衬底上形成有层间介电层；
若干间隔设置的第一场板，所述第一场板覆盖在所述终端区的部分所述器件衬底表面上以及部分所述层间介电层上；
在所述第一场板的至少一侧壁上形成有位于所述层间介电层之上的间隙壁，其中，所述间隙壁的侧面与所述侧面外侧的所述层间介电层的表面之间的夹角为钝角。
示例性地，所述侧壁与所述侧壁外侧的所述层间介电层的表面之间的夹角小于或者等于90度。
示例性地，在所述终端区的所述层间介电层下方的部分所述器件衬底的表面形成有若干间隔的场氧；
所述场氧和所述层间介电层之间形成有第二场板，所述第二场板的一端覆盖相邻场氧之间的部分所述器件衬底的表面，另一端覆盖部分所述场氧的表面，其中，所述第二场板和所述第一场板部分重叠，所述第二场板与所述第一场板电连接。
示例性地，所述器件衬底还包括元胞区，所述终端区环绕所述元胞区，在所述终端区的所述器件衬底中形成有至少一个场限环，所述场限环环绕所述元胞区，其中，在每个所述场限环的两侧各设置有所述场氧。
示例性地，在所述层间介电层中形成有若干第一开口和若干第二开口，其中，所述第一开口露出所述半导体衬底的部分表面，所述第二开口露出所述第二场板的部分表面；
在每个所述第二场板上方形成有一个所述第一场板，所述第一场板覆盖部分所述层间介电层并填充所述第一开口和所述第二开口，以实现所述第一场板与第二场板电连接。
示例性地，所述半导体器件为IGBT器件。
示例性地，所述第一场板的材料包括金属，所述第二场板的材料包括多晶硅。
本发明再一方面提供一种电子装置，所述电子装置包括前述的半导体器件。
本发明的制造方法在器件衬底正面的第一场板的至少一侧壁上形成间隙壁结构，使得第一场板和第一场板下方的层间介电层之间的夹角确保为钝角，从而使得之后镶嵌在相邻的第一场板之间的键合层(例如键合胶)，非常容易剥离，增加了器件衬底临时解键合的工艺窗口，从而确保减薄后的器件衬底临时解键合工艺顺利进行，不会产生碎片，并且本发明的工艺简单易实现，成本低。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了现有的一个实施方式的IGBT器件的局部剖视图；
图2示出了本发明一个实施方式的半导体器件的俯视图；
图3A至图3C示出了本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的剖面示意图，其中，图3A至图3C为沿图2中剖面线AA’所获得的剖面示意图；
图4示出了本发明一个实施方式的半导体器件的制造方法的工艺流程图；
图5示出了本发明一实施例中的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细步骤以及结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
由于绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，简称IGBT)器件性能的要求，需要在晶圆(wafer)减薄之后进行清洗、注入、退火和金属化等工艺。例如，针对600V～1200V IGBT器件，晶圆减薄厚度为60um～120um。如此薄的晶圆无法进行常规的清洗、注入、退火和金属化等工艺。
目前主流工艺是采用临时键合和解键合工艺来实现IGBT的背面工艺。在晶圆完成减薄前，在正常晶圆的正面涂布一层键合胶，然后和一片玻璃载片临时键合在一起。对临时键合的晶圆进行减薄工艺，减薄后的晶圆和玻璃的厚度之和，保持和常规晶圆厚度(725um)一致。从而，后续的清洗、注入、退火和金属化等工艺处理可以顺利进行。晶圆完成所有背面工艺后，进行临时解键合，将薄片晶圆和玻璃分离开来，同时需要将晶圆正面涂布的键合胶剥离。
键合胶剥离和IGBT器件表面的结构和形貌非常相关。IGBT的元胞区表面比较平坦，没有高低起伏，所以键合胶剥离的工艺窗口很大。但是由于IGBT终端区的设计采用的是多层场板(多晶硅101和位于正面的金属层103作为场板)，在部分金属层103和多晶硅101之间还设置有层间介电层102，如图1所示，相比元胞区，IGBT终端环结构上高低起伏明显，对键合胶104的剥离影响很大。特别是当终端环结构中的金属层103与其下层的层间介电层(ILD)102形成直角或锐角时(如图1中黑色虚线圆框位置所示)，导致键合胶104很容易镶嵌在相邻的金属层之间，从而导致键合胶104剥离失败，薄片晶圆发生碎裂等异常。
为了解决前述的技术问题，本发明提供一种半导体器件的制造方法，如图4所示，主要包括以下步骤：
步骤S1，提供器件衬底，所述器件衬底包括终端区，在所述终端区的所述器件衬底的正面形成有层间介电层；
步骤S2，形成若干间隔设置的第一场板，以覆盖所述终端区的部分所述器件衬底表面以及部分所述层间介电层；
步骤S3，在所述第一场板的至少一侧壁上形成位于所述层间介电层之上的间隙壁，其中，所述间隙壁的侧面与所述侧面外侧的所述层间介电层的表面之间的夹角为钝角。
本发明的制造方法在器件衬底正面的第一场板的至少一侧壁上形成间隙壁结构，使得第一场板和第一场板下方的层间介电层之间的夹角确保为钝角，从而使得之后镶嵌在相邻的第一场板之间的键合层(例如键合胶)，非常容易剥离，增加了器件衬底临时解键合的工艺窗口，从而确保减薄后的器件衬底临时解键合工艺顺利进行，不会产生碎片，并且本发明的工艺简单易实现，成本低。
实施例一
下面具体参考图2、图3A至图3C对本发明的半导体器件的制造方法进行详细描述。图2示出了本发明一个实施方式的半导体器件的俯视图；图3A至图3C示出了本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的剖面示意图，其中，图3A至图3C为沿图2中剖面线AA’所获得的剖面示意图；
具体地，如图3A至图3C所示，在一个示例中，本发明的半导体器件可以为IGBT器件，也可以为其他的包括终端区的半导体器件，本实施例中，主要以IGBT器件为例，对本发明的方法进行解释和说明。
首先，执行步骤一，提供器件衬底，所述器件衬底包括终端区，在所述终端区的所述器件衬底的正面形成有层间介电层。
具体，如图3A所示，提供器件衬底200，所述器件衬底200包括相对设置的正面和背面。
其中，器件衬底200为体硅衬底，其可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
示例性地，如图2所示，所述器件衬底包括元胞区(cellular)10和终端区20，所述终端区20环绕所述元胞区10，终端区环绕在元胞区周围，终端区用于对元胞区进行保护，以提高元胞区表面区域的临界击穿电场，也即提高击穿电压。
其中，元胞区中可以用于形成IGBT器件的其他正面结构，例如IGBT的基区、发射区、栅极氧化层、栅极和发射极等，元胞区可以为本领域技术人员熟知的任何类型的IGBT器件的元胞区，本实施例中，对于元胞区的制备不做详细赘述。
在一个示例中，在终端区20的器件衬底中形成有漂移区(未示出)，该漂移区具有第一导电类型，并且该漂移区的顶面位于器件衬底的正面。
示例性地，如图3A所示，在所述终端区20的所述器件衬底200中形成有至少一个场限环21，所述场限环21环绕所述元胞区，并且所述场限环形成在终端区的漂移区中。其中，所述场限环21可以通过例如离子注入的方法形成，所述场限环具有与所述漂移区相反的第二导电类型，例如，第一导电类型的漂移区为N型漂移区，尤其是N型轻掺杂漂移区，而第二导电类型的场限环则为P型场限环。
其中，在器件衬底200中还可以形成有隔离结构或者各种阱区等，在此不做一一赘述。
在一个示例中，如图3A所示，在形成所述层间介电层之前，还包括以下步骤：
首先，在所述终端区的部分所述器件衬底200的表面形成若干间隔的场氧201，其中，在每个所述场限环21的两侧各设置有所述场氧201，例如各设置有一个所述场氧201，进一步地，所述场氧位于所述终端区的漂移区的表面上。
示例性地，形成所述场氧201的方法可以使用本领域技术人员熟知的任何适合的方法，例如，可以在终端区的器件衬底200表面形成覆盖层，例如氮化硅覆盖层，再利用光刻工艺和刻蚀工艺在覆盖层中形成若干间隔设置的开口，每个开口露出器件衬底的正面预定形成场氧的区域，接着，在使用例如热氧化的方法对所述开口中露出的器件衬底的表面进行氧化，以形成所述场氧201，最后将覆盖层去除。
其中，所述场氧201的厚度可以是1.0～1.5μm，或者其他适合的厚度。
接着，在所述终端区的每个所述场氧201上形成第二场板202，其中，也即，每个所述第二场板202的一端覆盖相邻场氧201之间的部分所述器件衬底200的表面，另一端覆盖部分所述场氧201的表面。
示例性地，所述第二场板202的材料可以包括本领域技术人员熟知的任何可以用作场板的材料，本实施例中，所述第二场板202的材料包括多晶硅。
示例性地，形成所述第二场板202的方法包括：首先，共形沉积例如多晶硅的场板材料层以覆盖所述场氧和场氧之间的器件衬底的表面，接着，利用光刻工艺在场板材料层上形成图案化的光刻胶层，接着，以图案化的光刻胶层为掩膜，利用例如干法刻蚀或者湿法刻蚀的方法刻蚀所述场板材料层，停止于场氧的表面或者器件衬底的表面，以形成所述第二场板202，再利用例如灰化的方法将图案化的光刻胶层去除。
可选地，所述第二场板202的厚度可以为例如0.5～1.0μm。
其中，形成漂移区和P型场限环的步骤在形成层间介电层之前，更具体地是在形成场氧之前。
接着，在所述终端区形成所述层间介电层203，其中，所述层间介电层203覆盖露出的所述器件衬底200、所述第二场板202和所述场氧201。
所述层间介电层203可以为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层203也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。
其中，通过共形沉积的方法形成层间介电层203，其中，层间介电层203的厚度可以大体上与场氧的厚度相同或者相近。示例性地，所述层间介电层203的厚度可以为1.0～2.0μm，该数值范围仅作为示例。
接着，继续如图3A所示，在所述层间介电层203中形成若干第一开口和若干第二开口，其中，所述第一开口露出所述半导体衬底的部分表面，所述第二开口露出部分所述第二场板202。其中，每个所述第一开口露出一个所述场限环21区域的器件衬底200的部分表面，每个所述第二开口露出一个所述第二场板202的部分表面。
可以使用例如干法刻蚀或者湿法刻蚀的方法形成所述第一开口和第二开口，在此不做具体限制。
随后，执行步骤二，形成若干间隔设置的第一场板，以覆盖所述终端区的部分所述器件衬底表面以及部分所述层间介电层。
在一个示例中，继续参考图3A，形成若干间隔设置的第一场板204，以覆盖所述终端区的部分所述器件衬底200表面以及部分所述层间介电层203，其中，所述第一场板204的至少一侧壁位于所述层间介电层203表面上。
进一步地，如图3A所示，在每个所述第二场板202上方形成一个所述第一场板204，所述第二场板202和所述第一场板204部分重叠，每个所述第一场板覆盖部分所述层间介电层并填充所述第一开口和所述第二开口，以分别形成第一金属接触和第二金属接触，其中，所述第一金属接触电连接所述器件衬底200中的一个场限环21，所述第二金属接触电连接所述第二场板202，以实现所述第二场板与所述第一场板电连接，因此该第一场板204还可以实现一个第二场板202和靠近该第二场板202的位于器件衬底200表面的端部的一个场限环21之间的电连接。
其中，所述第一场板204的材料包括金属材料，所述金属材料包括Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W和Al中的至少一种，或者其他适合的金属材料。
可选地，第一场板204的厚度范围可以为2.0～4.2μm，或者其他适合的厚度。
示例性地，所述第一场板204和其下方的第二场板202构成多层场板。
在一个示例中，形成所述第一场板204的方法包括以下步骤：
首先，形成第一场板材料层，以覆盖所述层间介电层203以及填充所述第一开口和所述第二开口。
第一场板材料层可通过低压化学气相沉积(LPCVD)、等离子体辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)及原子层沉积(ALD)或其它先进的沉积技术形成。
接着，利用光刻工艺在第一场板材料层的表面形成图案化的光刻胶层，该图案化的光刻胶层覆盖所述第一场板材料层预定作为第一场板的区域。
接着，以图案化的光刻胶层为掩膜蚀刻所述第一场板材料层，以形成若干间隔设置的第一场板204，其中，每个第一场板位于一个所述第二场板202的上方，并填充临近该场板位于器件衬底200表面的端部的第一开口和该第二场板202上方的第二开口，最后，去除光刻胶层。
其中，每个所述第一场板204的至少一侧壁位于所述层间介电层203表面上，示例性地，如图3A所示，每个所述第一场板204的两个侧壁均位于所述层间介电层203的表面上。
在一个示例中，由于场氧201具有不规则的边缘，例如场氧201的形状为鸟嘴形，也即场氧201的两侧边缘的厚度逐渐增加，其沿图2中的剖面线所获得剖面形状为梯形，因此，覆盖该场氧的层间介电层203的表面也不是平坦的表面，使得第一场板204的侧壁与所述侧壁外侧的所述层间介电层203的表面之间的夹角α小于或者等于90度。
接着，执行步骤三，在所述第一场板的至少一侧壁上形成位于所述层间介电层之上的间隙壁，其中，所述间隙壁的侧面与所述侧面外侧的所述层间介电层的表面之间的夹角为钝角。
具体地，如图3C所示，在每个所述第一场板204的至少一侧壁上形成位于所述层间介电层203之上的间隙壁205，例如，在每个所述第一场板204的两侧壁上均形成间隙壁205，其中，所述间隙壁205的侧面与所述侧面外侧的所述层间介电层203的表面之间的夹角β为钝角。
可选地，所述间隙壁的材料可以包括氧化物、氮化物、氮氧化物或者它们的组合，氧化物可以是氧化硅，氮化物可以是氮化硅，氮氧化物可以是氮氧化硅。
在一个示例中，如图3B和图3C所示，形成所述间隙壁的方法包括以下步骤：
首先，如图3B所示，形成间隙壁材料层205a，以覆盖露出的所述第一场板204和所述层间介电层203。
可以通过例如化学气相沉积、物理气相沉积等方法形成所述间隙壁材料层205a。
可选地，所述间隙壁材料层205a的厚度可以与第一场板204的厚度大体相同，也可以是其他的适合的厚度。
接着，如图3C所示，去除所述间隙壁材料层205a位于所述第一场板204表面上和部分所述层间介电层203表面上的间隙壁材料层，以形成所述间隙壁205。
可以通过干法刻蚀或者湿法刻蚀的方法进行对间隙壁材料层205a的刻蚀，较佳地使用干法刻蚀，干法刻蚀工艺包括但不限于：反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀或者激光切割。最好通过一个或者多个RIE步骤进行干法刻蚀。
其中，形成的间隙壁205的侧面可以为弧形或者其他形状，所述间隙壁205的侧面与所述侧面外侧的所述层间介电层203的表面之间的夹角β为钝角，也即夹角大于90度。
由于在第一场板的侧壁上设置间隙壁结构，使得第一场板和第一场板下方的层间介电层之间的夹角确保为钝角，从而使得之后镶嵌在相邻的第一场板之间的键合层(例如键合胶)，非常容易剥离，增加了器件衬底临时解键合的工艺窗口。
在一个示例中，在形成所述间隙壁之后，还包括以下步骤：
首先，执行步骤A1，形成键合层(未示出)覆盖所述第一场板和所述层间介电层以及所述间隙壁。
示例性地，所述键合层可以为键合胶层，键合胶层可以是但不限于是有机高分子材料或可紫外变性的有机材料，该键合胶层具有粘性。可以使用例如涂覆的方法将键合胶层形成在器件衬底的正面。
在此键合胶层可以使用普通的具有粘性键合胶，可以避免使用价格昂贵的例如聚酰亚胺类型的键合胶，因此，成本更低。
接着，执行步骤A2，提供支撑衬底，将所述键合层和所述支撑衬底相接合，也即将器件衬底的正面和支撑衬底相接合，进行临时键合。
所述支撑衬底可以为半导体衬底例如硅衬底、玻璃或者陶瓷材料。用于对器件衬底起支撑作用，便于对器件衬底的背面进行操作。
接着，执行步骤A3，对所述器件衬底的背面进行减薄。
在该步骤中，所述减薄方法可以选用本领域常用的方法，例如可以采用机械研磨、化学机械抛光(CMP)、化学腐蚀、等离子刻蚀等方法。可选地，减薄后器件衬底的厚度范围为50～200μm。
接着，执行步骤A4，在所述器件衬底的背面进行背面工艺。
该背面工艺包括对器件衬底进行清洗，以及在器件衬底的背面形成集电区等工艺制程，其中，集电区和漂移区具有不同的导电类型，例如，漂移区为N型轻掺杂区，则集电区为P型重掺杂。
进一步地，若预定形成IGBT器件为穿通型器件，还需在集电区和漂移区之间形成缓冲区，可通过对衬底背面进行离子注入的方式实现，通过控制注入的能量控制离子注入的深度。其中，所述缓冲区与集电区具有不同的掺杂类型，例如当集电区为P型重掺杂时，缓冲区可为N型重掺杂。
示例性地，背面工艺还包括在集电区表面形成金属硅化物的步骤，还包括通过退火处理活化器件衬底背面注入的离子的步骤。
背面工艺还包括在集电区的表面形成集电极的步骤，该些背面工艺为本领域技术人员熟知的工艺，在此不做一一赘述。
接着，执行步骤A5，进行解键合，以使所述器件衬底和所述支撑衬底分离。
具体地，可采用本领域技术人员熟知的任何解键合的方法，分离器件衬底和所述支撑衬底，例如，高温加热使例如键合胶的键合层变性失去粘性，再器件衬底和所述支撑衬底，再将失去粘性的键合层剥离，由于间隙壁的存在，使得键合层的表面不会形成尖锐的角度，例如相邻第一场板之间的区域，键合层的表面起伏的角度增大为钝角，因此，使得之后镶嵌在相邻的第一场板之间的键合层(例如键合胶)，非常容易剥离。
综上所述，本发明的制造方法在器件衬底正面的第一场板的至少一侧壁上形成间隙壁结构，使得第一场板和第一场板下方的层间介电层之间的夹角确保为钝角，从而使得之后镶嵌在相邻的第一场板之间的键合层(例如键合胶)，非常容易剥离，增加了器件衬底临时解键合的工艺窗口，从而确保减薄后的器件衬底临时解键合工艺顺利进行，不会产生碎片，并且本发明的工艺简单易实现，成本低。
实施例二
本发明还提供一种基于前述实施例一中的方法形成的半导体器件，其中，所述半导体器件可以是IGBT器件，也可以是其他的适合的半导体器件。
下面参考图2和图3C对本发明的半导体器件做详细说明。
在一个示例中，如图2和图3C所示，本发明的半导体器件包括器件衬底200，所述器件衬底200包括相对设置的正面和背面。
其中，器件衬底200为体硅衬底，其可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
示例性地，如图2所示，所述器件衬底包括元胞区(cellular)10和终端区20，所述终端区20环绕所述元胞区10，终端区环绕在元胞区周围，终端区用于对元胞区进行保护，以提高元胞区表面区域的临界击穿电场，也即提高击穿电压。
其中，元胞区中可以用于形成IGBT器件的其他正面结构，例如IGBT的基区、发射区、栅极氧化层、栅极和发射极等，元胞区可以为本领域技术人员熟知的任何类型的IGBT器件的元胞区，本实施例中，对于元胞区的制备不做详细赘述。
在一个示例中，在终端区20的器件衬底中形成有漂移区(未示出)，该漂移区具有第一导电类型，并且该漂移区的顶面位于器件衬底的正面。
示例性地，如图3A所示，在所述终端区20的所述器件衬底200中形成有至少一个场限环21，所述场限环21环绕所述元胞区，并且所述场限环形成在终端区的漂移区中。其中，所述场限环21可以通过例如离子注入的方法形成，所述场限环具有与所述漂移区相反的第二导电类型，例如，第一导电类型的漂移区为N型漂移区，尤其是N型轻掺杂漂移区，而第二导电类型的场限环则为P型场限环。
其中，在器件衬底200中还可以形成有隔离结构或者各种阱区等，在此不做一一赘述。
示例性地，所述器件衬底包括终端区20，在所述终端区的所述器件衬底200上形成有层间介电层203。
所述层间介电层203可以为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层203也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。
其中，层间介电层203的厚度可以大体上与场氧的厚度相同或者相近。示例性地，所述层间介电层203的厚度可以为1.0～2.0um，该数值范围仅作为示例。
在一个示例中，本发明的半导体器件还包括：在所述终端区的所述层间介电层203下方的部分所述器件衬底200的表面形成有若干间隔的场氧201。
其中，在每个所述场限环21的两侧各设置有所述场氧201，例如，各设置有一个所述场氧201，进一步地，所述场氧201位于所述终端区的漂移区的表面上。
其中，所述场氧201的厚度可以是1.0～1.5μm，或者其他适合的厚度。
示例性地，在所述终端区的所述场氧201和所述层间介电层203之间形成有第二场板202，其中，所述第二场板202的一端覆盖相邻场氧201之间的部分所述器件衬底200的表面，另一端覆盖部分所述场氧201的表面。
示例性地，所述第二场板202的材料可以包括本领域技术人员熟知的任何可以用作场板的材料，本实施例中，所述第二场板202的材料包括多晶硅。
可选地，所述第二场板202的厚度可以为例如0.5～1.0μm。
换言之，所述层间介电层203覆盖露出的所述器件衬底200、所述第二场板202和所述场氧201。
在一个示例中，在所述层间介电层203中形成有若干第一开口和若干第二开口，其中，所述第一开口露出所述半导体衬底的部分表面，所述第二开口露出部分所述第二场板202。其中，每个所述第一开口露出一个所述场限环21区域的器件衬底200的部分表面，每个所述第二开口露出一个所述第二场板202的部分表面。
示例性地，本发明的半导体器件包括若干间隔设置的第一场板204，所述第一场板204覆盖在所述终端区的部分所述器件衬底200表面以及部分所述层间介电层203上，其中，每个所述第一场板204的至少一侧壁位于所述层间介电层203表面上。
进一步地，如图3C所示，在每个所述第二场板202上方形成有一个所述第一场板204，，其中，所述第二场板202和所述第一场板204部分重叠，所述第二场板202与所述第一场板204电连接，例如，每个所述第一场板覆盖部分所述层间介电层并填充所述第一开口和所述第二开口，以分别形成第一金属接触和第二金属接触，其中，所述第一金属接触电连接所述器件衬底200中的一个场限环21，所述第二金属接触电连接所述第二场板202，因此该第一场板204还可以实现一个第二场板202和靠近该第二场板202的位于器件衬底200表面的端部的一个场限环21之间的电连接。
其中，所述第一场板的材料包括金属材料，所述金属材料包括Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W和Al中的至少一种，或者其他适合的金属材料。
可选地，第一场板204的厚度范围可以为2.0～4.2μm，或者其他适合的厚度。
其中，每个所述第一场板204的至少一侧壁位于所述层间介电层203表面上，示例性地，如图3C所示，每个所述第一场板204的两个侧壁均位于所述层间介电层203的表面上。
在一个示例中，由于场氧201具有不规则的边缘，例如场氧201的形状为鸟嘴形，也即场氧201的两侧边缘的厚度逐渐增加，其沿图2中的剖面线所获得剖面形状为梯形，因此，覆盖该场氧的层间介电层203的表面也不是平坦的表面，使得第一场板204的侧壁与所述层间介电层203的表面之间的夹角α小于或者等于90度。
具体地，如图3C所示，在每个所述第一场板204的至少一侧壁上位于所述层间介电层203之上的形成间隙壁205，例如，在每个所述第一场板204的两侧壁上均形成间隙壁205，其中，所述间隙壁205的侧面与所述侧面外侧的所述层间介电层203的表面之间的夹角β为钝角。
可选地，所述间隙壁的材料可以包括氧化物、氮化物、氮氧化物或者它们的组合，氧化物可以是氧化硅，氮化物可以是氮化硅，氮氧化物可以是氮氧化硅。
在一个示例中，所述器件衬底200的进行过背面减薄后的衬底，可选地，减薄后器件衬底的厚度范围为50～200μm。
在一个示例中，在器件衬底200的背面形成有集电区，其中，集电区和漂移区具有不同的导电类型，例如，漂移区为N型轻掺杂区，则集电区为P型重掺杂。
进一步地，若预定形成IGBT器件为穿通型器件，还需在集电区和漂移区之间形成缓冲区，其中，所述缓冲区与集电区具有不同的掺杂类型，例如当集电区为P型重掺杂时，缓冲区可为N型重掺杂。
示例性地，在集电区表面还形成有金属硅化物，在集电区的表面形成有集电极，也即在金属硅化物表面形成有集电极。
至此完成了对本发明的半导体器件的解释和说明，对于完整的器件还可以包括其他结构和元件，在此不做一一赘述。
由于本发明的半导体器件可以使用前述实施例一中的方法制备获得，因此具有与前述实施例一中的方法相同的优点。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件，所述半导体器件根据实施例一所述方法制备得到。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
其中，图5示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括实施例二所述的半导体器件，所述半导体器件包括：
提供器件衬底，所述器件衬底包括终端区，在所述终端区的所述器件衬底的正面形成有层间介电层；
形成若干间隔设置的第一场板，以覆盖所述终端区的部分所述器件衬底表面以及部分所述层间介电层；
在所述第一场板的至少一侧壁上形成位于所述层间介电层之上的间隙壁，其中，所述间隙壁的侧面与所述侧面外侧的所述层间介电层的表面之间的夹角为钝角。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (17)

1.一种半导体器件的制造方法，其特征在于，包括：
提供器件衬底，所述器件衬底包括终端区，在所述终端区的所述器件衬底的正面形成有层间介电层；
形成若干间隔设置的第一场板，以覆盖所述终端区的部分所述器件衬底表面以及部分所述层间介电层；
在所述第一场板的至少一侧壁上形成位于所述层间介电层之上的间隙壁，其中，所述间隙壁的侧面与所述侧面外侧的所述层间介电层的表面之间的夹角为钝角；
在形成所述间隙壁之后，还包括以下步骤：
形成键合层，以覆盖所述第一场板、所述层间介电层以及所述间隙壁；
提供支撑衬底，将所述键合层和所述支撑衬底相接合；
对所述器件衬底的背面进行减薄；
进行解键合，以使所述器件衬底和所述支撑衬底分离，并去除所述键合层。
2.如权利要求1所述的制造方法，其特征在于，所述侧壁与所述侧壁外侧的所述层间介电层的表面之间的夹角小于或者等于90度。
3.如权利要求1所述的制造方法，其特征在于，在形成所述层间介电层之前，还包括以下步骤：
在所述终端区的部分所述器件衬底的表面形成若干间隔的场氧；
在所述终端区的每个所述场氧上形成第二场板，其中，每个所述第二场板的一端覆盖相邻场氧之间的部分所述器件衬底的表面，另一端覆盖部分所述场氧的表面。
4.如权利要求3所述的制造方法，其特征在于，所述器件衬底还包括元胞区，所述终端区环绕所述元胞区，在所述终端区的所述器件衬底中形成有至少一个场限环，所述场限环环绕所述元胞区，其中，在每个所述场限环的两侧各设置有所述场氧。
5.如权利要求3所述的制造方法，其特征在于，形成所述层间介电层之后形成所述第一场板之前，还包括以下步骤：
在所述层间介电层中形成若干第一开口和若干第二开口，其中，每个所述第一开口露出一个场限环的所述器件衬底的部分表面，每个所述第二开口露出一个所述第二场板的部分表面。
6.如权利要求5所述的制造方法，其特征在于，在每个所述第二场板上方形成有一个所述第一场板，所述第二场板和所述第一场板部分重叠，所述第一场板覆盖部分所述层间介电层并填充所述第一开口和所述第二开口，以实现所述第二场板与所述第一场板电连接。
7.如权利要求1所述的制造方法，其特征在于，形成所述间隙壁的方法包括以下步骤：
形成间隙壁材料层，以覆盖所述第一场板和所述层间介电层；
去除所述间隙壁材料层位于所述第一场板表面上和部分所述层间介电层表面上的间隙壁材料层，以形成所述间隙壁。
8.如权利要求1所述的制造方法，其特征在于，所述半导体器件为IGBT器件。
9.如权利要求3所述的制造方法，其特征在于，所述第一场板的材料包括金属，所述第二场板的材料包括多晶硅。
10.一种应用如权利要求1-9任一项所述的半导体器件的制造方法制造的半导体器件，其特征在于，包括：
器件衬底，所述器件衬底包括终端区，在所述终端区的所述器件衬底上形成有层间介电层；
若干间隔设置的第一场板，所述第一场板覆盖在所述终端区的部分所述器件衬底表面上以及部分所述层间介电层上；
在所述第一场板的至少一侧壁上形成有位于所述层间介电层之上的间隙壁，其中，所述间隙壁的侧面与所述侧面外侧的所述层间介电层的表面之间的夹角为钝角。
11.如权利要求10所述的半导体器件，其特征在于，所述侧壁与所述侧壁外侧的所述层间介电层的表面之间的夹角小于或者等于90度。
12.如权利要求10所述的半导体器件，其特征在于，
在所述终端区的所述层间介电层下方的部分所述器件衬底的表面形成有若干间隔的场氧；
所述场氧和所述层间介电层之间形成有第二场板，所述第二场板的一端覆盖相邻场氧之间的部分所述器件衬底的表面，另一端覆盖部分所述场氧的表面，其中，所述第二场板和所述第一场板部分重叠，所述第二场板与所述第一场板电连接。
13.如权利要求12所述的半导体器件，其特征在于，所述器件衬底还包括元胞区，所述终端区环绕所述元胞区，在所述终端区的所述器件衬底中形成有至少一个场限环，所述场限环环绕所述元胞区，其中，在每个所述场限环的两侧各设置有所述场氧。
14.如权利要求13所述的半导体器件，其特征在于，
在所述层间介电层中形成有若干第一开口和若干第二开口，其中，所述第一开口露出器件衬底的部分表面，所述第二开口露出所述第二场板的部分表面；
在每个所述第二场板上方形成有一个所述第一场板，所述第一场板覆盖部分所述层间介电层并填充所述第一开口和所述第二开口，以实现所述第一场板与第二场板电连接。
15.如权利要求10所述的半导体器件，其特征在于，所述半导体器件为IGBT器件。
16.如权利要求12所述的半导体器件，其特征在于，所述第一场板的材料包括金属，所述第二场板的材料包括多晶硅。
17.一种电子装置，其特征在于，所述电子装置包括如权利要求10至16之一所述的半导体器件。
CN201710558135.3A 2017-07-10 2017-07-10 一种半导体器件及其制造方法和电子装置 Active CN109243977B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710558135.3A CN109243977B (zh) 2017-07-10 2017-07-10 一种半导体器件及其制造方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710558135.3A CN109243977B (zh) 2017-07-10 2017-07-10 一种半导体器件及其制造方法和电子装置

Publications (2)

Publication Number Publication Date
CN109243977A CN109243977A (zh) 2019-01-18
CN109243977B true CN109243977B (zh) 2021-08-17

Family

ID=65083034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710558135.3A Active CN109243977B (zh) 2017-07-10 2017-07-10 一种半导体器件及其制造方法和电子装置

Country Status (1)

Country Link
CN (1) CN109243977B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855200A (zh) * 2012-11-30 2014-06-11 上海联星电子有限公司 一种半导体器件及其制作方法
CN104662667A (zh) * 2012-11-29 2015-05-27 富士电机株式会社 半导体装置
CN104916635A (zh) * 2014-03-14 2015-09-16 英飞凌科技奥地利有限公司 半导体器件和集成电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906184B2 (ja) * 2003-06-11 2007-04-18 株式会社東芝 半導体装置およびその製造方法
JP2006173437A (ja) * 2004-12-17 2006-06-29 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104662667A (zh) * 2012-11-29 2015-05-27 富士电机株式会社 半导体装置
CN103855200A (zh) * 2012-11-30 2014-06-11 上海联星电子有限公司 一种半导体器件及其制作方法
CN104916635A (zh) * 2014-03-14 2015-09-16 英飞凌科技奥地利有限公司 半导体器件和集成电路

Also Published As

Publication number Publication date
CN109243977A (zh) 2019-01-18

Similar Documents

Publication Publication Date Title
CN110875241B (zh) 用于形成绝缘体上半导体（soi）衬底的方法
US20150368095A1 (en) Double-side process silicon mos and passive devices for rf front-end modules
CN108231670B (zh) 半导体元件及其制作方法
KR20150117516A (ko) 반도체 소자 형성 방법
CN109727990B (zh) 一种三维存储器及其制造方法
CN107305840B (zh) 一种半导体器件及其制造方法和电子装置
CN105845544B (zh) 一种半导体器件的制造方法和电子装置
CN107799470B (zh) 一种半导体器件及其制造方法、电子装置
CN109243977B (zh) 一种半导体器件及其制造方法和电子装置
US11410872B2 (en) Oxidized cavity structures within and under semiconductor devices
US9337259B2 (en) Structure and method to improve ETSOI MOSFETS with back gate
CN105845615B (zh) 一种半导体器件的制造方法和电子装置
CN112185969B (zh) 三维存储器结构及其制备方法
CN109994388B (zh) 一种半导体器件的制造方法、半导体器件和电子装置
CN103390648A (zh) 半导体结构及其形成方法
US10199478B2 (en) Transistor and method for forming the same
JP2004040093A (ja) Ｓｏｉウェーハ及びその製造方法
CN106910752B (zh) 一种半导体器件及其制造方法和电子装置
US10679944B2 (en) Semiconductor structure with high resistivity wafer and fabricating method of bonding the same
US20170287908A9 (en) Method for forming deep trench isolation for rf devices on soi
US10707085B2 (en) Dishing prevention structures and related methods for semiconductor devices
US11605648B2 (en) Semiconductor structure and manufacturing method thereof
US20150187794A1 (en) Method for forming deep trench isolation for rf devices on soi
US20240087957A1 (en) Large Surface VBPR for Robust Alignment in Advanced Technology Nodes
CN109801847B (zh) 一种soi器件结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant