DE102004030056A1 - Ausgeformte Halbleitervorrichtung und Verfahren zur Herstellung derselben - Google Patents

Ausgeformte Halbleitervorrichtung und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102004030056A1
DE102004030056A1 DE102004030056A DE102004030056A DE102004030056A1 DE 102004030056 A1 DE102004030056 A1 DE 102004030056A1 DE 102004030056 A DE102004030056 A DE 102004030056A DE 102004030056 A DE102004030056 A DE 102004030056A DE 102004030056 A1 DE102004030056 A1 DE 102004030056A1
Authority
DE
Germany
Prior art keywords
layer
metal layer
conductive layer
forming
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004030056A
Other languages
English (en)
Other versions
DE102004030056B4 (de
Inventor
Naohiko Kariya Hirano
Nobuyuki Kariya Kato
Takanori Kariya Teshima
Yoshitsugu Kariya Sakamoto
Shoji Kariya Miura
Akihiro Kariya Niimi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003178147A external-priority patent/JP4171355B2/ja
Priority claimed from JP2003184314A external-priority patent/JP2005019798A/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102004030056A1 publication Critical patent/DE102004030056A1/de
Application granted granted Critical
Publication of DE102004030056B4 publication Critical patent/DE102004030056B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Eine ausgeformte Halbleitervorrichtung enthält einen Halbleiterchip (1) mit einem Halbleiterteil, eine Metallschicht (13, 13a-13c), eine Lötschicht (14) und ein Metallelement (24), das durch die Metallschicht (13, 13a-13c) und die Lötschicht (14) mit dem Halbleiterchip (1) verbunden ist. Die Lötschicht (14) besteht aus einem Lötmaterial, das eine Fließspannung aufweist, die kleiner als diejenige der Metallschicht (13, 13a-13c) ist. Sogar wenn der Halbleiterchip (1) mit einer Harzform (20) abgedichtet wird, wird verhindert, dass die Metallschicht (13, 13a-13c) bricht.

Description

  • Die vorliegende Erfindung betrifft ausgeformte bzw. geformte (mold type) Halbleitervorrichtung und ein Verfahren zur Herstellung derselben.
  • Eine ausgeformte Halbleitervorrichtung (d. h. eine Halbleiterpackung) enthält einen mit Harz ausgeformten Halbleiterchip. Der Halbleiterchip enthält einen Halbleiterteil wie z. B. einen Bipolartransistor mit isoliertem Gate (d. h. einen IGBT). Im Speziellen ist die Halbleitpackung in der japanischen Patentoffenlegungsschrift Nr. 2003-110064 beschrieben.
  • Wie es in 15 gezeigt ist, enthält die Halbleiterpackung 36 einen Halbleiterchip 37, der an einen auf einem Halbleitersubstrat angeordneten IGBT aufweist, eine untere Wärmesenke 38, eine obere Wärmesenke 39 und eine innere Wärmesenke 40. Die untere Wärmesenke 38 ist mit einer Kollektorelektrode des IGBT verbunden, und die obere Wärmesenke 39 ist mit einer Emitterelektrode des IGBT verbunden. Die innere Wärmesenke 40 ist oben auf dem Halbleiterchip 37 angeordnet. Jeder Teil ist mit einer Lötschicht 41 elektrisch verbunden. Eine Gateelektrode des Halbleiterchips 37 ist über einen Gatedraht 43 mit einem Leitungsrahmen 42 verbunden. Eine Seite der unteren Wärmesenke 38 ist von bzw. gegenüber einer Harzform 44 freigelegt. Außerdem sind eine Seite der oberen Wärmesenke 39 und ein Teil des Leitungsrahmens 42 von bzw. gegenüber der Harzform 44 freigelegt. Somit dichtet die Harzform 44 die Teile ab bzw. versiegelt diese, so dass die Halbleiterpackung 36 geschaffen wird.
  • Die Halbleiterpackung 36 wird so ausgebildet, dass geschmolzenes Harzmaterial in eine Form gegossen wird, nachdem sämtliche Teile in der Form angebracht bzw. befestigt sind. Danach wird das geschmolzene Harzmaterial abgekühlt und verfestigt, so daß die Halbleiterpackung 36 geschaffen wird. Das geschmolzene Harz wird auf etwa 180°C aufgeheizt. Daher wird jeder Teil in der Halbleiterpackung 36 durch das geschmolzene Harzmaterial aufgeheizt. Obwohl entsprechend der Differenz zwischen den linearen Ausdehnungskoeffizienten der Teile in der Halbleiterpackung 36 eine Spannung erzeugt wird, wird die Spannung durch die Lötschicht 41, die die Teile verbindet, absorbiert.
  • In einem Fall jedoch, in dem die Spannung vergleichsweise groß ist, kann die Lötschicht 41 die Spannung nicht ausreichend absorbieren, so dass die Spannung auf das Halbleitersubstrat einwirkt. Hier sind die Emitterelektrode des IGBT und der IGBT selbst in dem Substrat ausgebildet. Daher kann, wenn die Spannung auf die Emitterelektrode und das Substrat einwirkt, eine Aluminiumschicht, die die Emitterelektrode bildet, brechen, so daß die Emitterelektrode von dem Substrat entfernt bzw. gelöst oder beschädigt wird. Somit kann der IGBT nicht genau betrieben werden, oder der Bruch verhindert eine Wärmeleitung, so dass sich die Wärme in dem IGBT ansammelt. Daher kann die in dem IGBT angesammelte Wärme den IGBT beschädigen.
  • Wenn außerdem die Halbleiterpackung 36 an einer Einrichtung zum Betreiben des Halbleiterchips 37 angebracht ist, erzeugt der Halbleiterchip 37 Wärme, so dass die Halbleiterpackung 36 auf eine vergleichsweise hohe Temperatur aufgeheizt wird. Außerdem wird die Halbleiterpackung 36 durch eine bei der Verwendung in der Umgebung herrschenden atmosphärischen Temperatur gekühlt. Auf die Halbleiterpackung 36 wirkt eine thermische Spannung mit einem thermischen Zyklus, so dass die Emitterelektrode und/oder der IGBT beschädigt werden können.
  • Außerdem wird in einem Fall, in dem die Lötschicht 41 aus einem bleifreien Lötmaterial oder ähnlichem gefertigt ist, das vergleichsweise hart ist, der oben genannte Bruch noch eher oder stärker erzeugt.
    •
  • Daher ist es eine Aufgabe der vorliegenden Erfindung, eine ausgeformte Halbleitervorrichtung, die eine hohe Festigkeit gegenüber Spannungen aufweist, und ein Verfahren zur Herstellung der ausgeformten Halbleitervorrichtung zu schaffen.
  • Die Aufgabe wird mit den Merkmalen der unabhängigen Ansprüche gelöst. Die abhängigen Ansprüche sind auf bevorzugte Ausführungsformen der Erfindung gerichtet.
  • Eine ausgeformte Halbleitervorrichtung enthält: Einen Halbleiterchip mit einem Halbleiterteil; eine Metallschicht; eine Lötschicht und ein Metallelement, das durch die Metallschicht und die Lötschicht mit dem Halbleiterchip verbunden ist. Die Lötschicht besteht aus einem Lötmaterial, das eine geringere Spannung als diejenige der Metallschicht zur Folge hat.
  • In der obigen Vorrichtung wird sogar dann, wenn der Halbleiterchip mit der Harzform versiegelt ist, verhindert, dass die Metallschicht bricht. Somit besitzt die Halbleitervorrichtung eine hohe Festigkeit gegenüber einer einwirkenden Spannung.
  • Vorzugsweise besteht die Lötschicht aus einer ternären Sn-Cu-Ni-Legierung. Außerdem enthält die Metall schicht vorzugsweise eine Aluminiumschicht aus einer ternären Al-Si-Cu-Legierung.
  • Vorzugsweise ist die Metallschicht auf einer Oberfläche des Halbleiterteils angeordnet. Die Metallschicht enthält eine erste Metallschicht, die mit dem Halbleiterteil elektrisch verbunden ist. Die Fließspannung der Lötschicht ist geringer als diejenige der ersten Metallschicht. Weiter vorzugsweise ist die Metallschicht eine mehrschichtige Metallschicht mit der ersten Metallschicht und einer zweiten Metallschicht. Die zweite Metallschicht ist auf der ersten Metallschicht angeordnet und besteht aus einem Metallmaterial, das sich von demjenigen der ersten Metallschicht unterscheidet.
  • Außerdem enthält eine ausgeformte Halbleitervorrichtung: Einen Halbleiterchip mit einem Halbleiterteil; eine Leitungsschicht; ein Verbindungselement und ein Metallelement, das durch die Leitungsschicht und das Verbindungselement mit dem Halbleiterchip verbunden ist. Der Halbleiterchip enthält außerdem: Ein Halbleitersubstrat, das das Halbleiterteil aufweist; eine erste Leitungsschicht, die auf dem Halbleitersubstrat angeordnet ist, zur Schaffung eines Teiles der Leitungsschicht, der elektrisch mit dem Halbleiterteil verbunden ist, und eine zweite Leitungsschicht, die auf der ersten Leitungsschicht gegenüber dem Halbleitersubstrat angeordnet ist, zur Schaffung eines anderen Teils der Leitungsschicht. Die zweite Leitungsschicht besitzt einen Young-Modul, der gleich oder größer als derjenige des Halbleitersubstrats ist. Die zweite Leitungsschicht bedeckt eine Oberfläche und eine Kante der ersten Leitungsschicht.
  • In der obigen Vorrichtung wird sogar dann, wenn der Halbleiterchip durch die Harzform versiegelt wird, verhindert, daß die Metallschicht bricht. Somit besitzt die Halbleitervorrichtung eine hohe Festigkeit gegenüber einer einwirkenden Spannung.
  • Vorzugsweise besitzt die zweite Leitungsschicht eine Dicke von gleich oder größer als 5 μm.
  • Vorzugsweise besitzt das Halbleitersubstrat einen Young-Modul, der durch Esub dargestellt wird, und eine Filmdicke, die durch Tsub dargestellt wird. Die zweite Leitungsschicht besitzt einen anderen Young-Modul, der durch E dargestellt wird, und eine andere Filmdicke, die durch T dargestellt wird. Die Young-Module und die Filmdicken des Halbleitersubstrats und der zweiten Leitungsschicht besitzen die folgende Beziehung zueinander: E × T ≅ Esub × Tsub.
  • Außerdem ist ein Verfahren zur Herstellung einer ausgeformten Halbleitervorrichtung angegeben. Die Halbleitervorrichtung enthält einen Halbleiterchip mit einem Halbleiterteil und einem Metallelement, das durch eine Metallschicht und eine Lötschicht mit dem Halbleiterchip verbunden ist. Das Verfahren enthält die folgenden Schritte: Ausbilden eines Halbleiterteils auf einer Hauptebene eines Halbleitersubstrats, so dass ein Zellabschnitt geschaffen wird; Ausbilden der Metallschicht auf der Hauptebene des Halbleitersubstrats; Ausbilden einer ersten Widerstandsschicht, um einen Teil der Metallschicht zu bedecken, wobei der Teil dem Zellabschnitt entspricht; Ätzen der Metallschicht mit der ersten Widerstandsschicht als Maske, so dass eine erste Metallschicht geschaffen wird; Entfernen der ersten Widerstandsschicht; Ausbilden einer zweiten Metallschicht, um eine Oberfläche und eine Kante der ersten Metallschicht zu bedecken, und Ausbilden der Lötschicht auf der zweiten Metallschicht. Die Lötschicht besteht aus einem Lötmaterial, das eine Fließspannung aufweist, die kleiner als diejenige der ersten Metallschicht ist.
  • Das obige Verfahren stellt die Halbleitervorrichtung mit einer hohen Festigkeit gegenüber einer Spannung bereit.
  • Vorzugsweise enthält der Halbleiterchip außerdem einen Umfangsdruckwiderstandsabschnitt, der außerhalb des Zellabschnitts angeordnet ist. Der Schritt des Vorsehens der ersten Metallschicht in dem Zellabschnitt enthält außerdem den Schritt: Ausbilden einer Elektrode des Umfangsdruckwiderstandsabschnitts. Weiter vorzugsweise wird die zweite Metallschicht im Schritt des Ausbildens der zweiten Metallschicht auf der Oberfläche der ersten Metallschicht durch ein stromloses Nassplattierverfahren ausgebildet.
  • Außerdem ist ein Verfahren zur Herstellung einer ausgeformten Halbleitervorrichtung angegeben. Diese Halbleitervorrichtung enthält einen Halbleiterchip mit einem Halbleiterteil und einem Metallelement, das durch eine Metallschicht und ein Verbindungselement mit dem Halbleiterchip verbunden ist. Das Verfahren enthält die folgenden Schritte: Ausbilden eines Halbleiterteils auf einer Hauptebene eines Halbleitersubstrats, so dass ein Zellabschnitt geschaffen wird; Ausbilden einer Metallschicht auf der Hauptebene des Halbleitersubstrats; Ausbilden einer ersten Widerstandsschicht, um einen Teil der Metallschicht zu bedecken, wobei der Teil dem Zellabschnitt entspricht; Ätzen der Metallschicht mit der ersten Widerstandsschicht als Maske, so dass eine erste Leitungsschicht geschaffen wird; Entfernen der ersten Widerstandsschicht und Ausbilden einer zweiten Leitungsschicht, um eine Oberfläche und eine Kante der ersten Leitungsschicht zu bedecken. Die zweite Leitungsschicht besitzt einen Young-Modul, der gleich oder größer als derjenige des Halbleitersubstrats ist.
  • Das obige Verfahren stellt die Halbleitervorrichtung mit einer hohen Festigkeit gegenüber einer Spannung bereit.
  • Vorzugsweise enthält der Schritt des Ausbildens der zweiten Leitungsschicht außerdem die Schritte: Ausbilden einer dritten Leitungsschicht auf einer Oberfläche der ersten Leitungsschicht und Ausbilden der zweiten Leitungsschicht auf einer Oberfläche der dritten Leitungsschicht. Weiter vorzugsweise wird die zweite Leitungsschicht im Schritt des Ausbildens der zweiten Leitungsschicht durch ein stromloses Nassplattierverfahren auf der Oberfläche der dritten Leitungsschicht ausgebildet.
    •
  • Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden detaillierten Beschreibung mit Bezug auf die zugehörigen Zeichnungen verdeutlicht. Es zeigen:
  • 1 einen Querschnitt, der einen Halbleiterchip gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 2 einen Querschnitt, der eine ausgeformte Leistungsvorrichtung mit dem mit einem Harz abgedichteten Halbleiterchip gemäß der ersten Ausführungsform zeigt;
  • 3 einen Graphen, der eine Beziehung zwischen der Fließspannung und verschiedenen Materialien, die die erste Elektrode oder die Lötschicht bilden, zeigt;
  • 4 einen Graphen, der eine Beziehung zwischen einer Scherspannung und verschiedenen Materialien, die die Lötschicht bilden, zeigt;
  • 5 einen Querschnitt, der einen Halbleiterchip gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt, insbesondere den Halbleiterchip der 6 längs der Linie V-V;
  • 6 eine Draufsicht, die den Halbleiterchip gemäß der zweiten Ausführungsform zeigt;
  • 7A–8C Querschnitte, die ein Verfahren zur Herstellung des Halbleiterchips gemäß der zweiten Ausführungsform zeigen;
  • 9 einen Querschnitt, der einen Halbleiterchip gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
  • 10 einen Querschnitt zur Erläuterung eines Verfahrens zur Herstellung des Halbleiterchips gemäß der dritten Ausführungsform;
  • 11 einen Querschnitt, der einen Halbleiterchip gemäß einer vierten Ausführungsform der vorliegenden Erfindung, insbesondere den Halbleiterchip der 12 längs der Linie XI-XI zeigt;
  • 12 eine Draufsicht, die den Halbleiterchip gemäß der vierten Ausführungsform zeigt;
  • 13A und 13B Querschnitte zur Erläuterung eines Verfahrens zur Herstellung des Halbleiterchips gemäß der vierten Ausführungsform;
  • 14 einen Querschnitt, der einen Halbleiterchip gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt; und
  • 15 einen Querschnitt, der eine ausgeformte Leistungsvorrichtung mit dem mit einem Harz abgedichteten Halbleiterchip gemäß dem Stand der Technik zeigt.
  • (Erste Ausführungsform)
  • Es wurden im Vorfeld die Beziehung zwischen einem Elektrodenmaterial, das eine Elektrode eines Halbleiterchips in einer ausgeformten Leistungsvorrichtung (d. h. einer ausgeformten Halbleitervorrichtung) bildet, und einem Lötmaterial, das eine Lötschicht als ein Verbindungsmaterial mit der Elektrode bildet, untersucht. Insbesondere wurden Fließspannungen des Elektrodenmaterials und des Lötmaterials untersucht. Daraus hat sich ergeben, dass, wenn die Fließspannung des Lötmaterials kleiner als diejenige des Elektrodenmaterials ist, die in einem thermischen Zyklus erzeugte Spannung in der Lötschicht absorbiert werden kann. Daher wird verhindert, dass die Elektrode bricht Hier beeinflußt der thermische Zyklus die Halbleitervorrichtung derart, dass sich die Temperatur der Halbleitervorrichtung erhöht bzw. verringert, wenn die Halbleitervorrichtung betrieben wird. Hier wird die Fließspannung als eine minimale Spannung zur Erzeugung (d. h. zum Anstoßen) eines Fließphänomens definiert. Das Fließphänomen ist derart beschaffen, dass das Material drastisch und plastisch verformt wird, ohne die Spannung zu erhöhen, wenn die Spannung, die auf das Material einwirkt, die Elastizitätsgrenze des Materials überschreitet und einen vorbestimmten Wert erreicht (d. h. die Fließspannung). Im allgemeinen ist die maximale Spannung als die Fließspannung definiert, wenn die einwirkende Spannung den dem Fließphänomen entsprechenden maximalen Wert zeigt. In dem Fall, in dem die maximale Spannung jedoch offensichtlich nicht beobachtet wird, wird praktisch eine 0,2%-Prüfspannung (proof stress) für die Fließspannung definiert. Die 0,2%-Prüfspannung erzeugt eine permanente Verformung des Materials von 0,2%. In dieser Ausführungsform ist die 0,2%-Prüfspannung als die Fließspannung des Materials definiert, wenn das Material, das die Lötschicht und/oder die Elektrode bildet, nicht die maximale Spannung zeigt.
  • Insbesondere ist, wenn die Elektrode des Halbleiterchips einen mehrschichtigen Aufbau aufweist, die Fließspannung des Lötmaterials vorzugsweise kleiner als diejenige eines jeden Elektrodenmaterials, das die mehrschichtige Elektrode bildet. Zumindest in einem Fall, in dem die Fließspannung des Lötmaterials kleiner als diejenige eines Elektrodenmaterials ist, das auf einer unteren Seite in der mehrschichtigen Elektrode angeordnet ist, wird die Spannung in der Lötschicht absorbiert.
  • Hier gibt es viele Elektrodenmaterialien, die jeweils eine andere Fließspannung aufweisen. In dem Fall, in dem die Fließspannung des Lötmaterials kleiner als die Fließspannung des Elektrodenmaterials ist, wird die Spannung in der Lötschicht absorbiert. Wenn die Elektrode z. B. einen Aufbau mit drei Schichten aufweist, der eine Aluminiumschicht (d. h. Al), eine Nickelschicht (d. h. Ni) und eine Goldschicht (d. h. Au) aufweist, ist die unterste Schicht (d. h. die Bodenschicht) der Elektrode die Al-Schicht, die direkt mit dem Halbleiterchip verbunden ist (diesen kontaktiert). Die Al-Schicht besitzt eine vergleichsweise geringe Fließspannung. In diesem Fall ist es notwendig, dass die Lötschicht eine kleine Fließspannung aufweist, die kleiner als diejenige der Al-Schicht ist. Wenn außerdem die Elektrode aus einem anderen Aufbau mit drei Schichten besteht, der eine Kupferschicht (d. h. Cu), eine Ni-Schicht und eine Au-Schicht enthält, ist die Bodenschicht der Elektrode die Cu-Schicht, die direkt mit dem Halbleiterchip verbunden ist. Die Cu-Schicht besitzt eine vergleichsweise große Fließspannung. Daher kann das Lötmaterial aus mehreren Materialien ausgewählt werden, die eine Fließspannung aufweisen, die kleiner als diejenige der Cu-Schicht ist.
  • Mit dem Hintergrund der oben erwähnten im Vorfeld durchgeführten Untersuchung ist in den 1 und 2 eine ausgeformte Leistungsvorrichtung als eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung gezeigt. Die ausgeformte Leistungsvorrichtung enthält einen Halbleiterchip 1, der mit Harz ausgeformt ist.
  • Der Halbleiterchip 1 ist derart aus einem Halbleitersubstrat ausgebildet, dass eine Driftschicht vom N–-Typ 3 auf einer Hauptebene eines Substrats vom P+-Typ 2 ausgebildet ist. Der Halbleiterchip 1 enthält einen Zellabschnitt 50 und einen Bedeckungsabschnitt (d. h. einen Umfangsdruckwiderstandsabschnitt) 51, der am Umfang des Zellabschnitts 50 zum Schutz des Zellabschnitts 50 angeordnet ist.
  • In dem Zellabschnitt 50 sind mehrere IGBTs angeordnet. Eine Basisschicht vom P-Typ 4 ist auf einer Oberfläche der Driftschicht vom N–-Typ 3 ausgebildet. Eine Sourceschicht vom N+-Typ 6 ist auf einer Oberfläche der Basisschicht vom P-Typ 4 ausgebildet. Ein Graben 7 ist ausgebildet, um die Sourceschicht vom N+-Typ 6 und die Basisschicht vom P-Typ 4 zu durchdringen, so dass der Graben 7 die Driftschicht vom N–-Typ 3 erreicht. Ein Gateisolierfilm 8 und eine Gateschicht 9 sind in dieser Reihenfolge an einer Innenwand des Grabens 7 ausgebildet. Somit wird in dem Graben 7 durch den Gateisolierfilm 8 und die Gateschicht 9 eine Grabengatestruktur geschaffen. Ein Teil der Sourceschicht vom N+-Typ 6 und die Grabengatestruktur sind mit einem Isolierfilm 12a bedeckt. Eine Kollektorelektrode 18 ist auf einer Rückseite (d. h. Boden) des Substrats vom P+-Typ 2 so ausgebildet, dass sie das Substrat vom P+-Typ 2 kontaktiert.
  • Auf der Oberfläche des IGBT ist eine Emitterelektrode 13 ausgebildet. Die Emitterelektrode 13 enthält die erste, zweite und dritte Metallschicht 13a–13c. Die erste Metallschicht 13a besteht aus einer Aluminiumlegierung, die Aluminium enthält, wie z. B. eine Al-Si-Cu-Legierung (d. h. ein auf Aluminium basierendes Material). Die zweite Metallschicht 13b besteht aus Ni, und die dritte Metallschicht 13c besteht aus Au. Somit besteht die Emitterelektrode 13 aus einem Aufbau mit mehreren Schichten. Eine Lötschicht 14 ist mit der dritten Metallschicht 13c der Emitterelektrode 13 verbunden (d. h. kontaktiert diese). In 1 wird bzw. ist die Lötschicht 14, die auf der Emitterelektrode 13 angeordnet ist, nicht geschmolzen.
  • Die erste Metallschicht 13a bedeckt mehrere Grabengatestrukturen, so dass die erste Metallschicht 13a mit der Basisschicht vom P-Typ 4 und der Sourceschicht vom N+-Typ 6 verbunden ist. Somit ist die erste Metallschicht 13a mit der Mehrzahl der IGBTs gemeinsam verbunden. Die erste Metallschicht 13a wird z. B. durch ein Sputterverfahren ausgebildet. Die Filmdicke der ersten Metallschicht 13a ist gleich oder größer als etwa 2 μm. Dieses ist deshalb vorteilhaft, da eine durch die Spannung verursachte Verformung anstatt die erste Metallschicht 13a das Halbleitersubstrat selbst beeinflußt, wenn die Dicke der ersten Metallschicht 13a kleiner als 2 μm ist. Daher besitzt die erste Metallschicht eine Dicke, die gleich oder größer als 2 μm ist, um das Brechen in dem Halbleitersubstrat zu verhindern. Der Bruch wird durch die der Spannung entsprechenden Verformung erzeugt. Die erste Metallschicht 13a besteht aus einer Al-Legierung, so dass die Fließspannung der Al-Legierung der ersten Metallschicht 13a größer als diejenige der Lötschicht 14 ist.
  • Die zweite Metallschicht 13b besteht aus Ni, das eine ausgezeichnete Verbindungseigenschaft bzw. Kontaktierungseigenschaft zum Verbinden bzw. Kontaktieren (bonding) mit der ersten und dritten Metallschicht aufweist. Die zweite Metallschicht 13b wird in einem Nassverfahren wie z. B. einem stromlosen Nassplattierverfahren ausgebildet. Die Filmdicke der zweiten Metallschicht 13b beträgt etwa 5 μm. Das Ni, das die zweite Metallschicht 13b bildet, ist ein hartes Material, das härter als die Lötschicht 14 ist. Daher ist die Fließspannung des Ni größer als diejenige der Lötschicht 14.
  • Die dritte Metallschicht 13c besteht aus Au und wird durch ein Plattierverfahren ausgebildet. Das plattierte Au verhindert, dass das Ni oxidiert, und stellt eine ausgezeichnete Lötbenetzbarkeit der Lötschicht 14 bereit. Die Filmdicke der dritten Metallschicht 13c beträgt z. B. 0,1 μm. Wenn jedoch das Lötmaterial, das die Lötschicht 14 bildet, geschmolzen wird, so dass Zinn (d. h. Sn) in dem Lötmaterial und das Ni in der zweiten Metallschicht 13b eine Legierungsschicht bilden, verteilt sich das Au (d. h. breitet sich aus), so dass die dritte Metallschicht 13c fast verschwindet, d. h. die Dicke der dritten Schicht 13c fast Null wird. Das Au, das die dritte Metallschicht 13c bildet, ist ein weiches Material. Die Dicke der dritten Metallschicht 13c ist jedoch im Vergleich zur Dicke der ersten und zweiten Metallschicht ausreichend dünn. Außerdem existiert die dritte Metallschicht 13c nicht im Wesentlichen, um eine geschichtete Struktur nach dem Schmelzen des Lötmaterials zu schaffen.
  • Daher ist es nicht notwendig, die dritte Metallschicht 13c zu berücksichtigen, wenn die durch Spannung erzeugte Verformung entsprechend dem Unterschied zwischen den linearen Ausdehnungskoeffizienten geschätzt wird.
  • Die Lötschicht 14 besteht aus einem ternären Lötmaterial, das aus Sn, Cu und Ni besteht. Das heißt, dass die Lötschicht 14 aus einem ternären Sn-Cu-Ni-Material besteht. Die Zusammensetzung der Lötschicht 14 ist z. B. derart beschaffen, dass das Cu in der Lötschicht 14 in einem Bereich zwischen 0,5 Gew.-% und 2,0 Gew.-% liegt, das Ni in einem Bereich zwischen 0,05 Gew.-% und 2,0 Gew.-% liegt und das Sn den Rest bildet sowie eine geringe Menge an Zusätzen enthalten sein können. Die Lötschicht 14, die aus der obigen Zusammensetzung besteht, besitzt eine geringe Fließspannung, die kleiner als diejenige der ersten Metallschicht 13a ist.
  • 3 zeigt eine Beziehung zwischen der Temperatur und der Fließspannung eines jeweiligen Materials. In 3 stellt Al-Si-Cu die erste Metallschicht 13a aus einer ternären Al-Si-Cu-Legierung dar, Sn-Ag-Cu stellt ein herkömmliches bleifreies Lötmaterial dar, und Sn-Cu-Ni stellt die Lötschicht 14 gemäß der ersten Ausführungsform dar. Hier ist die Beziehung eines jeweiligen Materials in einem Temperaturbereich zwischen 40°C und 150°C ausgewertet. Jedes Material ist jeweils mit einer bestimmten gleichen Gestalt hergestellt. Die hergestellte Gestalt weist z. B. die Gestalt einer Probe eines Zugfestigkeitstests oder eines Verdrehtests auf.
  • Die Fließspannung der ersten Metallschicht 13a ist in einem Temperaturbereich zwischen –50°C und +150°C, in dem die ausgeformte Leistungsvorrichtung betrieben wird, immer größer als diejenige der Lötschicht 14. In dieser Ausführungsform besitzt die Lötschicht 14 die obigen Eigenschaften.
  • Wenn die Lötschicht 14 aus dem obigen Material besteht, das die durch Sn-Cu-Ni in 3 gezeigten Eigenschaften aufweist, wird eine Scherspannung in der Nähe der Oberfläche des Halbleitersubstrats wie folgt erzeugt. 4 zeigt eine Beziehung zwischen der Scherspannung und dem Material der Lötschicht 14. In 4 stellt Sn-Ag-Cu einen Fall dar, in dem die erste Metallschicht 13a aus einer Al-Si-Cu-Legierung und die Lötschicht 14 aus einer ternären Sn-Ag-Cu-Legierung bestehen, die eine Fließspannung aufweist, die in einem Teil eines Temperaturbereiches, in dem die ausgeformte Leistungsvorrichtung betrieben wird, kleiner als diejenige der ersten Metallschicht 13a ist. Sn-Cu-Ni stellt einen anderen Fall dar, in dem die erste Metallschicht 13a aus einer Al-Si-Cu-Legierung und die Lötschicht 14 aus einer ternären Sn-Cu-Ni-Legierung bestehen, die eine Fließspannung aufweist, die in einem gesamten Temperaturbereich, in dem die ausgeformte Vorrichtung betrieben wird, kleiner als diejenige der ersten Metallschicht 13a ist. Die Scherspannung wird in der Nähe der Oberfläche des Halbleitersubstrats gemessen.
  • Wenn die Lötschicht 14 aus einer ternären Sn-Cu-Ni-Legierung besteht, ist die Scherspannung kleiner als in einem Fall, in dem das Lötmaterial aus einer ternären Sn-Ag-Cu-Legierung besteht. Dieses kommt daher, dass die Fließspannung der Lötschicht 14 aus einer ternären Sn-Cu-Ni-Legierung kleiner als diejenige der ersten Metallschicht 13a aus einer ternären Al-Si-Cu-Legierung ist. Außerdem ist die Fließspannung der Lötschicht 14 aus einer ternären Sn-Cu-Ni-Legierung kleiner als diejenige des Lötmaterials aus einer ternären Sn-Ag-Cu-Legierung.
  • Der Umfangsdruckwiderstandsabschnitt 51 enthält eine Schicht vom P-Typ 5 und die erste Elektrode 15, wie es in 1 gezeigt ist. Die Schicht vom P-Typ 5 ist auf der Oberfläche der Driftschicht von N–-Typ 3 ausgebildet. Die erste Elektrode 15 ist als eine Feldplatte über einen LOCOS-Oxidationsfilm 11 (d. h. lokale Oxidation von Silizium) und einem Isolierfilm 12b auf der Schicht vom P-Typ 5 ausgebildet. Eine Schicht von N+-Typ 10 ist auf der Oberfläche der Driftschicht vom N–-Typ 3 ausgebildet. Die zweite Elektrode 16 ist als ein äußerster Umfangsring so ausgebildet, dass sie die Schicht vom N+-Typ 10 kontaktiert. Die ersten und zweiten Elektroden 15, 16 verringern eine elektrische Feldkonzentration, die in dem IGBT erzeugt wird, wenn ein elektrisches Stoßfeld auf den Halbleiterchip 1 einwirkt. Somit wird die elektrische Feldintensität, die durch das elektrische Stoßfeld verursacht wird, unterdrückt.
  • Außerdem bedeckt ein Passivierungsfilm (d. h. ein Schutzfilm) 17 die ersten und zweiten Elektroden 15, 16, so dass der Umfangsdruckwiderstandsabschnitt 51 geschützt ist. Außerdem ist der Halbleiterchip 1 mit der Harzform 20 abgedichtet, so dass die Halbleiterpackung 21 geschaffen ist. Wie es in 2 gezeigt ist, enthält die Halbleiterpackung 21 den Halbleiterchip 1, eine untere Wärmesenke 22, eine obere Wärmesenke 23, eine innere Wärmesenke 24, einen Gatedraht 25 und einen Leitungsanschluß 26, die alle mit der Harzform 22 abgedichtet bzw. versiegelt sind. Eine Gateelektrodenanschlußfläche für die Gateelektrode des IGBT ist auf dem Halbleiterchip angeordnet. Die Gateelektrodenanschlußfläche und der Leitungsanschluß 26 sind mit dem Gatedraht 25 durch ein Drahtverbindungsverfahren (bonding) verbunden. Ein Teil des Leitungsanschlusses 26 ist von bzw. gegenüber der Harzform 20 freigelegt. Somit wird eine Gateansteuerspannung von einer externen Schaltung durch den Leitungsanschluß 26 an den IGBT angelegt. Die Gateelektrodenanschlußfläche besitzt außerdem einen dreifach geschichteten (d. h. drei Schichten) Aufbau, der eine Al-Legierungsschicht, die auf einer unteren Seite angeordnet ist, eine Ni-Plattierschicht und eine Au-Plattierschicht enthält, die in dieser Reihenfolge geschichtet sind. Der Leitungsanschluß 26 ist durch die Gateelektrodenanschlußfläche mit jeder Gateschicht 9 des Grabengateaufbaus verbunden. Hier besitzt die Au-Schicht der Gateelektrodenanschlußfläche eine Filmdicke von ungefähr 0,1 μm, d. h. gleich oder kleiner als 0,2 μm. Daher wird die Verbindungseigenschaft zur Verbindung mit dem Gatedraht 25 verbessert.
  • Eine Lötschicht 27 ist elektrisch mit der Oberseite der unteren Wärmesenke 22 und dem Boden des Halbleiterchips 1 verbunden. Die Lötschicht 14 ist elektrisch mit der Oberseite des Halbleiterchips 1 und dem Boden der inneren Wärmesenke 24 verbunden. Eine andere Lötschicht 28 ist elektrisch mit der Oberseite der inneren Wärmesenke 24 und dem Boden der oberen Wärmesenke 23 verbunden. Die Emitterelektrode 13 des IGBT, der in dem Halbleiterchip 1 angeordnet ist, ist durch die innere Wärmesenke 24 und die obere Wärmesenke 23 elektrisch mit der externen Schaltung verbunden. Die Kollektorelektrode 18 des IGBT ist durch die untere Wärmesenke 22 elektrisch mit der externen Schaltung verbunden.
  • Wärme, die von der Kollektorelektrode 18 und der Emitterelektrode 13 des IGBT geleitet wird, wird durch die untere Wärmesenke und die obere Wärmesenke 22, 23 entladen bzw. abgeleitet. Das heißt, dass die untere Wärmesenke und die obere Wärmesenke 22, 23 als ein Wärmeleiter zur Freigabe der Wärme dienen. Außerdem dienen die untere Wärmesenke und die obere Wärmesenke 22, 23 als ein Strompfad des IGBT für den Stromfluß. Daher bestehen die untere Wärmesenke 22 und die obere Wärmesenke 23 aus Cu oder ähnlichem, das eine ausgezeichnete Wärmeleitfähigkeit und einen geringen elektrischen Widerstand aufweist. Ein Teil der unteren Wärmesenke 22 und ein Teil der oberen Wärmesenke 23 sind von der Harzform 20 freigelegt, so dass die Wärme, die von dem Halbleiterchip 1 erzeugt wird, leicht abgestrahlt werden kann.
  • Die innere Wärmesenke 24 gibt die Wärme durch die Emitterelektrode 16 an die obere Wärmesenke 23, die Wärme, die in dem Halbleiterchip 1 erzeugt wird und von der Emitterelektrode geleitet wird, frei. Außerdem ist die innere Wärmesenke 24 mit der Emitterelektrode 13 und der oberen Wärmesenke 23 elektrisch verbunden. Die innere Wärmesenke 24 besteht aus Cu oder ähnlichem.
  • In der ausgeformten Leistungsvorrichtung besteht die Lötschicht 14 zur elektrischen Verbindung mit dem IGBT, der in dem Halbleiterchip 1 angeordnet ist, aus der ternären Sn-Cu-Ni-Legierung, die eine kleine Fließspannung aufweist, die kleiner als diejenige der ersten Metallschicht 13a ist. Daher wird die Scherspannung, die in der Nähe der Oberfläche des Halbleitersubstrats erzeugt wird, klein. Somit wird sogar dann, wenn der Halbleiterchip 1 mit der Harzform 20 abgedichtet wird, verhindert, dass die erste Metallschicht 13a bricht. Somit wird die Emitterelektrode 13 nicht von dem Halbleitersubstrat entfernt und der IGBT vor einer Beschädigung geschützt. Außerdem wird die Oberfläche des IGBT vor einer Beschädigung geschützt, so dass die Halbleiterpackung 21 vor einer Beschädigung, die durch eine Unterbrechung des Stromflusses oder einer Wärmeleitung verursacht wird, geschützt wird.
  • Ein zusätzlicher Test wird wie folgt durchgeführt. Der folgende Test ist ein Flüssigphasenabkühlungs- und – aufheiz-Zyklustest mit dreitausend Zyklen zur wiederholten Aufheizung und Abkühlung zwischen –40°C und +125°C.
  • In dem Test bricht die Oberfläche des Halbleitersubstrats, d. h. die auf der Oberfläche des IGBT angeordnete Elektrodenschicht, wenn die Lötschicht 14 aus einer ternären Sn-AG-Cu-Legierung besteht, so dass der IGBT beschädigt wird. Andererseits bricht die Elektrodenschicht, d. h. die erste Elektrodenschicht 13a, die auf der Oberfläche des IGBT angeordnet ist, nicht, wenn die Lötschicht 14 aus einer ternären Sn-Cu-Ni-Legierung besteht, so dass der IGBT nicht beschädigt wird. Somit wird die Emitterelektrode 13 vor dem Ablösen geschützt, und der IGBT wird vor einer Beschädigung geschützt. Somit wird eine ausgeformte Halbleitervorrichtung einschließlich dem Halbleiterschicht 1 mit einer hohen Festigkeit gegenüber einer Spannung geschaffen.
  • In der ersten Ausführungsform besteht die Lötschicht 14 aus einer ternären Sn-Cu-Ni-Legierung mit einer kleinen Fließspannung, die kleiner als diejenige der ersten Metallschicht 13a aus einer Al-Legierung aus Al-Si-Cu ist. Die erste Metallschicht 13a kann aus einer Legierung bestehen, die auf Al-Cu, Al-Si oder Al basiert und andere Zusätze aufweist. Außerdem kann die erste Metallschicht 13a aus reinem Al bestehen. Hier können die erste Metallschicht 13a und die Lötschicht 14 aus anderen Kombinationen von Materialien ausgebildet sein, solange die Fließspannung der Lötschicht 14 kleiner als diejenige der ersten Metallschicht 13a zur elektrischen Verbindung mit dem Halbleiterchip ist. Wenn z. B. die erste Metallschicht 13a aus einem auf Al basierenden Metallmaterial besteht, kann die Lötschicht 14 aus einer binären Sn-Cu-Legierung, einer binären Sn-Ni-Legierung oder einer ternären Sn-Cu-Ni-Legierung bestehen.
  • Obwohl die erste Metallschicht 13a als eine Elektrode 10 dient, die das Halbleitersubstrat direkt kontaktiert, kann die Elektrode als Emitterelektrode derart vorgesehen sein, dass ein Sperr- oder Grenzmetall zwischen der Al-Legierung und dem Si-Substrat eingefügt ist. In diesem Fall wird die Lötschicht so ausgewählt, dass sie eine Fließspannung aufweist, die kleiner als sämtliche Fließspannungen aller geschichteten Metallfilme, die die Emitterelektrode bilden, ist.
  • Obwohl die erste Metallschicht 13a aus einem auf Al basierenden Metallmaterial besteht, kann die erste Metallschicht 13a aus einem auf Cu basierenden Metallmaterial bestehen. In diesem Fall ist die Lötschicht 14 aus einer binären Sn-Ag-Legierung oder einer ternären Sn-Ag-Cu-Legierung ausgebildet.
  • Obwohl der Halbleiterchip hier einen IGBT enthält, kann der Halbleiterchip andere Halbleiterteile wie z.B. einen vertikalen MOSFET, eine Diode und/oder einen Bipolartransistor enthalten.
  • (Zweite Ausführungsform)
  • Die 5 und 6 zeigen einen Halbleiterchip 200 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. In dem Chip 200 ist eine Schaltungsverdrahtungselektrode 213a zur Schaltungsverdrahtung auf der Oberfläche des IGBT angeordnet. Eine Sperrmetallschicht (d.h. eine Sperrkeimschicht) 213b ist auf der Oberfläche der Verdrahtungselektrode 213a angeordnet. Eine Oberflächenschutzschicht 213c zum Schützen der Oberfläche des Halbleiterchips 1 ist auf der Oberfläche der Sperrmetallschicht 213b angeordnet. Die Emitterelektrode 213 besteht aus der Verdrahtungselektrode 213a, der Sperrmetallschicht 213b und der Oberflächenschutzschicht 213c. Die Emitterelektrode 213 als leitende Schicht dient außerdem als eine Oberflächenschutzelektrode zum Schützen der Oberfläche des Halbleiterchips 200. Die Dicke der Oberflä chenschutzschicht 213c der Emitterelektrode 213 ist z.B. gleich oder größer als 5 μm.
  • Die Schaltungsverdrahtungselektrode 213a ist auf der Oberfläche des Zellabschnitts des Substrats vom P+-Typ 2 derart ausgebildet, dass die Schaltungsverdrahtungselektrode 213a mehrere Grabengates bedeckt. Außerdem kontaktiert die Schaltungsverdrahtungselektrode 213a die Basisschicht vom P-Typ 4 und die Sourceschicht vom N+-Typ 6, so dass mehrere IGBTs gemeinsam verbunden sind. Hier dient die Schaltungsverdrahtungselektrode 213a als die erste Leitungsschicht, d.h. die Schaltungsverdrahtungselektrode 213a entspricht der ersten Metallschicht 13a der 1. Die Dicke der Schaltungsverdrahtungselektrode 213a beträgt etwa 3 μm, und die Schaltungsverdrahtungselektrode 213a wird durch ein Sputterverfahren aus einer Aluminium-Legierung (d.h. Al-Legierung) wie z.B. einer Al-Si-Cu-Legierung gefertigt.
  • Die Sperrmetallschicht 213b ist eine leitende Metallschicht zur elektrischen Verbindung mit der Schaltungsverdrahtungselektrode 213a. Die Sperrmetallschicht 213b wird z.B. durch das Sputterverfahren aus einer Titan-Schicht (d.h. Ti) und einer Titannitrid-Schicht (d.h. TiN) gefertigt. Die TiN-Schicht ist auf der Ti-Schicht abgeschieden bzw. geschichtet. Die Sperrmetallschicht 213b dient als ein Substrat (d.h. eine Keimschicht zum Plattieren) zum Ausbilden der Oberflächenschutzschicht 213c durch ein stromloses Nassplattierverfahren. Die Sperrmetallschicht 213b dient als die dritte Leitungsschicht, die nicht der dritten Metallschicht 13c der 1 entspricht. Die Sperrmetallschicht 213b bedeckt die Oberfläche und die Kante der Schaltungsverdrahtungselektrode 213a vollständig.
  • Die Oberflächenschutzschicht 213c ist nur auf der Sperrmetallschicht 213b angeordnet, so dass die Oberflächenschutzschicht 213c mit der Sperrmetallschicht 213b elektrisch verbunden ist. Die Oberflächenschutzschicht 213c dient als die zweite Leitungsschicht, d.h. die Oberflächenschutzschicht 213c entspricht der zweiten Metallschicht 13b der 1. Die Oberflächenschutzschicht 213c bedeckt die Oberfläche und die Kante der Sperrmetallschicht 213b vollständig. Wie es in 6 gezeigt ist, ist die Oberflächenschutzschicht 213c auf einem Bereich angeordnet, der in 6 von einer gestrichelten Linie umgeben ist. Die Oberflächenschutzschicht 213c wird durch das stromlose Nassplattierverfahren ausgebildet. Die Oberflächenschutzschicht 213c kann gelötet werden und besitzt einen großen Young-Modul. Die Oberflächenschutzschicht 213c besteht aus einem harten Material wie z.B. Ni oder Cu, d.h. einem metallischen Material.
  • Der Young-Modul der Oberflächenschutzschicht 213c wird durch E dargestellt, und die Filmdicke der Oberflächenschutzschicht 213c wird durch T dargestellt. Außerdem wird der Young-Modul des Halbleitersubstrats, d.h. des Substrats von P+-Typ 2 und der Driftschicht vom N–-Typ 3 durch Esub dargestellt, und die Dicke des Halbleitersubstrats wird durch Tsub dargestellt. Das Material, das die Oberflächenschutzschicht 213c bildet, wird so bestimmt, dass die folgende Beziehung erfüllt ist: E × T ≅ Esub × Tsub. In diesem Fall wird die Differenz zwischen den linearen Ausdehnungskoeffizienten der Oberflächenschutzschicht 213c und dem Halbleitersubstrat verringert, so dass eine Spannung, die auf die Oberflächenschutzschicht 213c einwirkt, fast gleich derjenigen wird, die auf das Halbleitersubstrat einwirkt, wenn der Halbleiterchip 200 mit der Harzform 20 abgedichtet ist oder wenn die Halbleiterpackung 21 in verschiedenen thermischen Zyklen einer thermischen Spannung unterzogen wird.
  • Insbesondere wird die Schaltungsverdrahtungselektrode 213a vor einer Beeinflussung durch die auf der Differenz der linearen Ausdehnungskoeffizienten basierenden Spannung geschützt. Dementsprechend wird die Schaltungsverdrahtungselektrode 213e vor einem Brechen geschützt, so dass die Schaltungsverdrahtungselektrode 213a vor einer Beschädigung geschützt wird. Somit wird die ausgeformte Halbleitervorrichtung einschließlich des Halbleiterchips 200 mit einer hohen Festigkeit gegenüber einer Spannung geschaffen.
  • Die Dicke der Oberflächenschutzschicht 213c ist z.B. gleich oder größer als 5 μm. Hier wird, wenn der Halbleiterchip 200 mit der Lötschicht 14 mit der inneren Wärmesenke 24 verbunden ist, das Lötmaterial der Lötschicht 14, das aus einem auf Sn basierenden Material besteht, bis zu einer hohen Temperatur aufgeheizt, so dass das Lötmaterial und der obere Abschnitt der Oberflächenschutzschicht 213c eine Legierung wie z.B. NiSn bilden. Daher wird unter Berücksichtigung der Ausbildung der Legierung aus einem Material der Ni-Sn-Serie auf dem oberen Abschnitt der Oberflächenschutzschicht 213c die Dicke T der Oberflächenschutzschicht 213c so definiert, dass die Dicke der Legierung aus einem Material der Ni-Sn-Serie subtrahiert wird. Somit wird die Dicke der Oberflächenschutzschicht 213c dicker eingestellt. Sogar wenn der obere Abschnitt der Oberflächenschutzschicht 213c die Legierung bildet, kann die Dicke der Oberflächenschutzschicht 213c ausreichend gewährleistet werden.
  • Im folgenden wird das Herstellungsverfahren zur Herstellung des Halbleiterchips 200 in den 4A–5C gezeigt.
  • Zunächst wird die Driftschicht vom N–-Typ 3 auf der Hauptebene des Substrats vom P+-Typ 2 ausgebildet, so dass das Halbleitersubstrat geschaffen wird. Danach wird der IGBT ausgebildet. Anschließend werden die Basisschicht vom P-Typ 4 und die Sourceschicht vom N+-Typ 6 auf dem Oberflächenabschnitt der Driftschicht vom N–-Typ 3 ausgebildet. Danach wird der Graben 7 derart ausgebildet, dass der Graben 7 die Sourceschicht vom N+-Typ 6 und die Basisschicht vom P-Typ 4 durchdringt und die Driftschicht vom N–-Typ 3 erreicht. Der Gateisolierfilm 8 und die Gateschicht 9 werden auf der Innenwand des Grabens in dieser Reihenfolge ausgebildet. Der Isolierfilm 12a wird ausgebildet, um einen Teil der Sourceschicht vom N+-Typ 6 und den Graben 7 zu bedecken.
  • In dem in 7A gezeigten ersten Prozess wird eine Metallschicht 229 auf der Hauptebene des Halbleitersubstrat ausgebildet, wobei der IGBT auf der Hauptebene vorgesehen ist. Die Dicke der Metallschicht 229 beträgt etwa 3 μm. Die Metallschicht 229 besteht aus Aluminium oder ähnlichem.
  • In dem in 7B gezeigten zweiten Prozess wird ein fotoresistiver Film 230 auf der Metallschicht 229 abgeschieden, und danach wird der fotoresistive Film 230 durch ein Fotolithographieverfahren gemustert. Somit besitzt der Fotowiderstand Öffnungen, die mit Ausnahme eines Bereichs zur Ausbildung einer Schaltungsverdrahtungselektrode, eines Bereichs zur Ausbildung einer ersten Elektrode und eines Bereichs zur Ausbildung einer zweiten Elektrode angeordnet sind.
  • In dem in 7C gezeigten dritten Prozess wird die Metallschicht 229 durch ein Nassätzverfahren mit dem fotoresistiven Film 230 als Maske geätzt, so dass die Metallschicht 229 gemustert wird. Somit werden die Schaltungsverdrahtungselektrode 213a in dem Zellabschnitt 50 und die ersten und zweiten Elektroden 15, 16 in dem Um fangsdruckwiderstandsabschnitt 51 ausgebildet. In diesem dritten Prozess, d.h. dem Nassätzprozess, wird die Metallschicht 229 seitlich geätzt, d.h. die Seite der Metallschicht wird geätzt, so dass der obere Abschnitt der Metallschicht 229, der unter dem fotoresistiven Film 230 angeordnet ist, übergeätzt wird. Insbesondere wird der obere Abschnitt der Metallschicht 229, die innerhalb der Öffnung des fotoresistiven Films 230 angeordnet ist, entfernt, wie es in 7C gezeigt ist. Danach wird der fotoresistive Film 230 entfernt.
  • In dem in 7D gezeigten vierten Prozess werden die Ti-Schicht und die TiN-Schicht zur Ausbildung eines Metalldünnfilms 231 ausgebildet. Der Metalldünnfilm 231 bedeckt die Schaltungsverdrahtungselektrode 213a und die erste und zweite Elektrode 15, 16 in dem Umfangsdruckwiderstandsabschnitt 51.
  • In dem in 8A gezeigten fünften Prozess wird ein anderer fotoresistiver Film 232 auf dem Metalldünnfilm 231 ausgebildet. Der fotoresistive Film 232 ist größer als die Schaltungsverdrahtungselektrode 213a, so dass die Oberfläche und die Kante der Schaltungsverdrahtungselektrode 213a vollständig von dem fotoresistiven Film 232 bedeckt werden. Insbesondere ist der fotoresistive Film 232 größer als die Kante (d.h. die Außenlinie) der Schaltungsverdrahtungselektrode 213a. Danach wird der Metalldünnfilm 231 geätzt und durch das Fotolithographieverfahren mit dem fotoresistiven Film 232 als Maske entfernt. Somit wird die Sperrmetallschicht 213b derart ausgebildet, dass die Sperrmetallschicht 213b die Oberfläche und die Kante der Schaltungsverdrahtungselektrode 213a bedeckt. Danach wird der fotoresistive Film 232 entfernt.
  • In dem in 8B gezeigten sechsten Prozess wird ein Passivierungsfilm 233 (d.h. ein Schutzfilm) aus Polyimid oder ähnlichem ausgebildet. In dem in 8C gezeigten siebten Prozess wird ein Teil des Passivierungsfilms 233, der auf der Sperrmetallschicht 213b angeordnet ist, entfernt, so dass der Passivierungsfilm 17 auf der Oberfläche mit dem Umfangsdruckwiderstandsabschnitt 51 ausgebildet ist.
  • Danach wird die Oberflächenschutzschicht 213c durch ein stromloses Nassplattierverfahren aus einem Metallmaterial wie z.B. Ni oder Cu, die einen großen Young-Modul besitzen und lötfähig sind, ausgebildet. Die Dicke der Oberflächenschutzschicht 213c ist gleich oder größer als 5 μm. Hier ist die Oberflächenschutzschicht 213c nur auf der Sperrmetallschicht 213b angeordnet. Daher ist die Oberflächenschutzschicht 213c nicht auf dem Passivierungsfilm 17 angeordnet. In einigen Fällen wird die Kollektorelektrode 18 auf der Rückseite des Substrats vom P+-Typ 2 ausgebildet. Danach wird das Halbleitersubstrat durch ein Würfelschneideverfahren (dicing cut method) in mehrere Halbleiterchips 1 geschnitten. Somit ist der Halbleiterchip 200 vollendet.
  • Somit wird der Halbleiterchip 200, der in den obigen Prozessen hergestellt wird, durch die jeweilige Lötschicht 14, 27 mit der unteren Wärmesenke 22 und der inneren Wärmesenke 24 verbunden. Danach werden die Gateelektrodenanschlussfläche des Halbleiterchips 200 und der Leitungsanschluss 26 mit dem Gatedraht 25 miteinander verbunden. Hier ist die Gateelektrodenanschlussfläche auf einem rechtwinkligen Bereich angeordnet, der unten in der 6 gezeigt ist. Danach wird die obere Wärmesenke 23 durch die Lötschicht 28 mit der inneren Wärmesenke 24 verbunden (gebondet). Danach werden die obigen Teile in einer Form zum Ausbilden der Halbleiterpackung 21 angeordnet, und danach wird das geschmolzene Harz, das die Harzform 20 schafft, in die Form gegossen. Das geschmol zene Harz wird abgekühlt und verfestigt, so dass die Harzform 20 die Teile abdichtet und die Halbleiterpackung 21 ausgebildet wird.
  • Somit wird sogar dann, wenn die Halbleiterpackung 21 die Teile abdichtet, die Spannung, die auf die Schaltungsverdrahtungselektrode 213a einwirkt, verringert. Dieses kommt daher, dass die Schaltungsverdrahtungselektrode 213a die Oberfläche des Halbleitersubstrats bedeckt, die Oberflächenschutzschicht 213c, die hart ist, die Oberfläche und die Kante der Schaltungsverdrahtungselektrode 213a bedeckt und die Spannung, die auf die Oberflächenschutzschicht 213c einwirkt, fast gleich derjenigen ist, die auf das Halbleitersubstrat einwirkt. Die Schaltungsverdrahtungselektrode 213a ist von der Oberflächenschutzschicht 213c bedeckt. Dementsprechend wird verhindert, dass die Schaltungsverdrahtungselektrode 213a beschädigt wird (d.h. bricht). Außerdem wird der IGBT vor einer thermischen Beschädigung geschützt, die durch die Beschädigung der Schaltungsverdrahtungselektrode 213a wie z.B. einer Unterbrechung eines Stromflusses durch den IGBT oder einer Unterbrechung einer Wärmeleitung durch den IGBT verursacht wird.
  • Obwohl die Oberflächenschutzschicht 213c so bestimmt wird, dass sie die Beziehung E × T ≅ Esub × Tsub erfüllt, kann die Oberflächenschutzelektrode 213c auch eine andere Elektrode sein, so lange die Elektrode der Spannung, die von außen auf den Halbleiterchip 1 einwirkt, widersteht. Insbesondere muss der Young-Modul der Oberflächenschutzschicht 213c mindestens gleich oder größer als der Young-Modul des Halbleitersubstrats sein. In diesem Fall wird die Spannung, die aufgrund der Harzausformung (d.h. einer Harzabdichtung) der Halbleiterpackung 21 erzeugt wird, oder der Spannung, die in dem thermischen Zyklus erzeugt wird, durch die Oberflächenschutzschicht 213c verringert.
  • Daher wird verhindert, dass die Spannung zur Schaltungsverdrahtungselektrode 213a geleitet wird.
  • Außerdem kann in dem in 8A gezeigten fünften Prozess der fotoresistive Film 232 unter Verwendung derselben Maske wie die Maske zur Ausbildung des fotoresistiven Films 230 ausgebildet werden, der in dem in 7B gezeigten zweiten Prozess verwendet wird. Wenn die Schaltungsverdrahtungselektrode 213a durch Ätzen ausgebildet wird, wird die Kante der Metallschicht 229, die unter dem fotoresistiven Film 230 angeordnet ist, seitlich geätzt. Daher wird in dem fünften Prozess, wenn der fotoresistive Film 232 unter Verwendung der Maske zur Ausbildung der fotoresistiven Schicht 232, die die gleiche wie die Maske ist, die in dem obigen Ätzprozess der Metallschicht 229 verwendet wird, ausgebildet wird, der fotoresistive Film 232 derart ausgebildet, dass der fotoresistive Film 232 die Oberfläche und die Kante der Schaltungsverdrahtungselektrode 231a bedeckt. Daher wird, wenn der Metalldünnfilm 231 geätzt wird, ein Teil des Metalldünnfilms 231, der an der Kante der Schaltungsverdrahtungselektrode 213a angeordnet ist, nicht entfernt, so dass die Sperrmetallschicht 213b die Schaltungsverdrahtungselektrode 213a vollständig bedeckt. Somit kann sogar dann, wenn der fotoresistive Film 232 unter Verwendung derselben Maske wie die Maske zur Ausbildung des fotoresistiven Films 230 ausgebildet wird, die Oberflächenschutzschicht 213c die Schaltungsverdrahtungselektrode 213a vollständig bedecken. Wenn die Schaltungsverdrahtungselektrode 213a von dem fotoresistiven Film 232 bedeckt wird, wird hier in diesem Fall der fotoresistive Film 232 so ausgebildet, dass er die ersten und zweiten Elektroden 15, 16 in dem Umfangsdruckwiderstandsabschnitt 51 bedeckt. Danach wird der dünne Metallfilm 231 entfernt, und danach wird der dünne Metallfilm 231 auf der Oberfläche der ersten und zweiten Elektrode 15, 16 teil weise belassen. Dieser restliche Metalldünnfilm 231, der in dem Umfangsdruckwiderstandsabschnitt 51 angeordnet ist, wird jedoch vollständig von dem Passivierungsfilm 17 bedeckt. Daher übt der restliche Metalldünnfilm 231 keinen negativen Einfluss aus.
  • Obwohl die Sperrmetallschicht 213b auf der Schaltungsverdrahtungselektrode 213a ausgebildet wird, kann außerdem die Sperrmetallschicht 213b weggelassen werden. Dieses kommt daher, dass die Oberflächenschutzschicht 213c direkt auf der Schaltungsverdrahtungselektrode 213a, die durch das Plattierverfahren aus Aluminium hergestellt wird, ausgebildet werden kann.
  • Obwohl die Oberflächenschutzschicht 213c durch das Plattierverfahren ausgebildet wird, kann die Oberflächenschutzschicht 213c auch durch andere Verfahren wie z.B. ein Sputterverfahren ausgebildet werden. Es ist jedoch vorteilhaft, die Oberflächenschutzschicht 213c durch das Plattierverfahren auszubilden, da das Plattierverfahren leicht eine dicke Oberflächenschutzschicht 213c schaffen kann. Wie es oben beschrieben ist, muss die Oberflächenschutzschicht 213c eine bestimmte Dicke aufweisen.
  • (Dritte Ausführungsform)
  • In 9 ist ein Halbleiterchip 300 gemäß einer dritten Ausführungsform der vorliegenden Erfindung gezeigt. Die Oberflächenschutzschicht 213c kontaktiert den Passivierungsfilm 17.
  • Der Halbleiterchip 300 gemäß der dritten Ausführungsform ist fast derselbe wie derjenige der Prozesse der 7A–8C. Das Herstellungsverfahren zur Herstellung des Halbleiterchips 300 gemäß der dritten Ausführungsform wird im folgenden mit Bezug auf die Zeichnungen der 7A–8B und 10 beschrieben.
  • Zunächst werden die in den 7A–8B durchgeführten Prozesse durchgeführt, so dass der Passivierungsfilm 233 auf der Sperrmetallschicht 213b ausgebildet wird. Danach wird eine andere Fotomaske, die sich von der Fotomaske unterscheide, die in dem in 8C gezeigten siebten Prozess verwendet wird, verwendet, um einen Teil des Passivierungsfilms 233, der auf der Schaltungsverdrahtungselektrode 213a angeordnet ist, zu entfernen, wie es in 10 gezeigt ist. Somit wird der Passivierungsfilm 17 auf der Kante der Sperrmetallschicht 213b ausgebildet.
  • Danach wird die Oberflächenschutzschicht 213c durch das stromlose Nassplattierverfahren auf der Oberfläche der Sperrmetallschicht 213b ausgebildet. Gleichzeitig wird die Sperrmetallschicht 213b innerhalb des Passivierungsfilms 17 ausgebildet, so dass die Oberflächenschutzschicht 213c so ausgebildet wird, dass sie den Passivierungsfilm 17 kontaktiert, wie es in 9 gezeigt ist. Somit ist der Halbleiterchip 300 vollendet.
  • In dem Halbleiterchip 300 gemäß der dritten Ausführungsform bedeckt die Oberflächenschutzschicht 213c die Oberfläche und die Kante der Schaltungsverdrahtungselektrode 213a vollständig. Daher wirkt auf die Schaltungsverdrahtungselektrode 213a keine Spannung ein, so dass die Schaltungsverdrahtungselektrode 213a nicht beschädigt wird.
  • (Vierte Ausführungsform)
  • In den 11 und 12 ist ein Halbleiterchip 400 gemäß einer vierten Ausführungsform der vorliegenden Er findung gezeigt. Die Sperrmetallschicht 213b bedeckt die Schaltungsverdrahtungselektrode 213a und den Passivierungsfilm 17. Daher wird die Emitterelektrode 213 auf dem gesamten Bereich des Zellabschnitts 50 und dem Umfangsdruckwiderstandsabschnitt 51 ausgebildet. Um den Widerstandsdruck am Umfangsdruckwiderstandsabschnitt 51 zu sichern (d.h. zu erhöhen), werden ein Bereich vom P-Typ und ein Isolierfilm auf der Oberfläche des Halbleitersubstrats (d.h. der Driftschicht vom N–-Typ 3) am äußersten Umfang des Halbleiterchips 400 ausgebildet. Insbesondere werden der LOCOS-Oxidationsfilm 11 und der Isolierfilm 12b auf der Oberfläche des äußersten Umfangs ausgebildet. Die Oberflächenschutzschicht 213c wird auf einem Bereich ausgebildet, der in 12 von einer gestrichelten Linie umgeben ist.
  • Der Halbleiterchip 400 wird wie folgt hergestellt. Zunächst werden die in den 7A–7C gezeigten Prozesse durchgeführt, so dass die Schaltungsverdrahtungselektrode 213a im Zellabschnitt 50 und die ersten und zweiten Elektroden 15, 16 im Umfangsdruckwiderstandsabschnitt 51 ausgebildet werden. Danach wird der fotoresistive Film 230 entfernt. Wie es in 13A gezeigt ist, wird ein Passivierungsfilm 435 auf der gesamten Oberfläche des Halbleitersubstrats ausgebildet. Danach wird ein Teil des Passivierungsfilms 435, der auf der Oberfläche der Schaltungsverdrahtungselektrode 213a angeordnet ist, entfernt, so dass der Passivierungsfilm 17 im Umfangsdruckwiderstandsabschnitt 51 geschaffen wird.
  • Wie es in 13B gezeigt ist, wird die Sperrmetallschicht 213b auf der gesamten Oberfläche des Halbleitersubstrats ausgebildet. Danach wird die Oberflächenschutzschicht 213c durch das stromlose Nassplattierverfahren auf der Sperrmetallschicht 213b ausgebildet. Somit ist der Halbleiterchip 400 vollendet.
  • In dem Halbleiterchip 400 gemäß der vierten Ausführungsform bedeckt die Oberflächenschutzschicht 213c die Oberfläche und die Kante der Schaltungsverdrahtungselektrode 213a vollständig. Daher wirkt auf die Schaltungsverdrahtungselektrode 213a keine Spannung, so dass die Schaltungsverdrahtungselektrode 213a nicht beschädigt wird.
  • In dieser Ausführungsform kann die Sperrmetallschicht 213b nicht weggelassen werden. Dieses kommt daher, dass die Oberflächenschutzschicht 213c auf dem Passivierungsfilm 17 aus Polyimid im Umfangsdruckwiderstandsabschnitt 51 ausgebildet werden muss. Daher muss die Sperrmetallschicht 213b nach der Ausbildung des Passivierungsfilms 17 ausgebildet werden, da die Sperrmetallschicht 213b als eine Keimschicht für die Plattierung dient.
  • (Fünfte Ausführungsform)
  • In 14 ist ein Halbleiterchip 500 gemäß einer fünften Ausführungsform der vorliegenden Erfindung gezeigt. Der Halbleiterchip enthält eine Emitterelektrode 513 mit einer Schaltungsverdrahtungselektrode 513a, einer Sperrmetallschicht 513b, einer Oberflächenschutzschicht 513c und einer vierten Schicht 513d.
  • Die Schaltungsverdrahtungselektrode 513a dient als die erste Leitungsschicht, die der Schaltungsverdrahtungselektrode 213a der 5 ähnelt, d.h., die Schaltungsverdrahtungselektrode 513a entspricht der ersten Metallschicht 13a in 1. Die Dicke der Schaltungsverdrahtungselektrode 513a beträgt etwa 3 μm, und die Schaltungsverdrahtungselektrode 513a wird durch ein Sputterverfahren oder ähnlichem aus einer Aluminium-Legierung (d.h. Al-Legierung) wie z.B. einer Al-Si-Cu-Legierung gefertigt.
  • Die Sperrmetallschicht 513b dient als ein Substrat (d.h. eine Keimschicht für das Plattieren) zum Ausbilden der Oberflächenschutzschicht 513c durch ein stromloses Nassplattierverfahren. Die Sperrmetallschicht 513b dient als die dritte Leitungsschicht, die der Sperrmetallschicht 213b der 5 ähnelt, und entspricht nicht der dritten Metallschicht 13c der 1. Die Sperrmetallschicht 513b ist eine Leitungsmetallschicht zur elektrischen Verbindung mit der Schaltungsverdrahtungselektrode 513a. Die Sperrmetallschicht 513b wird z.B. durch das Sputterverfahren aus einer Titan-Schicht (d.h. Ti) und einer Titannitrid-Schicht (d.h. TiN) gefertigt.
  • Die Oberflächenschutzschicht 513c dient als die zweite Leitungsschicht, die der Oberflächenschutzschicht 213c der 5 ähnelt, d.h. die Oberflächenschutzschicht 513c entspricht der zweiten Metallschicht 13b der 1. Die Oberflächenschutzschicht 513c wird durch das stromlose Nassplattierverfahren ausgebildet. Die Oberflächenschutzschicht 513c kann gelötet werden und besitzt einen großen Young-Modul. Die Oberflächenschutzschicht 513c besteht aus einem harten Material wie z.B. Ni oder Cu, d.h. einem metallischen Material. Die Dicke der Oberflächenschutzschicht 513c ist z.B. gleich oder größer als 5 μm.
  • Der Young-Modul der Oberflächenschutzschicht 513c wird durch E dargestellt, und die Filmdicke der Oberflächenschutzschicht 513c wird durch T dargestellt. Außerdem wird der Young-Modul des Halbleitersubstrats, d.h. des Substrats vom P+-Typ 2 und der Driftschicht vom N–-Typ 3 durch Esub dargestellt, und die Dicke des Halbleitersubstrats wird durch Tsub dargestellt. Das Material, das die Oberflächenschutzschicht 513c bildet, wird so bestimmt, dass die Beziehung E × T ≅ Esub × Tsub erfüllt ist.
  • Die vierte Metallschicht 513d besteht aus Au und wird durch ein Plattierverfahren ausgebildet. Das plattierte Au verhindert, dass das Ni oxidiert, und schafft eine ausgezeichnete Lötbenetzbarkeit der Lötschicht 514. Die Filmdicke der vierten Metallschicht 513d beträgt z.B. etwa 0,1 μm. Die vierte Metallschicht 513d entspricht der dritten Metallschicht 13c der 1.
  • Auf der Emitterelektrode 513 ist eine Lötschicht 514 ausgebildet. Die Lötschicht 514 besteht aus einem ternären Lötmaterial, das aus Sn, Cu und Ni zusammengesetzt ist. D.h., dass die Lötschicht 514 aus einem ternären Sn-Cu-Ni-Material besteht. Die Zusammensetzung der Lötschicht 514 ist z.B. derart, dass das Cu in der Lötschicht 514 in einem Bereich zwischen 0,5 Gew.-% und 2,0 Gew.-% liegt, das Ni in einem Bereich zwischen 0,05 Gew.-% und 0,1 Gew.-% liegt, das Sn den Rest bildet sowie eine geringe Menge von Zusätzen enthalten sein können. Die Lötschicht 514, die die obige Zusammensetzung aufweist, besitzt eine geringe Fließspannung, die kleiner als diejenige der Schaltungsverdrahtungselektrode 513a ist. Die Schaltungsverdrahtungselektrode 513a besteht aus einer Al-Legierung, so dass die Fließspannung der Al-Legierung der Schaltungsverdrahtungselektrode 513a größer als diejenige der Lötschicht 514 ist.
  • In der ausgeformten Leistungsvorrichtung besteht die Lötschicht 514 zur elektrischen Verbindung mit dem IGBT, der in dem Halbleiterchip 500 angeordnet ist, aus der ternären Sn-Cu-Ni-Legierung, die eine kleine Fließspannung aufweist, die kleiner als diejenige der Schaltungsverdrahtungselektrode 513a ist. Daher wird die Scherspannung, die in der Nähe der Oberfläche des Halbleitersub strats erzeugt wird, klein. Somit wird sogar dann, wenn der Halbleiterchip 500 mit der Harzform 20 abgedichtet wird, verhindert, dass die Schaltungsverdrahtungselektrode 513a bricht. Somit wird die Emitterelektrode 513 nicht von dem Halbleitersubstrat entfernt bzw. abgelöst, und der IGBT wird vor einer Beschädigung geschützt. Außerdem wird die Oberfläche des IGBT vor einer Beschädigung geschützt, so dass die Halbleiterverpackung 21 vor einer Beschädigung geschützt wird, die durch eine Unterbrechung des Stromflusses oder des Wärmeflusses verursacht wird.
  • Außerdem wird die Schaltungsverdrahtungselektrode 513a gegenüber einer Beeinflussung durch die Spannung geschützt, die auf der Differenz der linearen Ausdehnungskoeffizienten basiert. Dementsprechend wird die Schaltungsverdrahtungselektrode 513a vor einem Bruch geschützt, so dass die Schaltungsverdrahtungselektrode 513a vor einer Beschädigung geschützt wird.
  • Derartige Änderungen und Modifikationen sollen als innerhalb des Bereichs der vorliegenden Erfindung, wie er durch die zugehörigen Ansprüche definiert ist, liegend verstanden werden.

Claims (34)

  1. Ausgeformte Halbleitervorrichtung, die aufweist: einen Halbleiterchip (1) mit einem Halbleiterteil, eine Metallschicht (13, 13a–13c), eine Lötschicht (14), und ein Metallelement (24), das durch die Metallschicht (13, 13a–13c) und die Lötschicht (14) mit dem Halbleiterchip (1) verbunden ist, wobei die Lötschicht (14) aus einem Lötmaterial besteht, das eine Fließspannung aufweist, die kleiner als diejenige der Metallschicht (13, 13a–13c) ist.
  2. Vorrichtung nach Anspruch 1, wobei die Lötschicht (14) aus einer ternären Sn-Cu-Ni-Legierung besteht.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei die Metallschicht (13, 13a–13c) eine Aluminiumschicht (13a) aus einer ternären Al-Si-Cu-Legierung enthält.
  4. Vorrichtung nach einem der Ansprüche 1 bis 3, wobei die Metallschicht (13, 13a–13c) auf einer Oberfläche des Halbleiterteils angeordnet ist, wobei die Metallschicht (13, 13a–13c) eine erste Metallschicht (13a) enthält, die mit dem Halbleiterteil elektrisch verbunden ist, und wobei die Fließspannung der Lötschicht (14) kleiner als diejenige der ersten Metallschicht (13a) ist.
  5. Vorrichtung nach Anspruch 4, wobei die Metallschicht (13, 13a–13c) eine mehrschichtige Metallschicht mit der ersten Metallschicht (13a) und einer zweiten Metallschicht (13b) ist, und wobei die zweite Metallschicht (13b) auf der ersten Metallschicht (13a) angeordnet ist und aus einem Metallmaterial besteht, das sich von demjenigen der ersten Metallschicht (13a) unterscheidet.
  6. Vorrichtung nach Anspruch 5, wobei die erste Metallschicht (13a) Aluminium enthält, und wobei die zweite Metallschicht (13b) Nickel enthält.
  7. Vorrichtung nach Anspruch 5 oder 6, wobei die erste Metallschicht (13a) eine Aluminiumschicht mit einer Dicke enthält, die gleich oder größer. als 2 μm ist.
  8. Vorrichtung nach Anspruch 6 oder 7, wobei die zweite Metallschicht (13b) durch ein Nassprozessverfahren ausgebildet ist.
  9. Vorrichtung nach Anspruch 5, wobei die erste Metallschicht (13a) Kupfer enthält, und wobei die zweite Metallschicht (13b) Nickel enthält.
  10. Vorrichtung nach Anspruch 9, wobei die zweite Metallschicht (13b) durch ein Nassprozessverfahren ausgebildet ist.
  11. Vorrichtung nach Anspruch 9 oder 10, wobei das Nassprozessverfahren ein stromloses Nassplattierverfahren ist.
  12. Vorrichtung nach einem der Ansprüche 9 bis 11, wobei die Lötschicht (14) aus einer ternären Sn-Ag-Cu-Legierung besteht.
  13. Ausgeformte Halbleitervorrichtung, die aufweist: einen Halbleiterchip (200, 300, 400, 500) mit einem Halbleiterteil, eine Leitungsschicht (213, 213a–213c, 513, 513a–513d), ein Verbindungselement (14, 514), und ein Metallelement (24), das durch die Leitungsschicht (213, 213a–213c, 513, 513a–513d) und das Verbindungselement (14, 514) mit dem Halbleiterchip (200, 300, 400, 500) verbunden ist, wobei der Halbleiterchip (200, 300, 400, 500) außerdem enthält: ein Halbleitersubstrat (2, 3) mit dem Halbleiterteil, eine erste Leitungsschicht (213a, 513a), die auf dem Halbleitersubstrat (2, 3) angeordnet ist, zur Bereitstellung eines Teils der Leitungsschicht (213, 213a–213c, 513, 513a–513d), der elektrisch mit dem Halbleiterteil verbunden ist; und eine zweite Leitungsschicht (213c, 513c), die auf der ersten Leitungsschicht (213a, 513a) gegenüber dem Halbleitersubstrat (2, 3) angeordnet ist, zur Bereitstellung eines anderen Teils der Leitungsschicht (213, 213a–213c, 513, 513a, 513b), wobei die zweite Leitungsschicht (213c, 513c) einen Young-Modul aufweist, der gleich oder größer als derjenige des Halbleitersubstrats (2, 3) ist, und wobei die zweite Leitungsschicht (213c, 513c) eine Oberfläche und eine Kante der ersten Leitungsschicht (213a, 513a) bedeckt.
  14. Vorrichtung nach Anspruch 13, wobei die erste Leitungsschicht (213a, 513a) aus einem metallischen Material mit Aluminium besteht.
  15. Vorrichtung nach Anspruch 13 oder 14, wobei die zweite Leitungsschicht (213c, 513c) aus einem metallischen Material mit Nickel oder Kupfer besteht.
  16. Vorrichtung nach einem der Ansprüche 13 bis 15, wobei die zweite Leitungsschicht (213c, 513c) eine Dicke von gleich oder größer als 5 μm besitzt.
  17. Vorrichtung nach einem der Ansprüche 13 bis 16, wobei das Halbleitersubstrat (2, 3) einen Young-Modul aufweist, der durch Esub dargestellt wird, und eine Filmdicke, die durch Tsub dargestellt wird, wobei die zweite Leitungsschicht (213c, 513c) einen anderen Young-Modul aufweist, der durch E dargestellt wird, und eine andere Filmdicke, die durch T dargestellt wird, und wobei die Young-Module und die Filmdicken des Halbleitersubstrats (2, 3) und der zweiten Leitungsschicht (213c, 513c) die folgende Beziehung zueinander aufweisen: E × T ≅ Esub × Tsub.
  18. Vorrichtung nach Anspruch 13, wobei das Verbindungselement (514) aus einem Lötmaterial besteht, das eine Fließspannung aufweist, die kleiner als diejenige der Leitungsschicht (513, 513a–513d) ist.
  19. Vorrichtung nach Anspruch 18, wobei das Verbindungselement (514) aus einer ternären Sn-Cu-Ni-Legierung besteht.
  20. Vorrichtung nach Anspruch 18 oder 19, wobei die Leitungsschicht (513, 513a–513d) auf einer Oberfläche des Halbleiterteils angeordnet ist, wobei die erste Leitungsschicht (513a) mit dem Halbleiterteil elektrisch verbunden ist, und wobei die Fließspannung des Verbindungselements (514) kleiner als diejenige der ersten Leitungsschicht (513a) ist.
  21. Vorrichtung nach Anspruch 20, wobei die Leitungsschicht (513, 513a–513c) eine mehrschichtige Metallschicht mit der ersten Leitungsschicht (513a) und der zweiten Leitungsschicht (513c) ist, und wobei die zweite Leitungsschicht (513c) auf der ersten Leitungsschicht (513a) angeordnet ist und aus einem metallischen Material besteht, das sich von demjenigen der ersten Leitungsschicht (513a) unterscheidet.
  22. Vorrichtung nach Anspruch 21, wobei die erste Leitungsschicht (513a) Aluminium enthält, und wobei die zweite Leitungsschicht (513c) Nickel enthält.
  23. Vorrichtung nach Anspruch 21 oder 22, wobei die erste Leitungsschicht (513a) eine Aluminiumschicht enthält, deren Dicke gleich oder größer als 2 μm ist.
  24. Verfahren zur Herstellung einer ausgeformten Halbleitervorrichtung, die einen Halbleiterchip (1) mit einem Halbleiterteil und ein Metallelement (24), das mit dem Halbleiterchip (1) durch eine Metallschicht (13, 13a–13c) und eine Lötschicht (14) verbunden ist, enthält, wobei das Verfahren die folgenden Schritte aufweist: Ausbilden des Halbleiterteils auf einer Hauptebene eines Halbleitersubstrats (2, 3), so dass ein Zellabschnitt (50) geschaffen wird, Ausbilden der Metallschicht (13, 13a–13c) auf der Hauptebene des Halbleitersubstrats (2, 3), Ausbilden einer ersten resistiven Schicht, um einen Teil der Metallschicht (13, 13a–13c) zu bedecken, wobei der Teil dem Zellabschnitt (50) entspricht, Ätzen der Metallschicht (13, 13a–13c) mit der ersten resistiven Schicht als Maske, so dass eine erste Metallschicht (13a) geschaffen wird, Entfernen der ersten resistiven Schicht, Ausbilden einer zweiten Metallschicht (13b), um eine Oberfläche und eine Kante der ersten Metallschicht (13a) zu bedecken, und Ausbilden der Lötschicht (14) auf der zweiten Metallschicht (13b), wobei die Lötschicht (14) aus einem Lötmaterial besteht, das eine Fließspannung aufweist, die kleiner als diejenige der ersten Metallschicht (13a) ist.
  25. Verfahren nach Anspruch 24, wobei der Halbleiterchip (1) außerdem einen Umfangsdruckwiderstandsabschnitt (51) enthält, der außerhalb des Zellabschnitts (50) angeordnet ist, und wobei der Schritt des Schaffens der ersten Metallschicht (13a) im Zellabschnitt (50) außerdem den Schritt enthält: Ausbilden einer Elektrode (15, 16) des Umfangsdruckwiderstandsabschnitts (51).
  26. Verfahren nach Anspruch 24 oder 25, wobei der Schritt des Ausbildens der zweiten Metallschicht (13b) außerdem den Schritt enthält: Ausbilden einer dritten Leitungsschicht (13c) auf einer Oberfläche der zweiten Metallschicht (13b).
  27. Verfahren nach Anspruch 26, das außerdem den Schritt aufweist: Ausbilden eines Schutzfilms (17) auf dem Umfangsdruckwiderstandsabschnitt (51) nach dem Schritt des Entfernens der ersten resistiven Schicht.
  28. Verfahren nach Anspruch 26 oder 27, wobei die zweite Metallschicht (13b) auf der Oberfläche der ersten Metallschicht (13a) durch ein stromloses Nassplattierverfahren im Schritt des Ausbildens der zweiten Metallschicht (13b) ausgebildet wird.
  29. Verfahren zur Herstellung einer ausgeformten Halbleitervorrichtung, die einen Halbleiterchip (200, 300, 400, 500) mit einem Halbleiterteil und ein Metallelement (24), das durch eine Leitungsschicht (213, 213a–213c, 513, 513a–513d) und ein Verbindungselement (14, 514) mit dem Halbleiterchip (200, 300, 400, 500) verbunden ist, enthält, wobei das Verfahren die Schritte aufweist: Ausbilden eines Halbleiterteils auf einer Hauptebene eines Halbleitersubstrats (2, 3), so dass ein Zellabschnitt (50) geschaffen wird, Ausbilden der Leitungsschicht (213, 213a–213c, 513, 513a–513d) auf der Hauptebene des Halbleitersubstrats (2, 3), Ausbilden einer ersten resistiven Schicht (230), um einen Teil der Leitungsschicht (213, 213a–213c, 513, 513a–513d) zu bedecken, wobei der Teil dem Zellabschnitt (50) entspricht, Ätzen der Leitungsschicht (213, 213a–213c, 513, 513a–513d) mit der ersten resistiven Schicht (230) als Maske, so dass eine erste Leitungsschicht (213a, 513a) geschaffen wird, Entfernen der ersten resistiven Schicht (230), und Ausbilden einer zweiten Leitungsschicht (213c, 513c), um eine Oberfläche und eine Kante der ersten Leitungsschicht (213a, 513a) zu bedecken, wobei die zweite Leitungsschicht (213c, 513c) einen Young-Modul aufweist, der gleich oder größer als derjenige des Halbleitersubstrats (2, 3) ist.
  30. Verfahren nach Anspruch 29, wobei der Halbleiterchip (200, 300, 400, 500) außerdem einen Umfangsdruckwiderstandsabschnitt (51) enthält, der außerhalb des Zellabschnitts (50) angeordnet ist, und wobei der Schritt des Schaffens der ersten Leitungsschicht (213a, 513a) im Zellabschnitt (50) außerdem den Schritt enthält: Ausbilden einer Elektrode (15, 16) des Umfangsdruckwiderstandsabschnitts (51).
  31. Verfahren nach Anspruch 29 oder 30, wobei der Schritt des Ausbildens der zweiten Leitungsschicht (213c, 513c) außerdem den Schritt enthält: Ausbilden einer dritten Leitungsschicht (213b, 513b) auf einer Oberfläche der ersten Leitungsschicht (213a, 513a), und Ausbilden der zweiten Leitungsschicht (13c, 513c) auf einer Oberfläche der dritten Leitungsschicht (213b, 513b).
  32. Verfahren nach Anspruch 31, das außerdem den Schritt aufweist: Ausbilden eines Schutzfilms (17) auf dem Umfangsdruckwiderstandsabschnitt (51) nach dem Schritt des Entfernens der ersten resistiven Schicht (230), wobei die zweite Leitungsschicht (213c) die erste Leitungsschicht (213a) und die Schutzschicht (17) in dem Schritt des Ausbildens der zweiten Leitungsschicht (213c) bedeckt.
  33. Verfahren nach Anspruch 31 oder 32, wobei die zweite Leitungsschicht (213c, 513c) auf der Oberfläche der dritten Leitungsschicht (213b, 513b) durch ein stromloses Nassplattierverfahren im Schritt des Ausbildens der zweiten Leitungsschicht (213c, 513c) ausgebildet wird.
  34. Verfahren nach einem der Ansprüche 30 bis 33, wobei der Schritt des Ausbildens der dritten Leitungsschicht (213b, 513b) außerdem den Schritt enthält: Ausbilden einer zweiten resistiven Schicht (232) auf der Oberfläche der ersten Leitungsschicht (213a, 513a), wobei die erste resistive Schicht (230) mit einer Fotomaske im Schritt des Ausbildens der ersten resistiven Schicht (230) gemustert wird, und wobei die zweite resistive Schicht (232) mit der Fotomaske im Schritt des Ausbildens der zweiten resistiven Schicht (232) gemustert wird.
DE102004030056.9A 2003-06-23 2004-06-22 Ausgeformte Halbleitervorrichtung Expired - Fee Related DE102004030056B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003-178147 2003-06-23
JP2003178147A JP4171355B2 (ja) 2003-06-23 2003-06-23 モールド型パワーデバイス
JP2003-184314 2003-06-27
JP2003184314A JP2005019798A (ja) 2003-06-27 2003-06-27 モールド型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE102004030056A1 true DE102004030056A1 (de) 2005-01-20
DE102004030056B4 DE102004030056B4 (de) 2014-02-13

Family

ID=33518604

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004030056.9A Expired - Fee Related DE102004030056B4 (de) 2003-06-23 2004-06-22 Ausgeformte Halbleitervorrichtung

Country Status (3)

Country Link
US (2) US7193326B2 (de)
CN (1) CN100353541C (de)
DE (1) DE102004030056B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008046724B4 (de) * 2007-09-20 2014-09-25 Hitachi Power Semiconductor Device, Ltd. Halbleitervorrichtung
DE102014103540A1 (de) * 2014-03-14 2015-09-17 Infineon Technologies Austria Ag Halbleiterbauelement und integrierte schaltung
DE102014116082A1 (de) * 2014-11-04 2016-05-04 Infineon Technologies Ag Halbleitervorrichtung mit einer spannungskompensierten Chipelelektrode

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3831846B2 (ja) * 2003-06-09 2006-10-11 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US20060113683A1 (en) * 2004-09-07 2006-06-01 Nancy Dean Doped alloys for electrical interconnects, methods of production and uses thereof
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
US20080054449A1 (en) * 2006-08-31 2008-03-06 Infineon Technologies Ag Semiconductor component with cooling apparatus
JP5428362B2 (ja) * 2009-02-04 2014-02-26 富士電機株式会社 半導体装置の製造方法
JP5772050B2 (ja) * 2011-02-22 2015-09-02 富士通株式会社 半導体装置及びその製造方法、電源装置
US9337113B2 (en) * 2012-11-20 2016-05-10 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP6550741B2 (ja) 2014-12-17 2019-07-31 富士電機株式会社 半導体装置の製造方法
JP6500481B2 (ja) 2015-02-17 2019-04-17 富士電機株式会社 半導体装置の製造方法
JP6179538B2 (ja) 2015-03-04 2017-08-16 トヨタ自動車株式会社 半導体装置
JP6455335B2 (ja) * 2015-06-23 2019-01-23 三菱電機株式会社 半導体装置
WO2017086324A1 (ja) * 2015-11-16 2017-05-26 株式会社豊田中央研究所 接合構造体およびその製造方法
JP2017118060A (ja) * 2015-12-25 2017-06-29 ローム株式会社 半導体装置および半導体装置の製造方法
WO2017126084A1 (ja) 2016-01-21 2017-07-27 三菱電機株式会社 半導体装置
JP7013735B2 (ja) * 2017-09-05 2022-02-01 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7472435B2 (ja) 2019-05-13 2024-04-23 富士電機株式会社 半導体モジュールの製造方法
US11876062B2 (en) 2019-10-08 2024-01-16 Mitsubishi Electric Corporation Semiconductor device
JP7443926B2 (ja) 2020-05-15 2024-03-06 株式会社デンソー 半導体装置およびその製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US52400A (en) * 1866-02-06 Improvement in shoulder-braces
US89925A (en) * 1869-05-11 John s
US89940A (en) * 1869-05-11 Improvement in fens
US70060A (en) * 1867-10-22 Improvement in geain-sepabatoes
US122232A (en) * 1871-12-26 Improvement in cheese-vats
US89941A (en) * 1869-05-11 Improvement in boiler-scrapers
US89942A (en) * 1869-05-11 Improvement in door-fasteners
US132530A (en) * 1872-10-29 Improvement in swinging gates
US158333A (en) * 1874-12-29 Improvement in hydraulic safety-valves
US111739A (en) * 1871-02-14 Improvement in cotton-presses
US97082A (en) * 1869-11-23 Victoe m
US70072A (en) * 1867-10-22 Fbanklin h
JPS53117970A (en) 1977-03-25 1978-10-14 Hitachi Ltd Resin seal type semiconductor device
US5665996A (en) * 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
JP3335575B2 (ja) * 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
CN1236982A (zh) * 1998-01-22 1999-12-01 株式会社日立制作所 压力接触型半导体器件及其转换器
WO1999048639A1 (fr) * 1998-03-26 1999-09-30 Nihon Superior Sha Co., Ltd. Soudure sans plomb
JP2000197988A (ja) 1998-03-26 2000-07-18 Nihon Superior Co Ltd 無鉛はんだ合金
DE19843309A1 (de) * 1998-09-22 2000-03-23 Asea Brown Boveri Kurzschlussfestes IGBT Modul
JP4260263B2 (ja) 1999-01-28 2009-04-30 株式会社ルネサステクノロジ 半導体装置
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6693350B2 (en) 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
JP3312618B2 (ja) * 2000-02-03 2002-08-12 千住金属工業株式会社 はんだ槽へのはんだの追加供給方法
JP2001287082A (ja) 2000-04-05 2001-10-16 Fuji Electric Co Ltd はんだ合金
JP2001358460A (ja) 2000-06-12 2001-12-26 Hitachi Ltd 評価システム
KR100407448B1 (ko) 2000-06-12 2003-11-28 가부시키가이샤 히타치세이사쿠쇼 전자 기기 및 반도체 장치
JP3655181B2 (ja) 2000-09-28 2005-06-02 株式会社東芝 半導体装置およびそのパッケージ
JP2002118131A (ja) 2000-10-05 2002-04-19 Mitsubishi Plastics Ind Ltd はんだボール
JP3866503B2 (ja) 2000-10-18 2007-01-10 株式会社東芝 半導体装置
US6469398B1 (en) * 2001-03-29 2002-10-22 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP4479121B2 (ja) 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法
US7145254B2 (en) 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
JP2003110064A (ja) * 2001-07-26 2003-04-11 Denso Corp 半導体装置
US6803667B2 (en) 2001-08-09 2004-10-12 Denso Corporation Semiconductor device having a protective film
JP2003083684A (ja) 2001-09-11 2003-03-19 Sharp Corp 被加熱物搬送機構
US6646347B2 (en) * 2001-11-30 2003-11-11 Motorola, Inc. Semiconductor power device and method of formation
JP3627738B2 (ja) 2001-12-27 2005-03-09 株式会社デンソー 半導体装置
US7095121B2 (en) * 2002-05-17 2006-08-22 Texas Instrument Incorporated Metallic strain-absorbing layer for improved fatigue resistance of solder-attached devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008046724B4 (de) * 2007-09-20 2014-09-25 Hitachi Power Semiconductor Device, Ltd. Halbleitervorrichtung
DE102014103540A1 (de) * 2014-03-14 2015-09-17 Infineon Technologies Austria Ag Halbleiterbauelement und integrierte schaltung
US9825136B2 (en) 2014-03-14 2017-11-21 Infineon Technologies Austria Ag Semiconductor component and integrated circuit
DE102014103540B4 (de) * 2014-03-14 2020-02-20 Infineon Technologies Austria Ag Halbleiterbauelement und integrierte schaltung
DE102014116082A1 (de) * 2014-11-04 2016-05-04 Infineon Technologies Ag Halbleitervorrichtung mit einer spannungskompensierten Chipelelektrode
DE102014116082A8 (de) * 2014-11-04 2016-06-23 Infineon Technologies Ag Halbleitervorrichtung mit einer spannungskompensierten Chipelektrode

Also Published As

Publication number Publication date
DE102004030056B4 (de) 2014-02-13
US7193326B2 (en) 2007-03-20
CN100353541C (zh) 2007-12-05
CN1574326A (zh) 2005-02-02
US20040256730A1 (en) 2004-12-23
US20070158850A1 (en) 2007-07-12
US7468318B2 (en) 2008-12-23

Similar Documents

Publication Publication Date Title
DE102004030056B4 (de) Ausgeformte Halbleitervorrichtung
DE10066442B4 (de) Halbleitervorrichtung mit Abstrahlungs-Struktur
DE102006044691B4 (de) Verfahren zum Herstellen einer Anschlussleitstruktur eines Bauelements
DE102017203024B4 (de) Leistungshalbleitermodul
DE10393441T5 (de) Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren
DE102005049575A1 (de) Halbleitervorrichtung mit Aluminiumelektrode und Metallelektrode
DE102016201071B4 (de) Halbleitervorrichtung
DE112015006049T5 (de) Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils
DE19601372A1 (de) Halbleitermodul
DE112019005155T5 (de) Halbleitervorrichtung
DE112015000660T5 (de) Leistungsmodul und Herstellungsverfahren dafür
DE102007012986B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE112018002152T5 (de) Halbleiterbauelement
DE69923374T2 (de) Halbleitervorrichtung
DE60133772T2 (de) Selbstpassivierende lasersicherung aus kupfer
DE112019005313T5 (de) Halbleiterbauteil
DE102017200013A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE112019000184T5 (de) Halbleitervorrichtung
DE102014223863A1 (de) Leistungshalbleitereinrichtung
DE102004027176B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE112004002653T5 (de) Halbleitervorrichtungs-Modulstruktur
DE4017181C2 (de) Elektrisches Bauelement
DE212021000205U1 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20141114

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee