JP5428362B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5428362B2 JP5428362B2 JP2009023833A JP2009023833A JP5428362B2 JP 5428362 B2 JP5428362 B2 JP 5428362B2 JP 2009023833 A JP2009023833 A JP 2009023833A JP 2009023833 A JP2009023833 A JP 2009023833A JP 5428362 B2 JP5428362 B2 JP 5428362B2
- Authority
- JP
- Japan
- Prior art keywords
- curable resin
- film
- layer
- manufacturing
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/028—Electroplating of selected surface areas one side electroplating, e.g. substrate conveyed in a bath with inhibited background plating
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
- H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemically Coating (AREA)
- Electroplating Methods And Accessories (AREA)
Description
IGBTの構造について説明する。以下において、nまたはpを冠した半導体(領域)は、それぞれ電子,正孔が多数キャリアであることを指すものとする。また,n+やn−などのように、nやpに付した「+」または「−」の記号は,それぞれそれらが付されていない半導体(領域)の不純物濃度よりも不純物濃度が高いまたは低いことを示すものとする。
PT型IGBTは、p+半導体基板の表面に、n+バッファ層とn−活性層をエピタキシャル成長させたエピタキシャル基板を用いたものである。たとえば、耐圧が600Vクラスのパワー半導体素子(IGBT)の場合、活性層の厚さは100μm程度であり、p+半導体基板を含む総厚さは200〜300μm程度になる。
このほかに、NPT型IGBTやFS型IGBTを、フローティングゾーン基板(以下、FZ基板という)を用いて作製する方法が知られている。FZ基板は、フローティングゾーン法により作製された半導体インゴットから切り出されたものである。これらのIGBTにおいては、基板の裏面側に低ドーズ量で、浅いp+コレクタ層が形成される。
図5において、1はn型のFZ基板であって、n−ドリフト層である。n−ドリフト層は、活性層としての機能を果たす。2はp+ベース領域、3はn+エミッタ領域、4はゲート酸化膜、5はゲート電極、6はエミッタ電極、7は層間絶縁膜である。
FZ基板1のn+エミッタ領域が設けられた側をFZ基板1のおもて面とし、基板1のおもて面側の表面には、ゲート酸化膜4を介してゲート電極5が設けられている。ゲート電極5の上には、層間絶縁膜7が設けられている。エミッタ電極6は、p+ベース領域2およびn+エミッタ領域3に接するように設けられており、層間絶縁膜7によってゲート電極5から絶縁されている。
次に、FS型IGBTの構造について説明する。図6は、FS型IGBTの構造を示す断面図であり、図5と同様にFZ基板を用いて作成されている。
図6において、1はn型のFZ基板であって、n−ドリフト層である。n−ドリフト層は、活性層としての機能を果たす。2はp+ベース領域、3はn+エミッタ領域、4はゲート酸化膜、5はゲート電極、6はエミッタ電極、7は層間絶縁膜である。それぞれの位置関係は図5と同じであるので説明は省略する。
このようにNPT型IGBTおよびFS型IGBTは、FZ基板1を用いて作製されるため、PT型IGBTより基板の総厚さが大幅に薄くなる。具体的には、FS型IGBTの場合、基板の総厚さが80〜200μmとなる。
まず,FZ基板1のおもて面側に図6に示したp+ベース領域2、n+エミッタ領域3、ゲート酸化膜4、ゲート電極5、エミッタ電極6、層間絶縁膜7などを形成する(ステップS301)。以下これらの構成を表面構造と総称する。
ついで,p+コレクタ層8の表面に金属を蒸着またはスパッタにて積層してコレクタ電極9を形成する(ステップS307)。p+コレクタ層の表面に積層される金属層は、たとえば、アルミニウム,チタン,ニッケル,金を順に積層したものである。この金属層の積層に先立って、p+コレクタ層8の表面層に形成された自然酸化膜を希フッ酸で除去するとよい(ステップS306)。
これは、アルミニウムスパイクを防止するためである。アルミニウムスパイクは、アルミニウム層の形成時やアルミニウム層形成後の熱処理時に、下地の半導体基板(シリコン)にアルミニウム層からアルミニウムが侵入して形成される。このアルミスパイクが、FS型IGBTの裏面側のnバッファ層10とp+コレクタ層8のpn接合を突き破ると、FS型IGBTの漏れ電流を増大させるなど電気的特性に不具合が発生する。
モジュールパッケージの高密度実装化,電流密度の向上,スイッチング速度の高速化のための配線容量低減,半導体素子の冷却効率の向上などのため、おもて面側の電極をはんだ接合によって外部端子と接合する方法が提案されている。
また、ワイヤボンディングでは、ボンディングワイヤが抵抗を有することから、ボンディングワイヤに流す電流が制限されていたが、はんだ接合では電流密度を向上させることができる。
このように、パワー半導体素子のおもて面側の電極と外部端子とをはんだで接合するためには,おもて面側の電極の表面にはんだ濡れ性のよい金属層(たとえばニッケル)を設ける必要がある。はんだ濡れ性のよい金属層をめっきで形成することが知られている(特許文献1)。
半導体基板のおもて面側のダイシングラインや側面を絶縁膜や樹脂で覆っても、たとえば、無電解ニッケルめっきの前処理でおこなうダブルジンケート処理における鉛置換処理後の洗浄が不十分なために残る亜鉛の残査や、無電解めっき液中の浮遊物などが核になって、無電解めっき液に対して活性化されていない半導体基板の裏面側にめっきが施される可能性がある。
あるいは、半導体ウェハの被処理面とは反対側の面を保護するテープであって、テープの基材の片面に粘着材層が形成されているものであり、この粘着材層は光を受けることにより気体を発生する気体発生剤を含有するテープを用いて支持基板を貼り付けて半導体ウェハの保護に使用する方法が提案されている(特許文献6)。
また、半導体基板の被処理面とは反対側の面に接着剤液を塗布し、この接着剤液を予備乾燥させて流動性を低減させ、接着層としての形状維持を可能とした後、サポートプレートを貼り付ける方法では、次の問題がある。すなわち、サポートプレートを半導体基板から剥離させる工程で接着層をアルコールで溶解させる必要があるため、サポートプレートには非接着面から接着面に通じる小さな孔が全面に形成されている。この構成を無電解めっきに適用すると、無電解めっき工程では、強酸である硝酸や,強アルカリである水酸化ナトリウム溶液を用いるため、前記孔を通じて薬液が接着層に達してしまう。このような薬液に触れた接着層は溶解して接着力を失い、サポートプレートが剥離してしまい、また、めっき液を汚染してしまう。
図1は、本発明による半導体装置の製造方法の工程を示すフローチャートである。この製造方法では、たとえば、図2に示すFS型IGBTを製造する。
まず、図2において、図6と同様の構成には同一の符号を付して重複する説明を省略する。図2において、1はn型のFZ基板であって、n−ドリフト層である。n−ドリフト層は、活性層としての機能を果たす。2はp+ベース領域、3はn+エミッタ領域、4はゲート酸化膜、5はゲート電極、6はエミッタ電極、7は層間絶縁膜である。これらは、基板1のおもて面側に形成された表面構造である。
この、アルミニウムシリコンからなるエミッタ電極6は、蒸着法またはスパッタ法で形成される。また、エミッタ電極6の表面には、ニッケルめっき層11と,金めっき層12とが設けられている。FS型IGBTとしては、ニッケルめっき層11と金めっき層12まで含めてエミッタ電極であるが、説明の都合上、エミッタ電極6(アルミニウムシリコン層)とニッケルめっき層11、金めっき層12とを区別して説明する。また、ニッケルめっき層11、金めっき層12の形成方法については、この後詳しく説明する。
コレクタ電極9の層構成については、図示を省略するが、p+コレクタ層8の表面に、たとえば、アルミニウム,チタン,ニッケル,金を順に積層したものである。この金属層の積層に先立って、p+コレクタ層8の表面層に形成された自然酸化膜を希フッ酸で除去するとよい。
これは、アルミニウムスパイクを防止するためである。アルミニウムスパイクは、アルミニウム層の形成時やアルミニウム層形成後の熱処理時に、下地の半導体基板(シリコン)にアルミニウム層からアルミニウムが侵入して形成される。このアルミスパイクが、FS型IGBTの裏面側のnバッファ層10とp+コレクタ層8のpn接合を突き破ると、FS型IGBTの漏れ電流を増大させるなど電気的特性に不具合が発生する。
また、蒸着法またはスパッタ法で形成されるコレクタ電極の金属層のうちニッケル層は膜応力が強いいため、この応力を抑制すべく比較的薄く形成される(たとえば0.7μm程度)。このニッケル層は、その上層の金層とともに、実装時のはんだ付け工程で、はんだに溶融してしまう。はんだとアルミニウム層(アルミニウムシリコン層)とは密着性が乏しいため、アルミニウム層とニッケル層との間にチタン層を設けている。そして、ニッケル層は、図6には図示していない外部端子をはんだ接合するために設けられ、その上層である金層は、ニッケル層の酸化を防止する。
コレクタ電極9としての金属層は、蒸着法で形成される。スパッタ法で形成してもよい。コレクタ電極9は、FZ基板1の裏面一面に形成すればよいため、パターニングが不要である。したがって、複数の金属膜を連続して形成することができるため、蒸着法あるいはスパッタ法を適用することで、生産性を向上させることができる。
図1において、FZ基板1のおもて面側に図2に示したp+ベース領域2、n+エミッタ領域3、ゲート酸化膜4、ゲート電極5、エミッタ電極(第1の電極)6、層間絶縁膜7などの表面構造を形成する(ステップS101)。
そして、研削によって生じたひずみなど基板表面のダメージを除去するため、FZ基板1の裏面側をエッチングにより除去する。エッチングによってたとえば20μm除去する。エッチングは、湿式エッチング,ドライエッチングのどちらでもよいが、ここでは湿式エッチングを行う(ステップS103)。
ここまでの工程が完了した断面図が図3のステップS101〜S103である。図3において、p+ベース領域2、n+エミッタ領域3、ゲート酸化膜4、ゲート電極5は図示を省略している。
そして,p+コレクタ層8の表面に形成された自然酸化膜を希フッ酸で除去する(ステップS106)。
金属層のうち、アルミニウム層は、シリコンを0.5wt%以上2wt%以下、好ましくは1wt%以下の含有率で含有するアルミニウムシリコン層であるとよい。シリコンを含有することで、下地の半導体基板に伸びるアルミスパイクを防止することができる。また、チタン層は、その上層であるニッケルがアルミニウム層(アルミニウムシリコン層)へ拡散するのを防止する。そして、ニッケル層は、図3には図示していない外部端子をはんだ接合するために設けられ、その上層である金層は、ニッケル層の酸化を防止する。
次に、コレクタ電極9の表面に、硬化型樹脂14を塗布する。硬化型樹脂は、ここでは紫外線硬化型の樹脂を用いた。以下、硬化型樹脂14を紫外線硬化型樹脂14Aとして説明する。まず、紫外線硬化型樹脂14Aをスピンコート法により、厚さが、たとえば35μmとなるように塗布する(ステップS108)。ここで、紫外線硬化型樹脂14Aとしては、たとえば、NORLAND社製UV硬化型接着剤,EMI社製UV硬化型接着剤,Electro-Lite社製UV硬化型接着剤などがある。
ポリエチレンテレフタレートフィルムは、上記の他のフィルムに比べると安価であるが、耐熱性・耐薬品性が若干劣る。めっき液への浸漬時間が短く、フィルム内部へ薬液が浸透しても硬化性樹脂に達しない範囲では適用可能である。たとえば、めっき層が薄く、めっき液への浸漬が短時間の場合には、安価なポリエチレンテレフタレートフィルムを適用することができる。ここで、ポリエチレンテレフタレートフィルムの厚さを厚くすれば、薬液が浸透して硬化性樹脂に達するまでの時間を長くすることはできるが、後述するように、フィルムの剛性が高くなってしまい、半導体基板との貼り合わせが難しくなる。
ここで、紫外線硬化型樹脂について説明する。紫外線硬化型の樹脂は、ウレタン系オリゴマーやアクリル系オリゴマーを主成分とする。ウレタン系モノマーやアクリル系モノマーを添加して硬化前の樹脂の粘度を調整している。そして、紫外線の照射によって硬化を行うために、光重合開始剤が添加されている。
そして、半導体基板1のおもて面側のエミッタ電極6の表面に、無電解めっき法によりめっき処理をおこない、ニッケルめっき層11と,金めっき層12とを積層する(ステップS111)。ステップS111において、無電解めっきを行うことにより、ニッケルめっき層11と金めっき層12が、半導体基板1のおもて面側のエミッタ電極上に順次析出する。ニッケルめっき層11はたとえば5μm、金めっき層12はたとえば0.03μmである。
なお、上記の例ではステップS111において、無電解めっき法によりめっき処理を起こっているが、これに限るものではない。たとえば、電解めっき法によりめっき処理をおこなってもよい。電解めっきは、めっき液との間で電流を流すための電極が接触している部分にめっき層が形成される。コレクタ電極6の形成後に、おもて面側に電解めっきのための電極として、半導体基板のおもて面側にスパッタ法などでUBM(Under Barrier Metal)層を形成する。UBM層としては、チタン,ニッケル,クロム,銅等である。次いで、レジストを塗布し、おもて面側のめっき層を形成したくない部分にパターニングでレジストを残す。ここで、コレクタ電極側に硬化型樹脂を塗布し、裏面保護フィルムを密着させ、硬化型樹脂を硬化させる。次いで、UBM層を電極として電解めっきを行い、所望の厚さのめっき層(電解ニッケルめっき層,電解金めっき層など)を形成する。ついで、おもて面のレジスト剥離し、めっき層以外のUBM層をエッチングで除去する。
しかしながら、電解メッキ工程に進む前に、コレクタ電極側を硬化型樹脂層ならびに裏面保護フィルムで覆っているため、コレクタ電極はめっき液に触れることがない。このため、コレクタ電極6上に意図しないめっき層の析出を防ぐことができる。
紫外線硬化型樹脂14Aの硬化時、半導体基板を大きく反らせるような内部応力が生じる場合がある。この場合、紫外線硬化型樹脂14Aに裏面保護フィルム15を貼り付けて紫外線を照射して紫外線硬化型樹脂14Aを硬化させたあと、アニール(熱処理)を行って、応力緩和を行う。アニールは、たとえば350℃以下で行う。表面構造の保護膜として使用しているポリイミド膜のキュア温度(350℃)より高い温度でアニールすると、ポリイミドの内部応力が変わり,半導体基板に反りが生じるためである。
ここまでのステップで、第1の電極であるエミッタ電極8の表面にニッケルめっき層11と、金めっき層12とを形成する工程が終了する。
コレクタ電極9と紫外線硬化型樹脂14Aとの密着性よりも、紫外線硬化型樹脂14Aと裏面保護フィルム15との密着性が高くするためには、紫外線硬化型樹脂14Aと裏面保護フィルムの材料を選定することで行ってもよいし、裏面保護フィルム15の紫外線硬化型樹脂14との密着面側を、密着性が向上するような処理を行ってもよい。
また、裏面保護フィルム15の密着面の処理は、裏面保護フィルム15の密着面側表面に、濡れ性を向上させるための処理を行えばよい。たとえば、密着面側にコロナ放電処理を行えばよい。
また、コロナ放電のエネルギーを物質に作用させると、その表面がエネルギーを受け、表面エネルギーが高くなり、活性化された状態(ラジカルな状態)となる。裏面保護フィルムでは、表面にカルボニル基等の極性基が生成され、濡れ性が向上する。
また、このように表面が活性化された状態で硬化性樹脂に密着させると、密着力は大幅に増加する。
したがって、コロナ放電による表面処理を行った場合、表面エネルギーが低下する前に硬化型樹脂と密着させる工程を行うのが望ましい。
なお、上記の実施例においては,硬化型樹脂として紫外線硬化型樹脂を用いた場合について説明した。この紫外線硬化型樹脂に替えて、熱硬化型樹脂14Bを用いてもよい。図4は、本発明の半導体装置の製造方法の別の工程を示すフローチャートである。図1との相違点は、ステップS108にて塗布する硬化型樹脂14が、熱硬化型樹脂14Bであることと、ステップS110にて硬化型樹脂を硬化させる方法が、紫外線の照射ではなく、加熱である点である。
この例では、コレクタ電極9の表面に、硬化型樹脂14として熱硬化型の樹脂を用いた。まず、熱硬化型樹脂14Bをスピンコート法により、厚さが、たとえば35μmとなるように塗布する(ステップ108)。ここで、熱硬化型樹脂14Bとしては、たとえば、EMI社製熱硬化型接着剤などがある。
あるいは、裏面保護フィルム15の熱硬化型樹脂14Bと貼り合せた状態で、約150℃の加熱炉に30分投入して熱硬化型樹脂14Bを硬化させてもよい。
ここで、熱硬化型樹脂について説明する。熱硬化型の樹脂は、ウレタン系オリゴマーやアクリル系オリゴマーを主成分とする。ウレタン系モノマーやアクリル系モノマーを添加して硬化前の樹脂の粘度を調整している。そして、加熱によって硬化を行うために熱重合開始剤が添加されている。
次に、図1,図3のステップS107に至るまでの間に、半導体基板に反りが生じている場合について検討する。ステップS102の裏面研削工程,ステップS103の裏面エッチング工程により半導体基板は薄くなり、ステップS107の裏面電極成膜工程までの間に、半導体基板に反りが生じる。たとえば、半導体基板が200μm以下(100μm程度)に薄くなると反りが生じやすくなる。たとえば6インチの半導体基板においておよそ5mm程度表面構造側が凸に反っている。この状態で、コレクタ電極9側に硬化型樹脂をスピンコートして裏面保護フィルムを貼り合せるのであるが、裏面保護フィルムの剛性が大きいと、裏面保護フィルムが半導体基板の反りに追従して変形しない。半導体基板は、未硬化の硬化型樹脂との密着力にて一旦変形して裏面保護フィルムと貼り合わされる。しかしながら、半導体基板が元々反っているため、裏面保護フィルムの剛性が大きいと、硬化型樹脂が硬化するまでの間に、半導体基板の復元力(反った状態に戻ろうとする力)が半導体基板と硬化型樹脂(未硬化)の密着力に勝って、半導体基板が裏面保護フィルムからはがれてしまう。
なお、硬化型樹脂の厚さを厚くすると、スピンコート時に不要な箇所へ垂れて付着したり、硬化させるのに時間がかかったりする。当然、塗布量の増加に伴ってコストも上昇する。
紫外線硬化型樹脂あるいは熱硬化型樹脂は、一般的な接着剤のような有機溶剤を含有していない。また,硬化型樹脂の粘度調整用に用いられているモノマーが、樹脂の硬化時に蒸発せずにオリゴマーと架橋反応をして硬化した樹脂の一成分となる。
また、硬化型樹脂の大部分を、裏面保護フィルムで覆っているため、めっき工程において、硬化型樹脂がめっき液の薬液にほとんど晒されない。このため、薬液に対してフィルムが十分な耐薬品性を有していれば、フィルムよりも耐薬品性が劣るが安価な硬化型樹脂を適用することができる。
また、上記の例では、FS型IGBTのエミッタ電極表面に、ニッケルめっき層,金めっき層を積層する場合について説明したが、めっきによって形成する金属層はこれに限るものではない。たとえば、無電解ニッケル−リン合金めっき、置換金めっき、無電解金めっき,無電解ニッケル−パラジウム−リン合金めっき,無電解ニッケル−ホウ素合金めっき,無電解ニッケル−リン−PTFE(フッ素樹脂)複合めっき,無電解ニッケル−ホウ素−黒鉛複合めっき,無電解銅めっき,無電解銀めっき,無電解パラジウムめっき,無電解白金めっき,無電解ロジウムめっき,無電解ルテニウムめっき,無電解コバルトめっき,無電解コバルト−ニッケル合金めっき,無電解コバルト−ニッケル−リン合金めっき,無電解コバルト−タングステン−リン合金めっき,無電解コバルト−スズ−リン合金めっき,無電解コバルト−亜鉛−リン合金めっき,無電解コバルト−マンガン−リン合金めっき,無電解スズめっき,無電解はんだめっきにも適用可能である。
Claims (10)
- 半導体基板に半導体素子を形成する素子形成工程と、
第1の主面に第1の電極を形成する工程と、
第2の主面に第2の電極を形成する工程と、
前記第2の電極上に硬化型樹脂として紫外線硬化型樹脂または熱硬化型樹脂を塗布する工程と、
前記硬化型樹脂上にフィルムを貼り付ける工程と、
前記フィルムを貼り付けた後、前記硬化型樹脂を硬化させる工程と、
前記第1の電極上にめっき処理を施す工程と、
前記めっき処理後、前記フィルムを前記硬化型樹脂とともに前記第2の電極から剥離する工程を含み、
硬化後の前記硬化型樹脂と前記第2の電極との間の密着力より、硬化後の前記硬化型樹脂と前記フィルムとの間の密着力が大きいことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記フィルムを前記硬化型樹脂に貼り合せる前に、前記フィルムの前記硬化型樹脂に貼り合せる面に、あらかじめ、前記硬化型樹脂との密着性を高める処理を行う工程をさらに含むことを特徴とする半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法において、
前記密着性を高める処理を行う工程は、前記フィルムの前記硬化型樹脂に貼り合せる面にコロナ放電を行うことを特徴とする半導体装置の製造方法。 - 請求項1〜3のいずれか一項に記載の半導体装置の製造方法において、
前記フィルムは、前記半導体基板の反り形状に追従して変形可能な剛性のものを用いることを特徴とする半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法において、
前記半導体基板は200μm以下であることを特徴とする半導体装置の製造方法。 - 請求項1〜5のいずれか一項に記載の半導体装置の製造方法において、
前記フィルムとして、ポリイミドフィルム,ポリフェニレンサルファイドフィルム,ポリエチレンテレフタレートフィルム,芳香族ポリアミドフィルムのいずれかを用いることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記硬化型樹脂を塗布する工程は、前記第2の電極の表面に,ウレタン系オリゴマーまたはアクリル系オリゴマーと,ウレタン系モノマーまたはアクリル系モノマーと,光重合開始剤または熱重合開始剤と,を含有した前記硬化型樹脂を用いることを特徴とする半導体装置の製造方法。 - 請求項1〜7のいずれか一項に記載の半導体装置の製造方法において、
前記めっき処理を施す工程は、前記第1の電極上に、複数のめっき層を形成する工程であることを特徴とする半導体装置の製造方法。 - 請求項8に記載の半導体装置の製造方法において、
前記複数のめっき層を形成する工程は、無電解ニッケルめっき層を形成する工程もしくは電解ニッケルめっき層を形成する工程のいずれか一方を少なくとも含むことを特徴とする半導体装置の製造方法。 - 請求項1〜9のいずれか一項に記載の半導体装置の製造方法において、
前記第1の電極は、アルミニウムを主成分とすることを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009023833A JP5428362B2 (ja) | 2009-02-04 | 2009-02-04 | 半導体装置の製造方法 |
| US12/700,044 US7947586B2 (en) | 2009-02-04 | 2010-02-04 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009023833A JP5428362B2 (ja) | 2009-02-04 | 2009-02-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010182807A JP2010182807A (ja) | 2010-08-19 |
| JP5428362B2 true JP5428362B2 (ja) | 2014-02-26 |
Family
ID=42398055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009023833A Active JP5428362B2 (ja) | 2009-02-04 | 2009-02-04 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7947586B2 (ja) |
| JP (1) | JP5428362B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10985104B2 (en) | 2018-03-23 | 2021-04-20 | Kabushiki Kaisha Toshiba | Semiconductor device having electrode pad and electrode layer intervening semiconductor layer inbetween and manufacturing method thereof |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5585379B2 (ja) * | 2010-10-21 | 2014-09-10 | 富士電機株式会社 | 半導体装置の製造方法およびその製造装置 |
| GB201102673D0 (en) * | 2011-02-16 | 2011-03-30 | Spp Process Technology Systems Uk Ltd | Methods of depositing aluminium layers |
| US9670574B2 (en) | 2011-02-16 | 2017-06-06 | Spts Technologies Limited | Methods of depositing aluminium layers |
| CN102184854B (zh) * | 2011-04-14 | 2013-05-08 | 电子科技大学 | 一种功率器件背面热退火时对正面金属图形的保护方法 |
| CN102543728A (zh) * | 2012-01-05 | 2012-07-04 | 深圳市鹏微科技有限公司 | 功率三极管芯片薄片制造方法 |
| CN103578980A (zh) * | 2012-07-19 | 2014-02-12 | 无锡华润上华半导体有限公司 | 场终止绝缘栅双极型晶体管的制备方法 |
| JP6020040B2 (ja) * | 2012-10-26 | 2016-11-02 | 富士電機株式会社 | 半導体装置の製造方法 |
| KR102002959B1 (ko) * | 2012-11-20 | 2019-07-24 | 삼성디스플레이 주식회사 | 표시 장치의 제조 방법 |
| JP6480860B2 (ja) * | 2013-03-29 | 2019-03-13 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN104347400A (zh) * | 2013-07-26 | 2015-02-11 | 无锡华润上华半导体有限公司 | 非穿通型绝缘栅双极晶体管的制造方法 |
| CN104517836B (zh) * | 2013-09-26 | 2018-01-23 | 无锡华润上华科技有限公司 | 场截止型绝缘栅双极型晶体管的制备方法 |
| US9818837B2 (en) * | 2014-12-10 | 2017-11-14 | Semiconductor Components Industries, Llc | Process of forming an electronic device having an electronic component |
| WO2018167925A1 (ja) * | 2017-03-16 | 2018-09-20 | 三菱電機株式会社 | 半導体装置 |
| WO2019150541A1 (ja) | 2018-02-02 | 2019-08-08 | 三菱電機株式会社 | 半導体装置の製造方法 |
| CN111540681A (zh) * | 2020-05-29 | 2020-08-14 | 上海华虹宏力半导体制造有限公司 | 应用于igbt芯片的金属化方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5375760A (en) * | 1976-12-16 | 1978-07-05 | Nec Corp | Manufacture for semiconductor device |
| JPH0742593B2 (ja) * | 1991-02-20 | 1995-05-10 | 徹也 北城 | 部分メッキ付リードフレームの製造方法 |
| SG87814A1 (en) * | 1999-06-29 | 2002-04-16 | Univ Singapore | Method for low temperature lamination of metals to polyimides |
| JP2003173993A (ja) | 2001-12-04 | 2003-06-20 | Sekisui Chem Co Ltd | バックグラインドテープ及び半導体ウエハの研磨方法 |
| JP4565804B2 (ja) | 2002-06-03 | 2010-10-20 | スリーエム イノベイティブ プロパティズ カンパニー | 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置 |
| US7534498B2 (en) * | 2002-06-03 | 2009-05-19 | 3M Innovative Properties Company | Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body |
| JP2004296839A (ja) * | 2003-03-27 | 2004-10-21 | Kansai Paint Co Ltd | 半導体チップの製造方法 |
| JP3831846B2 (ja) * | 2003-06-09 | 2006-10-11 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
| US7193326B2 (en) * | 2003-06-23 | 2007-03-20 | Denso Corporation | Mold type semiconductor device |
| JP2005019798A (ja) | 2003-06-27 | 2005-01-20 | Denso Corp | モールド型半導体装置及びその製造方法 |
| JP2005191550A (ja) * | 2003-12-01 | 2005-07-14 | Tokyo Ohka Kogyo Co Ltd | 基板の貼り付け方法 |
| JP3829860B2 (ja) * | 2004-01-30 | 2006-10-04 | 株式会社デンソー | 半導体チップの製造方法 |
| JP4797368B2 (ja) | 2004-11-30 | 2011-10-19 | 株式会社デンソー | 半導体装置の製造方法 |
| JP5217114B2 (ja) | 2006-05-26 | 2013-06-19 | 富士電機株式会社 | 半導体素子の製造方法 |
-
2009
- 2009-02-04 JP JP2009023833A patent/JP5428362B2/ja active Active
-
2010
- 2010-02-04 US US12/700,044 patent/US7947586B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10985104B2 (en) | 2018-03-23 | 2021-04-20 | Kabushiki Kaisha Toshiba | Semiconductor device having electrode pad and electrode layer intervening semiconductor layer inbetween and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US7947586B2 (en) | 2011-05-24 |
| JP2010182807A (ja) | 2010-08-19 |
| US20100197127A1 (en) | 2010-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5428362B2 (ja) | 半導体装置の製造方法 | |
| US9666437B2 (en) | Method for manufacturing semiconductor device | |
| US8492256B2 (en) | Method of manufacturing semiconductor apparatus | |
| JP6020040B2 (ja) | 半導体装置の製造方法 | |
| JP2017220663A (ja) | 電子部品パッケージおよびその製造方法 | |
| JP6822056B2 (ja) | 半導体装置およびモジュール型半導体装置 | |
| JP2007019412A (ja) | 半導体装置およびその製造方法 | |
| US9589926B2 (en) | Method of manufacturing semiconductor device | |
| JP2014075565A (ja) | 化合物半導体装置の製造方法 | |
| JP2022017930A (ja) | 半導体装置の製造方法 | |
| JP4665429B2 (ja) | 半導体素子の製造方法 | |
| US10892253B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| CN108346587A (zh) | 芯片封装器件及封装方法 | |
| JP4525048B2 (ja) | 半導体装置の製造方法 | |
| WO2009142077A1 (ja) | 半導体装置の製造方法 | |
| JP2006196710A (ja) | 半導体素子の製造方法 | |
| JP5422962B2 (ja) | 半導体装置の製造方法 | |
| JP5772670B2 (ja) | 逆阻止型半導体素子の製造方法 | |
| US20250201580A1 (en) | Method of manufacturing semiconductor device | |
| US20230411201A1 (en) | Method of manufacturing semiconductor device | |
| JP2007329234A (ja) | 半導体素子の製造方法 | |
| JP2000307040A (ja) | 絶縁回路基板の製造方法およびそれを用いた半導体装置の製造方法 | |
| CN104701153A (zh) | 一种金属电极制造方法及其装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5428362 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |