JP4797368B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体素子を備えた半導体基板上に、半導体素子と電気的に接続される電極を形成した半導体装置の製造方法に関する。

従来より、半導体チップを製造するに当たり、一枚の半導体ウェハに多数のＩＣ（例えばＩＧＢＴを含むもの）を形成する方法が実施されている。このように、半導体ウェハに多数のＩＣを形成する場合、ＩＣが形成されたエリアごとに半導体ウェハをダイシングして、多数のＩＣチップに分割する必要がある。このため、半導体ウェハに多数のＩＣを形成する場合、各ＩＣを区画すると共に各ＩＣチップに分割するためのカット部分となるスクライブラインが半導体ウェハに設けられる。図６に、従来の半導体装置におけるスクライブラインを示す。

図６は、従来の半導体装置の断面図である。図６に示されるように、半導体装置は、例えばＩＧＢＴが形成された半導体基板Ｓ１と、半導体基板Ｓ２上に設けられた絶縁層Ｓ２と、絶縁層Ｓ２上に形成された配線層Ｓ３と、絶縁膜Ｓ２および配線層Ｓ３上に形成された絶縁膜Ｓ４と、配線層Ｓ３および絶縁膜Ｓ４の端部を覆う電極Ｓ５と、を備えて構成されている。

図６に示される半導体装置において、絶縁層Ｓ２、配線層Ｓ３、絶縁膜Ｓ４、および電極Ｓ５が形成されておらず、半導体基板Ｓ１の表面が露出した露出部Ｓ１１が設けられている。この領域が半導体ウェハをダイシングするためのスクライブラインＳ６となっている。

上記のような半導体装置において、半導体基板Ｓ１上に絶縁層Ｓ２、配線層Ｓ３、絶縁膜Ｓ４、および電極Ｓ５を形成した後、スクライブラインＳ６をダイシングすることで、半導体ウェハに形成された多数のＩＣをＩＣチップに分割することができるようになっている。このように半導体基板Ｓ１がダイシングされると、各半導体チップのエッジにはダイシングの際の刃に対する遊びの部分が残された状態になっており、その部位は半導体基板Ｓ１が露出した状態になっている。

スクライブラインＳ６が設けられる半導体装置において、無電解めっきの方法や、電極Ｓ５とこの電極Ｓ５上の下地となる配線層Ｓ３と絶縁膜Ｓ４との間のそれぞれの密着力の差を用いた方法により、フォトマスクを用いずに電極Ｓ５を形成することが発明者らによって検討されている。なぜなら、電極Ｓ５の形成にフォトマスクを用いないことで、半導体装置の製造工程や製造コストを削減できるからである。

ここで、無電解めっきとは、金属塩、錯化剤、還元剤等を配合した溶液に被めっき体を浸し、還元剤の化学的エネルギーによって金属イオンを還元し、被めっき体表面に金属皮膜を形成する方法である。

また、密着力の差を用いて電極Ｓ５を形成する方法とは、電極Ｓ５とこの電極Ｓ５の下地となる配線層Ｓ３と絶縁膜Ｓ４との間のそれぞれの密着力の差に基づいて、下地の配線層Ｓ３の上にのみ電極Ｓ５を残すものである。具体的には、下地（電極Ｓ５を形成する前の半導体装置の状態）に対して金属膜の密着力低下処理を行う。この処理では、配線層Ｓ３に対する金属膜（後の電極Ｓ５）の密着力を強めると共に、絶縁膜Ｓ４に対する金属膜の密着力を弱め、絶縁膜Ｓ４上に形成された金属膜を剥離して電極Ｓ５を形成する。つまり、下地の材質（図６でいう配線層Ｓ３および絶縁膜Ｓ４）とこれから形成する電極Ｓ５の材質との密着力の差を利用して金属膜（すなわち電極層）のパターンを形成する方法である。

これらの方法によって電極Ｓ５を形成する場合、スクライブラインＳ６のような電極Ｓ５を形成させたくない半導体基板Ｓ１の露出部Ｓ１１において、以下のような問題が発生することが、発明者らによって明らかとなった。

無電解めっきで電極Ｓ５を形成する場合、配線層Ｓ３上においてスクライブラインＳ６などの半導体基板Ｓ１の露出部Ｓ１１が電極Ｓ５の近くにあると、半導体基板Ｓ１の露出部Ｓ１１の影響を受けて配線層Ｓ３上に形成される電極Ｓ５の膜厚ばらつきが大きくなるという問題がある。また、Ａｕなどの貴金属を用いる場合、電極Ｓ５以外に半導体基板Ｓ１の露出部Ｓ１１にも貴金属が析出することになるため、めっき液の貴金属イオンの消費が必要以上に増加し、コスト増になるという問題がある。

また、下地の密着力の差を利用して電極Ｓ５を形成する場合、半導体基板Ｓ１の露出部Ｓ１１によって絶縁膜Ｓ４のパターンが分断されると、剥離しなければならない金属膜の起点（剥がれ始める場所）の数が増えるため、剥がさなければならない金属膜の数が増える。このため、剥がれない金属膜によって、電極Ｓ５形成の歩留まりが低下する問題もある。

さらに、下地の密着力の差を利用して電極Ｓ５を形成する場合には、半導体基板Ｓ１の露出部Ｓ１１が例えばスクライブラインＳ６などの半導体基板Ｓ１の露出部Ｓ１１のように比較的深い溝であると、半導体装置においてその深い溝と比較的浅い段差部とが混在して電極不要部分（つまり、電極Ｓ５にならない金属膜）を剥離する条件ウィンドウが狭くなる問題がある。

本発明は、上記点に鑑み、フォトマスクを用いずに電極層を形成するようにした半導体装置において、電極層以外の場所に半導体基板を露出させない構造を有する半導体装置の製造方法を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、縦型の複数の半導体素子が形成された半導体基板（１、２）を用意し、この半導体基板の表面に金属層（２０）を形成する工程と、半導体素子が形成された領域を覆うようにレジスト（３０）を形成する工程と、このレジストを用いて金属層のエッチングを行い、配線層（１０）を形成すると共にスクライブラインにおける半導体基板を配線層から露出させる工程と、配線層および半導体基板の表面全体に樹脂膜（４０）を形成する工程と、配線層の表面の一部を露出し、かつ、スクライブラインおよび電極不要部を含む半導体基板の表面を覆うようにレジスト（５０）を形成する工程と、このレジストを用いて樹脂膜のエッチングを行い、配線層の表面の一部を露出し、かつ、スクライブラインおよび電極不要部を含む半導体基板の表面を覆う絶縁保護膜（１１）を形成する工程と、配線層が露出した領域に、レジストを用いない無電解めっきの方法により電極層（１２）を形成する工程と、を含んでいることを特徴としている。

このように、配線層および半導体基板の表面全体に樹脂膜を形成する。さらに、樹脂層において電極層を形成する部位を除去することで絶縁保護膜を形成する。これによると、半導体基板および配線層の表面において電極層が形成される部位を除き、スクライブラインのような半導体基板が露出した場所や配線層上に形成される絶縁保護膜を一体化させることができる。したがって、無電解めっきによって電極層を形成する際、絶縁保護膜から露出した配線層の表面のみに電極層を形成することができる。

無電解めっきの方法により電極層を形成しているため、レジストを用いて電極層を形成する場合に比べ、製造工程および製造コストを削減することができる。

また、配線層の表面の一部のみに電極層を形成することができるため、各配線層の表面において金属析出量に差を生じさせないようにすることができる。これにより、半導体装置において多数形成される電極層の膜厚ばらつきを抑制することができる。これに伴い、めっき液の貴金属イオンの消費を抑制することができ、コストを低減できる。

請求項２に記載の発明では、電極層を形成する工程では、めっき液として、亜硫酸型のノンシアンＡｕめっきを用いることを特徴としている。このように、無電解めっきにより電極層を形成する際、シアンを含まない亜硫酸型のノンシアンＡｕめっきを用いる。これにより、廃液処理を容易に行うことができ、製造工程を削減することができる。

請求項３に記載の発明では、配線層上に電極層（１２）を形成する工程は、半導体基板に設けられたスクライブラインに沿ってダイシングする工程を含んでいることを特徴としている。このように、半導体基板をスクライブラインに沿ってダイシングする。これにより、前記半導体基板を複数のチップに分割することができる。また、スクライブライン上には金属膜が残されていないため、その金属膜によってダイシング用の刃の刃こぼれを防止できる。

請求項４に記載の発明では、縦型の複数の半導体素子が形成された半導体基板（１、２）を用意し、この半導体基板の表面に金属層（２０）を形成する工程と、半導体素子が形成された領域を覆うようにレジスト（３０）を形成する工程と、このレジストを用いて金属層のエッチングを行い、配線層（１０）を形成すると共にスクライブラインにおける半導体基板を配線層から露出させる工程と、配線層および半導体基板の表面全体に樹脂膜（４０）を形成する工程と、配線層の表面の一部を露出し、かつ、半導体基板上をそれぞれが少なくともひとつの半導体素子を含む複数の半導体装置の領域毎に区画するスクライブライン（ＳＬ）および電極不要部を含む半導体基板の表面を覆うようにレジスト（５０）を形成する工程と、このレジストを用いて樹脂膜のエッチングを行い、配線層の表面の一部を露出し、かつ、スクライブラインおよび電極不要部を含む半導体基板の表面を覆う絶縁保護膜（１１）を形成する工程と、配線層が露出した領域に、レジストを用いない無電解めっきの方法により電極層（１２）を形成する工程と、半導体基板（１、２）をスクラブラインに沿って複数の半導体装置に分離させる工程と、を含んでいることを特徴としている。

これによると、請求項１に示される発明にて得られる効果と同様の効果を、１つのチップとしての半導体装置として得ることができる。

請求項５に記載の発明では、電極層を形成する工程では、めっき液として、亜硫酸型のノンシアンＡｕめっきを用いることを特徴としている。これにより、シアンを含まない亜硫酸型のノンシアンＡｕめっきを用いることから、廃液処理を容易に行うことができ、製造工程を削減することができる。

請求項６に記載の発明では、半導体基板を複数の半導体装置に分離させる工程は、半導体基板に設けられたスクライブラインに沿ってダイシングする工程を含んでいることを特徴としている。これにより、半導体基板を複数のチップに分割することができる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。図１は、本発明の一実施形態に係る半導体装置の概略断面図である。図１に示されるように、半導体装置１００は、Ｐ^＋型基板１の主表面上にＮ⁻型ドリフト層２を形成した半導体基板１、２を用いて形成されたものである。

本実施形態では、半導体基板１、２に多数のＩＧＢＴが形成されている。Ｎ⁻型ドリフト層２の表層部にはＰ型ベース層３が形成され、Ｐ型ベース層３の表層部にはＮ^＋型ソース層４が形成されている。これら、Ｎ^＋型ソース層４とＰ型ベース層３とを貫通してＮ⁻型ドリフト層２に達するようにトレンチ５が形成され、このトレンチ５の内壁表面にゲート絶縁膜６とゲート層７とが順に形成され、これらトレンチ５、ゲート絶縁膜６、ゲート層７からなるトレンチゲート構造が構成されている。また、Ｎ^＋型ソース層６の一部とトレンチゲート構造とが絶縁膜８にて覆われている。Ｐ^＋型基板１の裏面には、当該裏面と接するようにコレクタ電極９が形成されている。

上記半導体基板１、２として、その厚みが３０〜２００μｍのものが用いられる。半導体基板１、２の厚みの下限は、半導体素子を形成するために必要な厚みを確保するため３０μｍとなっている。一方、半導体基板１、２の厚みの上限は、半導体基板１、２に形成される半導体素子のオン抵抗が下がることで素子の発熱が低減されて半導体素子で扱える電流の幅が広がり、半導体素子に大電流が流せるようになることから、２００μｍとなっている。

また、本実施形態では、半導体基板１、２の直径が５インチ以上のものを採用している。これは、１枚の半導体基板１、２当たりに形成できる半導体チップの数を確保するためであり、コスト減の効果を期待できる。

さらに、図１に示されるように、半導体基板１、２においてＩＧＢＴが形成されていない部位がある。この部位は、半導体装置１００が形成された後に、半導体基板１、２をチップにダイシングするためのスクライブラインＳＬになっている。このスクライブラインＳＬの幅は、例えば２００μｍ程度である。

さらに、半導体装置１００において、ＩＧＢＴの表面に配線層１０と、配線層１０の表面の一部およびスクライブラインＳＬ上に絶縁保護膜１１と、絶縁保護膜１４から露出した配線層１１の表面に電極層１２と、が形成され、絶縁保護膜１１の端部および電極層１２を覆う電極部１３が形成されている。

配線層１０は、Ｐ^＋型基板１の表面において、複数のトレンチゲート構造上にまたがるように形成され、Ｐ型ベース層４とＮ^＋型ソース層４に接するように形成され、多数のＩＧＢＴを共通に接続している。この配線層１０は、膜厚が５〜６μｍとされ、例えばＡｌ−Ｓｉ−Ｃｕ等のＡｌを主成分とするＡｌ合金からなる金属材料で例えばスパッタリングにより形成される。

絶縁保護膜１１は、配線層１０の表面の一部およびスクライブラインＳＬを覆う有機絶縁膜である。このような絶縁保護膜１１に、例えばポリイミドが採用され、その厚みは例えば１０μｍになっている。

電極層１２は、絶縁保護膜１４から露出した配線層１１の表面に形成され、配線層１０と電気的に接続される導電層である。このような電極層１２に、ＮｉやＴｉが採用される。詳しくは、この電極層１２上に電極部１３を無電解めっきの方法により形成する場合、電極層１２にＮｉを採用し、密着力の差を利用する方法により形成する場合、電極層１２にＴｉを採用する。

本実施形態では、電極部１３を無電解めっきの方法により形成するため、電極層１２にＮｉを採用する。Ｎｉを電極層１２として採用する場合、電極層１２の厚さは例えば３μｍである。

電極部１３は、半導体基板１、２内の素子と外部回路とを電気的に接続する接続部となるものであり、例えばワイヤがはんだ付けされる部位である。このような電極部１３は、印刷の方法により電極層１２上に形成される。また電極部１３に例えばＡｕが採用され、その厚みは５０〜１００ｎｍである。以上が、本実施形態に係る半導体装置１００の構成である。

次に、図１に示される半導体装置１００の製造工程を図２〜図４を参照して説明する。

まず、Ｐ^＋型基板１の主表面上にＮ⁻型ドリフト層２を形成させた半導体基板１、２を用意しＩＧＢＴを形成する。製造工程図は示さないが、Ｎ⁻型ドリフト層２の表層部にＰ型ベース層３とＮ^＋型ソース層４とを形成する。そして、Ｎ^＋型ソース層４とＰ型ベース層３とを貫通してＮ⁻型ドリフト層２に達するようにトレンチ５を形成し、このトレンチ５の内壁表面にゲート絶縁膜６とゲート層７とを形成する。また、Ｎ^＋型ソース層４の一部とトレンチ５を覆う絶縁膜８を形成する。

そして、図２（ａ）に示す工程では、ＩＧＢＴが形成された基板の主表面側に５〜６μｍの厚さの金属層２０を例えば蒸着の方法により形成する。この金属層２０には、Ａｌなどの材料が用いられる。

図２（ｂ）に示す工程では、この金属層２０の表面にフォトレジスト３０を塗布して、露光によってパターニングする。これにより、フォトレジスト３０のうちスクライブラインＳＬとなる領域を開口させる。こうして、半導体基板１、２上に多数形成される半導体素子を区画する。

図２（ｃ）に示す工程では、このフォトレジスト３０をマスクとしてウェットエッチングを行い、金属層２０をパターニングして、スクライブラインＳＬ以外の領域に配線層１０を形成する。このとき、ウェットエッチング工程により、金属層２０がサイドエッチングされるので、フォトレジスト３０の開口部の内側まで金属層２０が除去される。その後、フォトレジスト３０を除去する。

次に、図２（ｄ）に示す工程では、絶縁保護膜１１を形成する。具体的には、半導体基板１、２上に液状のポリイミドを塗布し、スピンコートすることで樹脂膜４０を形成する。これにより、配線層１１は完全に樹脂膜４０に覆われる。つまり、スクライブラインＳＬのような電極を形成しない基板露出部の領域は、樹脂膜４０にて覆われることとなる。

図３（ａ）に示す工程では、樹脂膜４０の表面にフォトレジスト５０を塗布して、露光によってパターニングする。これにより、フォトレジスト５０のうち電極層１２となる領域を開口させる。

図３（ｂ）に示す工程では、このフォトレジスト５０をマスクとしてエッチングを行い、樹脂膜４０をパターニングして絶縁保護膜１１を形成すると共に、電極層１２が形成される領域を開口する。この後、フォトレジスト５０を除去する。

図３（ｂ）に示される工程の後、本実施形態では、上述のように、電極層１２を無電解めっきの方法により形成する。無電解めっきにて電極層１２を形成するため、図３（ｂ）に示される工程を終了した後、無電解めっきのための前処理を行う。

まず、図３（ｂ）に示されるように、絶縁保護膜１１が開口した領域には、配線層１０であるＡｌが露出した状態になっている。配線層１０の表面には、Ａｌが酸化してできた酸化膜が形成されてしまっているため、エッチングにより酸化膜を除去する。

この後、Ａｌの配線層１０の表面にジンケート処理を行う。具体的には、図３（ｂ）の工程を終えた半導体基板１、２を亜鉛を含む溶液に浸し、めっきする部位に亜鉛を付着させる。この亜鉛付着処理は、この後に行う無電解めっきのめっき反応をスタートさせるための処理である。ここまでが前処理となる。

上記前処理を行った後、図４（ａ）に示す工程では、配線層１０の表面に電極層１２としてＮｉを無電解めっきにより形成する。無電解めっきを行う際、めっき液として、亜硫酸型のノンシアンＡｕめっきを用いる。これはシアンを含まないめっき液であり、容易に廃液処理できるものである。そして、上記前処理を行った半導体基板１、２をめっき液に浸すと、配線層１０の表面に付着した亜鉛によってめっき反応が開始する。こうして、３μｍのＮｉの電極層１２が形成される。

この後、図示しないが、電極層１２の表面に、めっきの方法によりＡｕ層を形成する。このＡｕ層は例えば５０〜１００ｎｍである。このＡｕ層は、次の工程で電極部１３を電極層１２の表面に密着させるためのぬれ層となるものである。

そして、図４（ｂ）に示す工程では、電極層１２の領域が開口するようにパターニングされたマスク６０を半導体基板１、２上に配置し、溶融状態のはんだ（例えばスズ）を印刷の方法により塗布することで電極部１３を形成する。このとき、はんだは２００℃以上になっているため、電極層１２の表面に形成されたＡｕ層は、はんだの熱によって溶融し、はんだに吸収される。このようにして、電極層１２の表面に電極部１３が形成される。以上のようにして、図１に示される半導体装置１００が完成する。

この後、図示しないが、半導体基板１、２をスクライブラインＳＬに沿ってダイシングすることで、半導体基板１、２を多数の半導体チップに分割する。

以上、説明したように、本実施形態では、絶縁保護膜１１を形成する際に、配線層１０および半導体基板１、２の表面全体に樹脂膜４０を形成することで、スクライブラインＳＬを覆っている。これにより、絶縁保護膜１１によってスクライブラインＳＬを覆うことができ、スクライブラインＳＬにおいて半導体基板１、２を露出させないようにできる。

樹脂膜４０を形成する際、配線層１０において電極層１２が形成される部位を除き、半導体基板１、２および配線層１０の表面に絶縁保護膜１１を形成している。これにより、スクライブラインＳＬのような半導体基板１、２が露出した場所や配線層１０上に形成される絶縁保護膜１１を一体化させることができる。したがって、無電解めっきによって電極層１２を形成する際、絶縁保護膜１１から露出した配線層１０の表面のみに電極層１２を形成することができる。

また、無電解めっきにより電極層１２を形成する際、シアンを含まない亜硫酸型のノンシアンＡｕめっきを用いる。これにより、廃液処理を容易に行うことができ、製造工程を削減することができる。

（第２実施形態）
本実施形態における半導体装置１００の基本構造は、第１実施形態（図１参照）と同様であるため、異なる部分についてのみ説明する。本実施形態における半導体装置１００の製造方法は、第１実施形態に対して、図３（ｂ）に示す工程まで同様であるが、配線層１０の表面に形成する電極層１２の形成方法が第１実施形態と異なる。以下、本実施形態の電極層１２の製造方法について図７を用いて説明する。

図３（ｂ）に示す工程まで行って、電極層１２が形成される領域を開口した絶縁保護膜１１を形成する。本実施形態では、絶縁保護膜１１を形成する際、配線層１０の表面に形成された絶縁保護膜１１の面と、スクライブラインＳＬ上に形成された絶縁保護膜１１の面と、の高さの差が１０μｍ以下になるように絶縁保護膜１１を形成する。これは、後で詳しく説明するが、この絶縁保護膜１１上に電極層１２を形成するための金属層を形成した際に、絶縁保護膜１１上に形成された金属層を除去しやすくするためである。なお、この高さの差は０μｍであることが好ましい。

絶縁保護膜１１を形成した後、電極層１２を形成するための前処理を行う。本実施形態では、前処理は真空中（ドライ）でなされる。具体的に、配線層１０の表面に形成された酸化膜をプラズマ処理によって除去すると共に、絶縁保護膜１１および絶縁保護膜１１から露出した配線層１０の表面をフッ化させる。つまり、フッ素系ガス（例えばＣＦ_４）と酸素ガスとの混合ガスを絶縁保護膜１１および絶縁保護膜１１から露出した配線層１０の表面に吹き付ける。これにより、絶縁保護膜１１から露出する配線層１０表面の酸化膜を除去した後、配線層１０および絶縁保護膜１１の表面にフッ素を付着させて、配線層１０および絶縁保護膜１１の表面にフッ化層を形成する。なお、プラズマ処理に酸素ガスを用いるのは、フッ素のラジカルの寿命を延ばす効果があるからである。

ここで、プラズマ処理を行い、配線層１０上の酸素を除去する。さらに真空中で連続して絶縁保護膜１１および配線層１０の表面にフッ化層を形成すると、配線層１０上の酸素の大部分がフッ素に置換され、配線層１０上はフッ素と酸素とが混在した状態になる。一方、絶縁保護膜１１の表面にはフッ素の濃度が高い層が形成される。以上が、本実施形態において電極層１２を形成するための前処理である。

上記前処理を行った後、図５に示す工程では、配線層１０上に電極層１２を形成する。まず、フッ化層７０の表面に１００ｎｍの厚さの金属層８０を例えばスパッタリングの方法により形成する。この金属層８０に、Ｔｉなどの材料が用いられる。そして、金属層８０の表面にスパッタリングによって５０〜１００ｎｍの厚さのＡｕ層９０を形成する。この後、Ａｕ層９０に液体である水を噴射して配線層１０の表面に電極層１２のパターンを形成する。具体的には、以下のようにして電極層１２を形成する。

まず、円板状の半導体基板１、２においてその中心軸を中心に回転させる。そして、半導体基板１、２上に形成されたＡｕ層９０の上部からノズルを介して半導体基板１、２側に水を噴射し、絶縁保護膜１１上の金属膜８０およびＡｕ層９０を吹き飛ばす。このとき、ノズルは、半導体基板１、２の面方向に揺動される。これにより、半導体基板１、２表面に水を均一に吹き付けることができる。また、液体として有機溶剤を用いずに水を用いていることから、廃液処理が容易になり、工程数を削減できる。

本実施形態では、ノズルから噴射する水の圧力を０．２〜２０ＭＰａに設定している。水圧の下限値を０．２ＭＰａとしているのは、水圧がこの値より小さくなるとＡｕ層９０の下層（金属層８０）を吹き飛ばせないからである。一方、水圧の上限値を２０ＭＰａとしているのは、水圧がこの値より大きくなると水圧によって半導体基板１、２が破壊されたり、スパッタ層（金属層８０、Ａｕ層９０）、電極層１２が削れてしまうからである。

上述のように、半導体基板１、２上、すなわちＡｕ層９０上にノズルから加圧された水が吹き付けられると、絶縁保護膜１１上に形成された金属膜８０およびＡｕ層９０が吹き飛ばされる。これは、絶縁保護膜１１表層のフッ化層７０内に結合力が弱い部位が生じる（すなわち、密着力が弱い）ためである。したがって、質量のあるもの、すなわち水がＡｕ層９０に当てられると、カーボンとフッ素との結合が破れる。つまり、絶縁保護膜１１上のフッ化層７０が剥がれ、絶縁保護膜１１上に金属膜８０およびＡｕ層９０は残らないのである。

一方、配線層１０上のフッ化層７０においては、上述のように酸素が混在した状態になっている。この状態で金属膜８０がスパッタリングにより形成されると、スパッタリングによる熱によって配線層１０上のフッ素が金属膜８０に移動する。これにより、配線層１０上において、金属膜８０が配線層１０と金属結合する。このため、配線層１０と金属膜８０との結合力は強くなる（すなわち、密着力が強い）。したがって、水が配線層１０上の金属膜８０およびＡｕ層９０に噴射されても、これら配線層１０上の金属膜８０およびＡｕ層９０は吹き飛ばされずに配線層１０上に残るのである。

このように、金属膜８０の、配線層１０または絶縁保護膜１１に対する密着力の差を利用することで、絶縁保護膜１１上の金属膜８０を容易に除去できる。また、スクライブラインＳＬ上に絶縁保護膜１１が形成されているため、半導体基板１、２において絶縁保護膜１１から露出した配線層１０以外の領域では金属膜８０およびＡｕ層９０が連結した状態、すなわち繋がった状態になっている。したがって、絶縁保護膜１１上の金属膜８０およびＡｕ層９０を除去する際、Ａｕ層９０に水が当てられて、絶縁保護膜１１上のいずれかの場所から金属膜８０が剥がれると、その場所が起点となって絶縁保護膜１１上の金属膜８０が繋がったまま絶縁保護膜１１から剥がれ始める。これにより、絶縁保護膜１１上から金属膜８０を剥がしやすくすることができ、半導体装置１００の歩留まりを向上させることができる。

こうして絶縁保護膜１１上の金属膜８０が除去されると、図４（ａ）に示されるように配線層１０上に電極層１２が形成された状態となる。この後、第１実施形態と同様に図４（ｂ）に示される工程を行うことで、図１に示される半導体装置１００が完成する。

以上、説明したように、本実施形態では、半導体装置１００において、レジストを用いずに、絶縁保護膜１１または配線層１０に対する電極層１２の密着力の差によって電極層１２を形成している。また、電極層１２が形成された部位を除き、絶縁保護膜１１が連続して形成された状態になっている。これにより、電極層１２を形成する際、絶縁保護膜１１上のいずれかの場所から金属膜８０が剥がれると、その場所を起点として絶縁保護膜１１上の金属膜８０を繋げたまま絶縁保護膜１１から剥がすことができる。このようにして、絶縁保護膜１１上の金属膜８０を確実に剥がすことができ、半導体装置１００の歩留まりを向上させることができる。

上記プラズマ処理においては、配線層１０上の酸化膜を除去した後に行うフッ化のためフッ素系ガス（例えばＣＦ_４）および酸素ガスを用いている。これにより、絶縁保護膜１１から露出する配線層１０表面の酸化膜を除去した後、配線層１０および絶縁保護膜１１の表面にフッ素を付着させて、配線層１０および絶縁保護膜１１の表面にフッ化層を形成することができる。

また、金属膜８０を吹き飛ばす工程においては、ノズルから噴射する水の圧力を０．２ＭＰａ以上としている。これにより、絶縁保護膜１１上のフッ化層７０および金属層８０を確実に吹き飛ばすことができる。さらに、半導体装置１００においては、配線層１０およびスクライブラインＳＬ上の絶縁保護膜１１によってできる段差が１０μｍ以下となるように絶縁保護膜１１が形成されている。これにより、電極層１２を形成する際、スクライブラインＳＬの場所のように、絶縁保護膜１１が溝や孔になっている場所に形成された金属膜８０を確実に吹き飛ばすことができる。

なお、上述のように、絶縁保護膜１１上の金属膜８０は剥がれ、絶縁保護膜１１から露出した配線層１０上の金属膜８０は金属層１２として残る。これは、前処理において、配線層１０上に存在する酸素がフッ素と置換して、酸素とフッ素が混在する状態になると考えられ、このような推定に基づいている。これは、実験結果から推測できるものであり、本実施形態では、この実験結果に基づいて半導体装置１００を製造している。

（他の実施形態）
上記第１、第２実施形態では、半導体基板１、２に形成される素子としてＩＧＢＴを例に説明したが、形成される素子はどんな素子であっても構わない。

上記第１、第２実施形態では、電極部１３を印刷の方法により形成しているが、他の方法により形成しても構わない。

本発明の第１実施形態に係る半導体装置の概略断面図である。 図１における半導体装置の製造工程を示した図である。 図２に続く半導体装置の製造工程を示した図である。 図３に続く半導体装置の製造工程を示した図である。 本発明の第２実施形態に係る半導体装置の製造方法において、図３に続く半導体装置の製造工程を示した図である。 従来の半導体装置の断面図である。

符号の説明

１…Ｐ^＋型基板、２…Ｎ⁻型ドリフト層、１０…配線層、１１…絶縁保護膜、
１２…電極層、１３…電極部、ＳＬ…スクライブライン。

Claims (6)

1. 半導体基板（１、２）にＩＧＢＴとしての素子構造が形成されていると共に、前記半導体基板の表面側に配線層（１０）が形成され、前記半導体基板の裏面側に裏面電極（９）が形成されており、前記配線層と前記裏面電極との間の前記素子構造に電流を流してなる縦型の複数の半導体素子が形成されると共に、前記半導体素子を区画するスクライブライン（ＳＬ）が設けられた半導体装置の製造方法において、
   前記複数の半導体素子が形成された半導体基板（１、２）を用意し、この半導体基板の表面に金属層（２０）を形成する工程と、
   前記半導体素子が形成された領域を覆うようにレジスト（３０）を形成する工程と、
   このレジストを用いて前記金属層のエッチングを行い、前記配線層（１０）を形成すると共に前記スクライブラインにおける前記半導体基板を前記配線層から露出させる工程と、
   前記配線層および前記半導体基板の表面全体に樹脂膜（４０）を形成する工程と、
   前記配線層の表面の一部を露出し、かつ、前記スクライブラインおよび電極不要部を含む前記半導体基板の表面を覆うようにレジスト（５０）を形成する工程と、
   このレジストを用いて前記樹脂膜のエッチングを行い、前記配線層の表面の一部を露出し、かつ、前記スクライブラインおよび電極不要部を含む前記半導体基板の表面を覆う絶縁保護膜（１１）を形成する工程と、
   前記配線層が露出した領域に、レジストを用いない無電解めっきの方法により電極層（１２）を形成する工程と、を含んでいることを特徴とする半導体装置の製造方法。
2. 前記電極層を形成する工程では、めっき液として、亜硫酸型のノンシアンＡｕめっきを用いることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記配線層上に電極層（１２）を形成する工程は、前記半導体基板に設けられた前記スクライブラインに沿ってダイシングする工程を含んでいることを特徴とする請求項１または２に記載の半導体装置の製造方法。
4. 半導体基板（１、２）にＩＧＢＴとしての素子構造が形成されていると共に、前記半導体基板の表面側に配線層（１０）が形成され、前記半導体基板の裏面側に裏面電極（９）が形成されており、前記配線層と前記裏面電極との間の前記素子構造に電流を流してなる縦型の半導体素子が形成された半導体装置の製造方法において、
   前記複数の半導体素子が形成された半導体基板（１、２）を用意し、この半導体基板の表面に金属層（２０）を形成する工程と、
   前記半導体素子が形成された領域を覆うようにレジスト（３０）を形成する工程と、
   このレジストを用いて前記金属層のエッチングを行い、前記配線層（１０）を形成すると共に前記スクライブラインにおける前記半導体基板を前記配線層から露出させる工程と、
   前記配線層および前記半導体基板の表面全体に樹脂膜（４０）を形成する工程と、
   前記配線層の表面の一部を露出し、かつ、前記半導体基板上をそれぞれが少なくともひとつの半導体素子を含む複数の半導体装置の領域毎に区画するスクライブライン（ＳＬ）および電極不要部を含む前記半導体基板の表面を覆うようにレジスト（５０）を形成する工程と、
   このレジストを用いて前記樹脂膜のエッチングを行い、前記配線層の表面の一部を露出し、かつ、前記スクライブラインおよび電極不要部を含む前記半導体基板の表面を覆う絶縁保護膜（１１）を形成する工程と、
   前記配線層が露出した領域に、レジストを用いない無電解めっきの方法により電極層（１２）を形成する工程と、
   前記半導体基板（１、２）を前記スクラブラインに沿って複数の半導体装置に分離させる工程と、を含んでいることを特徴とする半導体装置の製造方法。
5. 前記電極層を形成する工程では、めっき液として、亜硫酸型のノンシアンＡｕめっきを用いることを特徴とする請求項４に記載の半導体装置の製造方法。
6. 前記半導体基板を複数の半導体装置に分離させる工程は、前記半導体基板に設けられた前記スクライブラインに沿ってダイシングする工程を含んでいることを特徴とする請求項４または５に記載の半導体装置の製造方法。

Images