JPH11195654A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH11195654A JPH11195654A JP13098A JP13098A JPH11195654A JP H11195654 A JPH11195654 A JP H11195654A JP 13098 A JP13098 A JP 13098A JP 13098 A JP13098 A JP 13098A JP H11195654 A JPH11195654 A JP H11195654A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- gold
- semiconductor device
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
Abstract
(57)【要約】
【課題】 銅を電極素材として用いた外部接続用電極の
形成が低コストで行える半導体素子の製造方法を提供す
ることを目的とする。 【解決手段】 半導体素子１１に外部接続用の電極を形
成するに際し、銅電極１２が形成された半導体素子１１
の上面に保護膜１３を形成する。この後保護膜１３に開
孔１４を設け銅電極１２を露呈させた後に、開孔１４内
の露呈された銅電極１２上に無電解ニッケルめっきによ
りバリア層としてのニッケル膜１５を形成する。そして
バリア層１５の上面に無電解置換型金めっきにより金膜
１６を形成する。これにより金めっきの範囲を開孔１４
内に限定し、高価な金の消費量を最小限に抑え、低コス
トで外部接続用の電極を形成することができる。
形成が低コストで行える半導体素子の製造方法を提供す
ることを目的とする。 【解決手段】 半導体素子１１に外部接続用の電極を形
成するに際し、銅電極１２が形成された半導体素子１１
の上面に保護膜１３を形成する。この後保護膜１３に開
孔１４を設け銅電極１２を露呈させた後に、開孔１４内
の露呈された銅電極１２上に無電解ニッケルめっきによ
りバリア層としてのニッケル膜１５を形成する。そして
バリア層１５の上面に無電解置換型金めっきにより金膜
１６を形成する。これにより金めっきの範囲を開孔１４
内に限定し、高価な金の消費量を最小限に抑え、低コス
トで外部接続用の電極を形成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子に外部
接続用電極を形成する半導体素子の製造方法に関するも
のである。
接続用電極を形成する半導体素子の製造方法に関するも
のである。
【０００２】
【従来の技術】半導体素子を基板などの外部と電気的に
接続する方法としてワイヤボンディングや、フェイスダ
ウンボンディングなどによる方法が知られている。これ
らの方法では半導体素子に外部との接続用の電極が形成
され、従来この電極の材質にはアルミが多用されてい
た。しかし、近年処理速度の高速化の要請や熱抵抗の点
から、この電極の材質は銅に移行する傾向にある。
接続する方法としてワイヤボンディングや、フェイスダ
ウンボンディングなどによる方法が知られている。これ
らの方法では半導体素子に外部との接続用の電極が形成
され、従来この電極の材質にはアルミが多用されてい
た。しかし、近年処理速度の高速化の要請や熱抵抗の点
から、この電極の材質は銅に移行する傾向にある。
【０００３】以下、従来の半導体素子の製造方法におけ
る銅を用いた外部接続用電極の形成について図面を参照
して説明する。図５（ａ），（ｂ），（ｃ），（ｄ），
（ｅ）、図６（ａ），（ｂ），（ｃ），（ｄ）は、従来
の半導体素子の製造方法の工程説明図である。図５
（ａ）において、半導体素子１上に銅膜２が形成され
る。次に図５（ｂ）に示すように銅膜２上にニッケルの
バリア層３が形成され、その後図５（ｃ）に示すように
バリア層３の上に金層４が形成される。ここで金層４
は、スパッタ、蒸着、もしくは電解めっきなどの方法に
よって形成されるものであり、ワイヤボンディング時の
ワイヤとの接合性や半田ぬれ性に優れた高品位の金層で
ある。
る銅を用いた外部接続用電極の形成について図面を参照
して説明する。図５（ａ），（ｂ），（ｃ），（ｄ），
（ｅ）、図６（ａ），（ｂ），（ｃ），（ｄ）は、従来
の半導体素子の製造方法の工程説明図である。図５
（ａ）において、半導体素子１上に銅膜２が形成され
る。次に図５（ｂ）に示すように銅膜２上にニッケルの
バリア層３が形成され、その後図５（ｃ）に示すように
バリア層３の上に金層４が形成される。ここで金層４
は、スパッタ、蒸着、もしくは電解めっきなどの方法に
よって形成されるものであり、ワイヤボンディング時の
ワイヤとの接合性や半田ぬれ性に優れた高品位の金層で
ある。
【０００４】この後図５（ｄ）に示すように金層４上に
はレジスト５が形成される。そして図５（ｅ）に示すよ
うにパターン６が設けられたガラスマスク７をレジスト
５上にセットして露光させ、次いで半導体素子１の表面
のエッチングを行うことにより、パターン６に対応する
電極部を除いた半導体素子１上の各層は除去され、図６
（ａ）に示すように電極８が形成される。この後電極８
表面のレジスト５を除去した後、図６（ｃ）に示すよう
に、半導体素子１上には保護膜９が形成され、最終的に
図６（ｄ）に示すように電極８上の保護膜９に開孔１０
を設けることにより金層４が露呈されて接続用電極の形
成が完了する。
はレジスト５が形成される。そして図５（ｅ）に示すよ
うにパターン６が設けられたガラスマスク７をレジスト
５上にセットして露光させ、次いで半導体素子１の表面
のエッチングを行うことにより、パターン６に対応する
電極部を除いた半導体素子１上の各層は除去され、図６
（ａ）に示すように電極８が形成される。この後電極８
表面のレジスト５を除去した後、図６（ｃ）に示すよう
に、半導体素子１上には保護膜９が形成され、最終的に
図６（ｄ）に示すように電極８上の保護膜９に開孔１０
を設けることにより金層４が露呈されて接続用電極の形
成が完了する。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体素子の製造方法では、ワイヤボンディング時
の接合性を確保する目的で電極８上に金層４を形成する
ために、金めっきを半導体素子１の上面全面にわたって
行うこととしていた。この金めっきのうち、電極８以外
の表面に施された金めっきはその後除去され、言い換え
れば無駄に消費されるものである。このように従来の半
導体素子の製造方法では、高価な材料である金の無駄な
消費量が多く、高コストの要因となるという問題点があ
った。
来の半導体素子の製造方法では、ワイヤボンディング時
の接合性を確保する目的で電極８上に金層４を形成する
ために、金めっきを半導体素子１の上面全面にわたって
行うこととしていた。この金めっきのうち、電極８以外
の表面に施された金めっきはその後除去され、言い換え
れば無駄に消費されるものである。このように従来の半
導体素子の製造方法では、高価な材料である金の無駄な
消費量が多く、高コストの要因となるという問題点があ
った。
【０００６】そこで本発明は、銅を電極素材として用い
た外部接続用電極の形成が低コストで行える半導体素子
の製造方法を提供することを目的とする。
た外部接続用電極の形成が低コストで行える半導体素子
の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１記載の半導体素
子の製造方法は、半導体素子に銅膜を形成する工程と、
この銅膜が形成された半導体素子の上面に保護膜を形成
する工程と、前記銅膜上の保護膜に開孔を設け銅膜を露
呈させる工程と、この露呈された銅膜上に無電解ニッケ
ルめっきによりニッケルのバリア層を形成する工程と、
このバリア層の上面に無電解置換型金メッキにより金層
を形成する工程とを含む。
子の製造方法は、半導体素子に銅膜を形成する工程と、
この銅膜が形成された半導体素子の上面に保護膜を形成
する工程と、前記銅膜上の保護膜に開孔を設け銅膜を露
呈させる工程と、この露呈された銅膜上に無電解ニッケ
ルめっきによりニッケルのバリア層を形成する工程と、
このバリア層の上面に無電解置換型金メッキにより金層
を形成する工程とを含む。
【０００８】請求項２記載の半導体素子の製造方法は、
半導体素子に銅膜を形成する工程と、この銅膜が形成さ
れた半導体素子の上面に保護膜を形成する工程と、前記
銅膜上の保護膜に開孔を設け銅膜を露呈させる工程と、
この露呈された銅膜上に無電解ニッケルめっきによりニ
ッケルのバリア層を形成する工程と、このバリア層の上
面に無電解置換型金メッキにより金層を形成する工程
と、熱処理により前記金層の表面にニッケルの化合物層
を生成させる工程と、この化合物層を除去する工程とを
含む。
半導体素子に銅膜を形成する工程と、この銅膜が形成さ
れた半導体素子の上面に保護膜を形成する工程と、前記
銅膜上の保護膜に開孔を設け銅膜を露呈させる工程と、
この露呈された銅膜上に無電解ニッケルめっきによりニ
ッケルのバリア層を形成する工程と、このバリア層の上
面に無電解置換型金メッキにより金層を形成する工程
と、熱処理により前記金層の表面にニッケルの化合物層
を生成させる工程と、この化合物層を除去する工程とを
含む。
【０００９】請求項３記載の半導体素子の製造方法は、
請求項２記載の半導体素子の製造方法であって、前記化
合物層の除去をプラズマ処理のスパッタリングによって
行うようにした。
請求項２記載の半導体素子の製造方法であって、前記化
合物層の除去をプラズマ処理のスパッタリングによって
行うようにした。
【００１０】請求項記載４の半導体素子の製造方法は、
半導体素子に銅膜を形成する工程と、この銅膜上にニッ
ケルのバリア層を形成する工程と、このバリア層上に保
護膜を形成する工程と、この保護膜に開孔を設け前記バ
リア層を露呈させる工程と、この露呈されたバリア層の
上面に無電解置換型金メッキにより金層を形成する工程
とを含む。
半導体素子に銅膜を形成する工程と、この銅膜上にニッ
ケルのバリア層を形成する工程と、このバリア層上に保
護膜を形成する工程と、この保護膜に開孔を設け前記バ
リア層を露呈させる工程と、この露呈されたバリア層の
上面に無電解置換型金メッキにより金層を形成する工程
とを含む。
【００１１】請求項記載５の半導体素子の製造方法は、
半導体素子に銅膜を形成する工程と、この銅膜上にニッ
ケルのバリア層を形成する工程と、このバリア層上に保
護膜を形成する工程と、この保護膜に開孔を設け前記バ
リア層を露呈させる工程と、この露呈されたバリア層の
上面に無電解置換型金メッキにより金層を形成する工程
と、熱処理により前記金層の表面にニッケルの化合物層
を生成させる工程と、この化合物層を除去する工程とを
含む。
半導体素子に銅膜を形成する工程と、この銅膜上にニッ
ケルのバリア層を形成する工程と、このバリア層上に保
護膜を形成する工程と、この保護膜に開孔を設け前記バ
リア層を露呈させる工程と、この露呈されたバリア層の
上面に無電解置換型金メッキにより金層を形成する工程
と、熱処理により前記金層の表面にニッケルの化合物層
を生成させる工程と、この化合物層を除去する工程とを
含む。
【００１２】請求項記載６の半導体素子の製造方法は、
請求項５記載の半導体素子の製造方法であって、前記化
合物層の除去をプラズマ処理のスパッタリングによって
行うようにした。
請求項５記載の半導体素子の製造方法であって、前記化
合物層の除去をプラズマ処理のスパッタリングによって
行うようにした。
【００１３】本発明によれば、外部接続用の銅膜上に保
護膜を形成した後に銅膜上の保護膜に開孔を設け、この
開口部の銅膜上にバリア層としてニッケル膜を無電解ニ
ッケルめっきにより形成した後に無電解金めっきにより
金膜を形成する。これにより金めっきの範囲を限定し、
高価な金の消費量を最小限に抑えることができる。
護膜を形成した後に銅膜上の保護膜に開孔を設け、この
開口部の銅膜上にバリア層としてニッケル膜を無電解ニ
ッケルめっきにより形成した後に無電解金めっきにより
金膜を形成する。これにより金めっきの範囲を限定し、
高価な金の消費量を最小限に抑えることができる。
【００１４】
【発明の実施の形態】次に本発明の実施の形態を図面を
参照して説明する。図１（ａ），（ｂ），（ｃ），
（ｄ），（ｅ）、図２（ａ），（ｂ）は本発明の一実施
の形態の半導体素子の製造方法の工程説明図、図３、図
４は同保護膜開孔部形成の説明図である。
参照して説明する。図１（ａ），（ｂ），（ｃ），
（ｄ），（ｅ）、図２（ａ），（ｂ）は本発明の一実施
の形態の半導体素子の製造方法の工程説明図、図３、図
４は同保護膜開孔部形成の説明図である。
【００１５】図１（ａ）において、半導体素子１１上に
外部接続用の銅電極（銅膜）１２が形成される。次に図
１（ｂ）に示すように、半導体素子１１の上面に銅電極
１２を覆って保護膜１３が形成される。この保護膜１３
の材質としてガラス、感光性樹脂などが用いられる。次
いで図１（ｃ）に示すように、銅電極１２上に位置する
保護膜１３に開孔１４が形成される。この開孔１４の形
成方法については後述する。
外部接続用の銅電極（銅膜）１２が形成される。次に図
１（ｂ）に示すように、半導体素子１１の上面に銅電極
１２を覆って保護膜１３が形成される。この保護膜１３
の材質としてガラス、感光性樹脂などが用いられる。次
いで図１（ｃ）に示すように、銅電極１２上に位置する
保護膜１３に開孔１４が形成される。この開孔１４の形
成方法については後述する。
【００１６】この後、図１（ｄ）に示すように開孔１４
内の銅電極１２上に、無電解ニッケルめっきによりニッ
ケル膜１５が形成される。このニッケル膜１５は外部接
続用電極の最表層に形成される金膜中に銅電極１２から
銅が拡散するのを防止するためのバリア層となるもので
ある。次いで、図１（ｅ）に示すようにニッケル膜１５
上に無電解置換型金めっきにより金膜１６が形成され
る。この金膜１６は、めっき工程中に混入したニッケル
などの不純物を多く含むものである。この後、金膜１６
の厚みを増す目的で無電解自己触媒型金めっきが行われ
る。この工程で付加される金膜１６中にもニッケルなど
の不純物が多く含まれている。なお、この無電解自己触
媒型金めっきの工程は省略してもよい。
内の銅電極１２上に、無電解ニッケルめっきによりニッ
ケル膜１５が形成される。このニッケル膜１５は外部接
続用電極の最表層に形成される金膜中に銅電極１２から
銅が拡散するのを防止するためのバリア層となるもので
ある。次いで、図１（ｅ）に示すようにニッケル膜１５
上に無電解置換型金めっきにより金膜１６が形成され
る。この金膜１６は、めっき工程中に混入したニッケル
などの不純物を多く含むものである。この後、金膜１６
の厚みを増す目的で無電解自己触媒型金めっきが行われ
る。この工程で付加される金膜１６中にもニッケルなど
の不純物が多く含まれている。なお、この無電解自己触
媒型金めっきの工程は省略してもよい。
【００１７】次に半導体素子１１は熱処理工程に送られ
る。ここでは１５０°Ｃ程度の温度で約３０分加熱さ
れ、図２（ａ）に示すように、金膜１６中のニッケル等
の不純物が金膜１６の表面で空気と触れることにより、
金膜１６の表面にニッケルの酸化物、水酸化物などの化
合物層１７が生成される。これらの化合物層１７は、ワ
イヤボンディング時の接合性を阻害するため、除去する
必要がある。また、この熱処理を行うと化合物層１７の
直下の金の純度が高くなる。
る。ここでは１５０°Ｃ程度の温度で約３０分加熱さ
れ、図２（ａ）に示すように、金膜１６中のニッケル等
の不純物が金膜１６の表面で空気と触れることにより、
金膜１６の表面にニッケルの酸化物、水酸化物などの化
合物層１７が生成される。これらの化合物層１７は、ワ
イヤボンディング時の接合性を阻害するため、除去する
必要がある。また、この熱処理を行うと化合物層１７の
直下の金の純度が高くなる。
【００１８】そこで、熱処理後の半導体素子１１はプラ
ズマ処理工程に送られ、表面のプラズマ処理が行われ
る。その結果、図２（ｂ）に示すようにプラズマ処理の
スパッタリング効果によって金膜１６の表面の化合物層
１７が除去され、その直下の純度が高められた金が露出
する。このとき、金膜１６の表面は１００オングストロ
ーム程度の厚さの層が除去されるようにプラズマ処理の
条件が設定される。これにより、金膜１６の表面の接合
阻害物は除去され、ワイヤボンディング時の接合性また
半田ぬれ性の良好な金膜１６が形成される。
ズマ処理工程に送られ、表面のプラズマ処理が行われ
る。その結果、図２（ｂ）に示すようにプラズマ処理の
スパッタリング効果によって金膜１６の表面の化合物層
１７が除去され、その直下の純度が高められた金が露出
する。このとき、金膜１６の表面は１００オングストロ
ーム程度の厚さの層が除去されるようにプラズマ処理の
条件が設定される。これにより、金膜１６の表面の接合
阻害物は除去され、ワイヤボンディング時の接合性また
半田ぬれ性の良好な金膜１６が形成される。
【００１９】ここで、上記工程中で用いられる保護膜１
３の開孔形成方法について図３、図４を参照して説明す
る。図３（ａ），（ｂ），（ｃ），（ｄ），（ｅ），
（ｆ）は保護膜１３の材質としてガラスを、図４
（ａ），（ｂ），（ｃ），（ｄ）は感光性樹脂を用いる
場合の開孔形成方法を工程順に示すものである。
３の開孔形成方法について図３、図４を参照して説明す
る。図３（ａ），（ｂ），（ｃ），（ｄ），（ｅ），
（ｆ）は保護膜１３の材質としてガラスを、図４
（ａ），（ｂ），（ｃ），（ｄ）は感光性樹脂を用いる
場合の開孔形成方法を工程順に示すものである。
【００２０】図３（ａ）において、半導体素子１の銅電
極１２上にガラスの保護膜１３が形成され、図３（ｂ）
に示すように保護膜１３上に感光性レジスト２０が形成
される。次いで半導体素子１１上には、銅電極１２の配
列パターンに対応したパターン２２を有するガラスマス
ク２１がセットされる。この状態でガラスマスク２１上
から光を照射することにより、パターン２２が存在する
部分以外の感光性レジスト２０は露光されることにより
硬化する。この後、図３（ｄ）に示すように未硬化の感
光性レジスト２０を除去することにより、銅電極１２に
対応した位置に感光性レジスト２０の開孔２３が形成さ
れる。そして図３（ｅ）に示すように、保護膜１３の表
面をエッチングすることにより、保護膜１３に感光性レ
ジスト２０の開孔２３と同一パターンの開孔１４が形成
される。この後、表面の感光性レジスト２０を除去する
ことにより、図３（ｆ）に示すように銅電極１２上の保
護膜１３に開孔１４が形成される。
極１２上にガラスの保護膜１３が形成され、図３（ｂ）
に示すように保護膜１３上に感光性レジスト２０が形成
される。次いで半導体素子１１上には、銅電極１２の配
列パターンに対応したパターン２２を有するガラスマス
ク２１がセットされる。この状態でガラスマスク２１上
から光を照射することにより、パターン２２が存在する
部分以外の感光性レジスト２０は露光されることにより
硬化する。この後、図３（ｄ）に示すように未硬化の感
光性レジスト２０を除去することにより、銅電極１２に
対応した位置に感光性レジスト２０の開孔２３が形成さ
れる。そして図３（ｅ）に示すように、保護膜１３の表
面をエッチングすることにより、保護膜１３に感光性レ
ジスト２０の開孔２３と同一パターンの開孔１４が形成
される。この後、表面の感光性レジスト２０を除去する
ことにより、図３（ｆ）に示すように銅電極１２上の保
護膜１３に開孔１４が形成される。
【００２１】次に図４を参照して感光性樹脂を用いた場
合の保護膜の開孔形成について説明する。図４（ａ）に
おいて、半導体素子１１上に、銅電極１２を覆って感光
性樹脂の保護膜１３’が塗布される。次いで図４（ｂ）
に示すように、半導体素子１１上には銅電極１２の配列
パターンに対応したパターン２２’を有するガラスマス
ク２１’がセットされる。この状態でガラスマスク２
１’上から光を照射することにより、パターン２２’以
外の部分の感光性樹脂１３’は露光されることにより硬
化する。この後、図４（ｃ）に示すように未硬化部分１
３’ａを除去すると、図４（ｄ）に示すように銅電極１
２上の保護膜１３’に開孔１４が形成される。
合の保護膜の開孔形成について説明する。図４（ａ）に
おいて、半導体素子１１上に、銅電極１２を覆って感光
性樹脂の保護膜１３’が塗布される。次いで図４（ｂ）
に示すように、半導体素子１１上には銅電極１２の配列
パターンに対応したパターン２２’を有するガラスマス
ク２１’がセットされる。この状態でガラスマスク２
１’上から光を照射することにより、パターン２２’以
外の部分の感光性樹脂１３’は露光されることにより硬
化する。この後、図４（ｃ）に示すように未硬化部分１
３’ａを除去すると、図４（ｄ）に示すように銅電極１
２上の保護膜１３’に開孔１４が形成される。
【００２２】以上説明したように、半導体素子１１上に
外部接続用の銅電極１２を形成した後に保護膜１３，１
３’を形成し、この後銅電極１２上の保護膜１３，１
３’に開孔１４を設け、この開孔１４内に無電解金めっ
きにより金層１６を形成することにより、高価な金の消
費量を最小限にすることができる。
外部接続用の銅電極１２を形成した後に保護膜１３，１
３’を形成し、この後銅電極１２上の保護膜１３，１
３’に開孔１４を設け、この開孔１４内に無電解金めっ
きにより金層１６を形成することにより、高価な金の消
費量を最小限にすることができる。
【００２３】なお、本実施の形態では、保護膜１３を形
成して開孔１４を開け、開孔１４から露呈する銅電極上
にニッケル膜１５、金膜１６を形成しているが、保護膜
１３を形成する前に銅電極１２上にバリア層としてのニ
ッケル膜をニッケルめっき、スパッタ、または蒸着など
の方法で形成し、その後保護膜でニッケル膜を覆い、保
護膜に開孔を形成してニッケル膜を露呈させ、その露呈
したニッケル膜上に金膜を形成するようにしてもよい。
この場合にも高価な金の消費量を最小限に抑えることが
できる。
成して開孔１４を開け、開孔１４から露呈する銅電極上
にニッケル膜１５、金膜１６を形成しているが、保護膜
１３を形成する前に銅電極１２上にバリア層としてのニ
ッケル膜をニッケルめっき、スパッタ、または蒸着など
の方法で形成し、その後保護膜でニッケル膜を覆い、保
護膜に開孔を形成してニッケル膜を露呈させ、その露呈
したニッケル膜上に金膜を形成するようにしてもよい。
この場合にも高価な金の消費量を最小限に抑えることが
できる。
【００２４】
【発明の効果】本発明によれば、外部接続用の銅膜上に
保護膜を形成した後に銅膜上の保護膜に開孔を設け、こ
の開口部の銅電極上にバリア層としてニッケル膜を無電
解ニッケルめっきにより形成した後に無電解金めっきに
より金膜を形成するようにしたので、金めっきの範囲を
限定し、高価な金の消費量を最小限に抑えて低コストで
外部接続用の電極を形成することができる。また金膜形
成後に熱処理によって金膜表面に生成したニッケル化合
物をプラズマ処理のスパッタリングによって除去するの
で、ワイヤボンディング時の接合性や半田ぬれ性を向上
させることができる。
保護膜を形成した後に銅膜上の保護膜に開孔を設け、こ
の開口部の銅電極上にバリア層としてニッケル膜を無電
解ニッケルめっきにより形成した後に無電解金めっきに
より金膜を形成するようにしたので、金めっきの範囲を
限定し、高価な金の消費量を最小限に抑えて低コストで
外部接続用の電極を形成することができる。また金膜形
成後に熱処理によって金膜表面に生成したニッケル化合
物をプラズマ処理のスパッタリングによって除去するの
で、ワイヤボンディング時の接合性や半田ぬれ性を向上
させることができる。
【図１】（ａ）本発明の一実施の形態の半導体素子の製
造方法の工程説明図 （ｂ）本発明の一実施の形態の半導体素子の製造方法の
工程説明図 （ｃ）本発明の一実施の形態の半導体素子の製造方法の
工程説明図 （ｄ）本発明の一実施の形態の半導体素子の製造方法の
工程説明図 （ｅ）本発明の一実施の形態の半導体素子の製造方法の
工程説明図
造方法の工程説明図 （ｂ）本発明の一実施の形態の半導体素子の製造方法の
工程説明図 （ｃ）本発明の一実施の形態の半導体素子の製造方法の
工程説明図 （ｄ）本発明の一実施の形態の半導体素子の製造方法の
工程説明図 （ｅ）本発明の一実施の形態の半導体素子の製造方法の
工程説明図
【図２】（ａ）本発明の一実施の形態の半導体素子の製
造方法の工程説明図 （ｂ）本発明の一実施の形態の半導体素子の製造方法の
工程説明図
造方法の工程説明図 （ｂ）本発明の一実施の形態の半導体素子の製造方法の
工程説明図
【図３】（ａ）本発明の一実施の形態の半導体素子の製
造方法の保護膜開孔部形成の説明図 （ｂ）本発明の一実施の形態の半導体素子の製造方法の
保護膜開孔部形成の説明図 （ｃ）本発明の一実施の形態の半導体素子の製造方法の
保護膜開孔部形成の説明図 （ｄ）本発明の一実施の形態の半導体素子の製造方法の
保護膜開孔部形成の説明図 （ｅ）本発明の一実施の形態の半導体素子の製造方法の
保護膜開孔部形成の説明図 （ｆ）本発明の一実施の形態の半導体素子の製造方法の
保護膜開孔部形成の説明図
造方法の保護膜開孔部形成の説明図 （ｂ）本発明の一実施の形態の半導体素子の製造方法の
保護膜開孔部形成の説明図 （ｃ）本発明の一実施の形態の半導体素子の製造方法の
保護膜開孔部形成の説明図 （ｄ）本発明の一実施の形態の半導体素子の製造方法の
保護膜開孔部形成の説明図 （ｅ）本発明の一実施の形態の半導体素子の製造方法の
保護膜開孔部形成の説明図 （ｆ）本発明の一実施の形態の半導体素子の製造方法の
保護膜開孔部形成の説明図
【図４】（ａ）本発明の一実施の形態の半導体素子の製
造方法の保護膜開孔部形成の説明図 （ｂ）本発明の一実施の形態の半導体素子の製造方法の
保護膜開孔部形成の説明図 （ｃ）本発明の一実施の形態の半導体素子の製造方法の
保護膜開孔部形成の説明図 （ｄ）本発明の一実施の形態の半導体素子の製造方法の
保護膜開孔部形成の説明図
造方法の保護膜開孔部形成の説明図 （ｂ）本発明の一実施の形態の半導体素子の製造方法の
保護膜開孔部形成の説明図 （ｃ）本発明の一実施の形態の半導体素子の製造方法の
保護膜開孔部形成の説明図 （ｄ）本発明の一実施の形態の半導体素子の製造方法の
保護膜開孔部形成の説明図
【図５】（ａ）従来の半導体素子の製造方法の工程説明
図 （ｂ）従来の半導体素子の製造方法の工程説明図 （ｃ）従来の半導体素子の製造方法の工程説明図 （ｄ）従来の半導体素子の製造方法の工程説明図 （ｅ）従来の半導体素子の製造方法の工程説明図
図 （ｂ）従来の半導体素子の製造方法の工程説明図 （ｃ）従来の半導体素子の製造方法の工程説明図 （ｄ）従来の半導体素子の製造方法の工程説明図 （ｅ）従来の半導体素子の製造方法の工程説明図
【図６】（ａ）従来の半導体素子の製造方法の工程説明
図 （ｂ）従来の半導体素子の製造方法の工程説明図 （ｃ）従来の半導体素子の製造方法の工程説明図 （ｄ）従来の半導体素子の製造方法の工程説明図
図 （ｂ）従来の半導体素子の製造方法の工程説明図 （ｃ）従来の半導体素子の製造方法の工程説明図 （ｄ）従来の半導体素子の製造方法の工程説明図
１１ 半導体素子 １２ 銅電極 １３ 保護膜 １４ 開孔 １５ ニッケル膜 １６ 金膜 １７ 化合物層
Claims (6)
- 【請求項１】半導体素子に銅膜を形成する工程と、この
銅膜が形成された半導体素子の上面に保護膜を形成する
工程と、前記銅膜上の保護膜に開孔を設け銅膜を露呈さ
せる工程と、この露呈された銅膜上に無電解ニッケルめ
っきによりニッケルのバリア層を形成する工程と、この
バリア層の上面に無電解置換型金メッキにより金層を形
成する工程とを含むことを特徴とする半導体素子の製造
方法。 - 【請求項２】半導体素子に銅膜を形成する工程と、この
銅膜が形成された半導体素子の上面に保護膜を形成する
工程と、前記銅膜上の保護膜に開孔を設け銅膜を露呈さ
せる工程と、この露呈された銅膜上に無電解ニッケルめ
っきによりニッケルのバリア層を形成する工程と、この
バリア層の上面に無電解置換型金メッキにより金層を形
成する工程と、熱処理により前記金層の表面にニッケル
の化合物層を生成させる工程と、この化合物層を除去す
る工程とを含むことを特徴とする請求項１記載の半導体
素子の製造方法。 - 【請求項３】前記化合物層の除去をプラズマ処理のスパ
ッタリングによって行うことを特徴とする請求項２記載
の半導体素子の製造方法。 - 【請求項４】半導体素子に銅膜を形成する工程と、この
銅膜上にニッケルのバリア層を形成する工程と、このバ
リア層上に保護膜を形成する工程と、この保護膜に開孔
を設け前記バリア層を露呈させる工程と、この露呈され
たバリア層の上面に無電解置換型金メッキにより金層を
形成する工程とを含むことを特徴とする半導体素子の製
造方法。 - 【請求項５】半導体素子に銅膜を形成する工程と、この
銅膜上にニッケルのバリア層を形成する工程と、このバ
リア層上に保護膜を形成する工程と、この保護膜に開孔
を設け前記バリア層を露呈させる工程と、この露呈され
たバリア層の上面に無電解置換型金メッキにより金層を
形成する工程と、熱処理により前記金層の表面にニッケ
ルの化合物層を生成させる工程と、この化合物層を除去
する工程とを含むことを特徴とする請求項１記載の半導
体素子の製造方法。 - 【請求項６】前記化合物層の除去をプラズマ処理のスパ
ッタリングによって行うことを特徴とする請求項５記載
の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13098A JPH11195654A (ja) | 1998-01-05 | 1998-01-05 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13098A JPH11195654A (ja) | 1998-01-05 | 1998-01-05 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11195654A true JPH11195654A (ja) | 1999-07-21 |
Family
ID=11465459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13098A Pending JPH11195654A (ja) | 1998-01-05 | 1998-01-05 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11195654A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136702A (en) * | 1999-11-29 | 2000-10-24 | Lucent Technologies Inc. | Thin film transistors |
| JP2006156772A (ja) * | 2004-11-30 | 2006-06-15 | Denso Corp | 半導体装置およびその製造方法 |
-
1998
- 1998-01-05 JP JP13098A patent/JPH11195654A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136702A (en) * | 1999-11-29 | 2000-10-24 | Lucent Technologies Inc. | Thin film transistors |
| EP1104035A2 (en) * | 1999-11-29 | 2001-05-30 | Lucent Technologies Inc. | Thin film transistors |
| JP2001203364A (ja) * | 1999-11-29 | 2001-07-27 | Lucent Technol Inc | 薄膜トランジスタ |
| EP1104035A3 (en) * | 1999-11-29 | 2005-04-13 | Lucent Technologies Inc. | Thin film transistors |
| JP2006156772A (ja) * | 2004-11-30 | 2006-06-15 | Denso Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2615151B2 (ja) | チップ型コイル及びその製造方法 | |
| JP2943805B1 (ja) | 半導体装置及びその製造方法 | |
| EP0652590B1 (en) | Method of fabricating a semiconductor device with a bump electrode | |
| JPH11330231A (ja) | 金属被覆構造 | |
| CN109036134A (zh) | 柔性显示基板及其制作方法、显示装置 | |
| JPH11195654A (ja) | 半導体素子の製造方法 | |
| JP3410651B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08181423A (ja) | はんだバンプ実装用端子電極構造 | |
| US20050136645A1 (en) | Semiconductor device and fabrication method thereof | |
| US20040137659A1 (en) | [method of fabricating a solder mask and structure of a substrate] | |
| JP2000183108A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100445409B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP3243381B2 (ja) | 配線層の形成方法 | |
| JP2001044603A (ja) | 電気メッキにより直接基板に銅配線を形成するプロセス | |
| JPH01238044A (ja) | 半導体装置 | |
| JP2003060082A5 (ja) | ||
| JPH03171758A (ja) | 半導体装置及びその製造方法 | |
| JPH0442537A (ja) | 半導体装置及びその製造方法 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| KR100237671B1 (ko) | 반도체 장치 제조방법 | |
| JP2006134973A (ja) | 絶縁膜形成方法 | |
| KR100571265B1 (ko) | 반도체 소자의 패키지 방법 | |
| JPH05109725A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0311738A (ja) | 薄膜導体パターンの形成方法 | |
| JPH0330295B2 (ja) |