JPH05109725A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JPH05109725A
JPH05109725A JP27115391A JP27115391A JPH05109725A JP H05109725 A JPH05109725 A JP H05109725A JP 27115391 A JP27115391 A JP 27115391A JP 27115391 A JP27115391 A JP 27115391A JP H05109725 A JPH05109725 A JP H05109725A
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
wiring layer
forming
film layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27115391A
Other languages
English (en)
Inventor
Hiroaki Murakami
裕昭 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP27115391A priority Critical patent/JPH05109725A/ja
Publication of JPH05109725A publication Critical patent/JPH05109725A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 断線や短絡が無い配線、そして高いボンディ
ング信頼性を有する半導体装置を提供する。 【構成】 集積回路の配線層を形成する方法において、
アルミ配線層7の表面にパラジウム置換層8を形成した
後無電解メッキによりニッケル膜層9を形成することに
より、前記アルミ配線層7を完全に被覆する。 【効果】エレクトロマイグレーションやストレスマイグ
レーションによる断線や、ヒロックによる短絡の防止、
そしてワイヤーボンディングの信頼性の向上をすること
ができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に信頼性の高い配線層を有する半導体装置に
関する。
【0002】
【従来の技術】従来、半導体装置の配線方法に関して
は、数多くの提案がなされ改良が加えられている。
【0003】図2は、従来の半導体装置、特に配線層製
造工程に関する断面図である。
【0004】従来は図2(a)に示すように、拡散層2
2、ゲート配線層24、絶縁膜層23、そしてコンタク
トホール25を形成した集積回路基板を形成した後、図
2(b)に示すようにスパッタリング法を用いてアルミ
薄膜層25を形成する。そして、図2(c)に示すよう
に、フォトエッチング法を用いてアルミ配線層27を形
成する。最後に図2(d)に示すように、CVD法を用
いてパッシベーション膜層28を形成した後ボンディン
グ用開口部29を形成し、集積回路の配線工程は終了し
ていた。
【0005】しかし、このように従来の技術で製造され
た半導体装置、特にアルミ配線層はストレスマイグレー
ションやエレクトロマイグレーションによる断線、後工
程での熱処理で発生するヒロックによる短絡といった問
題が発生していた。さらに金線をワイヤーボンディング
する場合も、金とアルミの密着性や信頼性に大きな問題
があった。
【0006】
【発明が解決しようとする課題】本発明は、この様な問
題を解決しようとするものであり、断線や短絡の無い、
そして高いボンディング信頼性を有する半導体装置を提
供することにある。
【0007】
【課題を解決するための手段】集積回路のアルミ配線を
他金属で被覆し、多層構造にすることを特徴とした半導
体装置。
【0008】集積回路の配線層を形成する方法におい
て、無電解メッキを用いることを特徴とした半導体装置
の製造方法集積回路のアルミ配線層を形成する方法にお
いて、 (1)アルミ薄膜層を形成する工程 (2)フォトエッチングによりアルミ配線層パターンを
形成する工程 (3)アルミ表面をパラジウムで置換する工程 (4)無電解ニッケルメッキを用いて、前記パラジウム
面をニッケル膜層に置換する工程 (5)パッシベーション膜層を形成する工程 (6)前記パッシベーション膜層にボンディング用開口
部を形成する工程 から成ることを特徴とした半導体装置の製造方法。
【0009】
【実施例】以下に、本発明について製造方法の実施例に
基ずき詳細に説明する。
【0010】図1(a)に示すように拡散層2、ゲート
配線層4、絶縁膜層3、そしてコンタクトホール5を形
成した集積回路基板を形成した後、図1(b)に示すよ
うにスパッタリング法を用いてアルミ薄膜層6を1μm
厚で形成する。そして、図1(c)に示すように、フォ
トエッチング法を用いてアルミ配線層7を形成する。次
に、前記アルミ配線層7の表面をパラジウムに置換し活
性化する為に、塩化パラジウムを主成分とする溶液に浸
たすことにより、図1(d)に示すようにアルミ配線層
7の表面にパラジウム活性化層8が形成される。次に、
次亜リン酸ニッケルメッキ浴に浸たすことにより、前記
パラジウム活性化層8と置換されてニッケル膜層9が図
1(e)に示すように形成される。そして最後にCVD
法によりパッシベーション膜10(2酸化シリコン)を
2μm厚となるように形成した後、フォトエッチング法
を用いてパッシベーション膜10にボンディング用開口
部11を形成すると図1(f)のようになり、半導体装
置の製造は終了する。
【0011】このような本発明の製造方法でアルミ配線
層をニッケル膜層で被服することにより、ストレスマイ
グレーションやエレクトロマイグレーションによる断
線、熱処理で発生するヒロックによる短絡といった問題
を解決することができる。そればかりか、ワイヤーボン
ディングされる面がニッケルで被覆されているので耐湿
性の向上に加えて、アルミと金の相互拡散を防止するバ
リア効果により接続の信頼性は著しく向上させることが
できる。製造工程も溶液への浸たす工程が追加されるだ
けであるので、生産性もよい製造方法である。
【0012】
【発明の効果】以上説明したように、本発明の製造方法
はアルミ配線層をニッケル膜層で被覆することにより、
断線や短絡のない配線をほどこすばかりか、高い接続信
頼性を有するボンディングパッドをもった半導体装置を
提供することにある。
【図面の簡単な説明】
【図1】本発明の実施例による半導体装置の製造方法の
断面図。
【図2】従来技術による半導体装置の製造方法の断面
図。
【符号の説明】
1 シリコン基板 2 拡散層 3 絶縁膜層 4 ゲート配線層 5 コンタクトホール 6 アルミ薄膜層 7 アルミ配線層 8 パラジウム活性化層 9 ニッケル膜層 10 パッシベーション膜層 11 開口部 21 シリコン基板 22 拡散層 23 絶縁膜層 24 ゲート配線層 25 コンタクトホール 26 アルミ薄膜層 27 アルミ配線層 28 パッシベーション膜層 29 開口部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 集積回路のアルミ配線を他金属で被覆
    し、多層構造にすることを特徴とした半導体装置。
  2. 【請求項2】 集積回路の配線層を形成する方法におい
    て、無電解メッキを用いることを特徴とした半導体装置
    の製造方法。
  3. 【請求項3】 集積回路のアルミ配線層を形成する方法
    において、 (1)アルミ薄膜層を形成する工程 (2)フォトエッチングによりアルミ配線層パターンを
    形成する工程 (3)アルミ表面をパラジウムで置換する工程 (4)無電解ニッケルメッキを用いて、前記パラジウム
    面をニッケル膜層に置換する工程 (5)パッシベーション膜層を形成する工程 (6)前記パッシベーション膜層にボンディング用開口
    部を形成する工程 から成ることを特徴とした半導体装置の製造方法。
JP27115391A 1991-10-18 1991-10-18 半導体装置及び半導体装置の製造方法 Pending JPH05109725A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27115391A JPH05109725A (ja) 1991-10-18 1991-10-18 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27115391A JPH05109725A (ja) 1991-10-18 1991-10-18 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05109725A true JPH05109725A (ja) 1993-04-30

Family

ID=17496077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27115391A Pending JPH05109725A (ja) 1991-10-18 1991-10-18 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05109725A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7062850B2 (en) * 1996-09-27 2006-06-20 Hewlett-Packard Development Company, L.P. Method of forming electrical interconnects having electromigration-inhibiting segments to a critical length
JP2021068836A (ja) * 2019-10-25 2021-04-30 エイブリック株式会社 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7062850B2 (en) * 1996-09-27 2006-06-20 Hewlett-Packard Development Company, L.P. Method of forming electrical interconnects having electromigration-inhibiting segments to a critical length
JP2021068836A (ja) * 2019-10-25 2021-04-30 エイブリック株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP3478804B2 (ja) 電気接続用導電パッドを準備する方法および形成された導電パッド
JP2943805B1 (ja) 半導体装置及びその製造方法
JP2773578B2 (ja) 半導体装置の製造方法
US4182781A (en) Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
KR100365166B1 (ko) 금속화층을캐핑(capping)하는방법및장치
US6998714B2 (en) Selectively coating bond pads
JPH11274223A (ja) 2重金属被覆パッド面へのワイヤ・ボンディング方法及びそのワイヤ・ボンディングを含む電気カ―ド構造
JP2622156B2 (ja) 集積回路パッド用の接触方法とその構造
JP2001257226A (ja) 半導体集積回路装置
JPH05109725A (ja) 半導体装置及び半導体装置の製造方法
JP2730492B2 (ja) 半導体装置
JPS5950544A (ja) 多層配線の形成方法
JPH04307736A (ja) 微細多層構造半導体素子の配線方法
JP4018848B2 (ja) 半導体装置
JPH03190240A (ja) 半導体装置の製造方法
JPH04278542A (ja) 半導体装置及びその製造方法
JPS61272941A (ja) 半導体基板の結合方法
JPH0234929A (ja) 半導体装置の製造方法
JPS62136857A (ja) 半導体装置の製造方法
JPS5821432B2 (ja) ハンドウタイソウチ
JPH0577185B2 (ja)
JPS6037742A (ja) 半導体装置の製造方法
JPH05251497A (ja) 半導体装置
JPH01233739A (ja) 半導体装置の製造方法
JPH0786281A (ja) 半導体装置および半導体装置の製造方法