JPH01243544A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01243544A
JPH01243544A JP6953788A JP6953788A JPH01243544A JP H01243544 A JPH01243544 A JP H01243544A JP 6953788 A JP6953788 A JP 6953788A JP 6953788 A JP6953788 A JP 6953788A JP H01243544 A JPH01243544 A JP H01243544A
Authority
JP
Japan
Prior art keywords
film
metal film
wiring
based metal
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6953788A
Other languages
English (en)
Inventor
Toshiaki Nishimoto
敏明 西本
Kazuhiro Komori
小森 和宏
Norio Suzuki
範夫 鈴木
Makoto Motoyoshi
真 元吉
Satoru Haga
覚 芳賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP6953788A priority Critical patent/JPH01243544A/ja
Publication of JPH01243544A publication Critical patent/JPH01243544A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造技術に関し、特に、Af電
極パッドの形成に適用して有効な技術に関するものであ
る。
〔従来の技術〕
半導体集積回路の配線材料としては、従来よりアルミニ
ウム(AjりやAβ/Si、Aβ/Si/ Cuなどの
A1合金(以下、AβとA1合金を総称してAl系金属
という)が用いられている。
Al系金属は、電気抵抗率が低い、シリコン酸化膜との
密着性が良好である、加工が容易であるなど、配線材料
として多くの利点を備えていることから、今後とも半導
体集積回路の配線材料として広汎に用いられるものと考
えられる。
上記Al系金属からなる配線の加工技術については、例
えば、株式会社サイエンスフォーラム、昭和58年11
月28日発行、「超LSIデバイスハンドブックJP1
23〜P130に記載されている。
その概要は、半導体ウェハ(以下、ウェハという)の回
路形成領域に被着された絶縁膜の表面にスパッタ法など
を用いてAff系金属膜を被着し、ホトレジストをマス
クに用いてエツチングを行うか、または、配線が形成さ
れる箇所以外をあらかじめホトレジストで被覆しておき
、その表面にスパッタ法などを用いてAr系金属膜を被
着した後、リフトオフ法を用いてホトレジストとその表
面のAl系金属膜とを同時に除去する、というものであ
る。
また、上記のようにして形成されたAl系金属配線と外
部のリードとの電気的接続を図るには、集積回路の表面
を覆っているパッシベーション膜の所定箇所を孔明けし
て電極パッドを形成した後、この電場パッドとリードと
の間に、自動ボンディング装置を用いてA11金(Au
)、あるいは銅(Cu)などのワイヤをボンディングす
る・のが通例である。
上記自動ボンディング装置は、電極パッドの位置を自動
検出する機構を備えており、その位置検出方式として、
半導体ペレットの表面に照射した光の反射を利用して電
極パッドの位置を検出する方式が知られている。
〔発明が解決しようとする課題〕
AIl系金属膜をバターニングして配線を形成するには
、上記のように、ホトレジストマスクを使用するが、半
導体集積回路の集積度向上に伴って配線が多層化すると
、ホトレジストa光時に下地段差の影響によってハレー
ションが生じ、正確なマスクパターンが得られなくなる
結果、配線の段差部近傍で断線が発生するなど、配線の
信頼性低下が引き起こされるようになった。
その対策として、ホトレジストに吸光剤を添加してハレ
ーションの抑制を図る、AJ系金属の機械的強度を向上
させる、などの方法が講じられているが、より有効な方
法として、Aj7系金、@膜の表面に、Alよりも光反
射率が低い膜、例えば、タングステンシリサイド(WS
+2)やモリブデンシリサイド(MoSi2)などのシ
リサイド膜を被着することによって、Al系金属膜表面
の光反射率を低減させる方法が考えられる。
ところが、このようにしてAN系金属からなる配線の光
反射率を低減させてしまうと、光の反射を利用して電極
パッドの位置検出を行う自動ボンディング装置を用いて
ワイヤボンディングを行う際、電極バンドの光反射率が
低いために、位置検出精度が低下してしまう、という問
題が発生する。
また、表面にシリサイド膜が被着された電極パッドにワ
イヤをボンディングしても、シリサイドとワイヤとの接
合強度が乏しいため、ボンディングの信頼性(ボンダビ
リティ)が低下してしまうという問題も発生することに
なる。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、AI!電極バンドの位置検出精度を低
下させることなく、しかも、ホトレジストマスク作成時
のハレーションを有効に防止することのできる技術を提
供することに弗る。
本発明の前記並びにその他の目的と新規な特徴とは、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕
本願に右いて開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、AJ系金属膜と、Af!よりも光反射率が低
い導電膜とからなる配線の表面にパッシベーション膜を
被着し、ホトレジスト/エツチングでその所定箇所を孔
明けした後、ウェハの表面にAl系金属膜を被着し、次
いで、ホトレジストとその表面のAl系金属膜とをリフ
トオフ法によって除去して電極パッドを形成する、とい
う方法である。
〔作用〕
Al系金属膜の表面にAIlよりも光反射率が低い導電
膜を被着することにより、配線用のマスクパターンを作
成する際のハレーションを有効に防止することができる
また、電極パッドの表面にAl系金属膜を被着すること
により、光反射率の高い電極バンドが得られるので、光
の反射を利用して電極パッドの位置検出を行うボンディ
ング装置を用いてワイヤボンディングを行う際、電極パ
ッドの位置検出精度が低下することもない。
〔実施例〕
第1図(a)〜(d)は、本発明の一実施例である半導
体装置の製造方法を示す半導体ウェハの要部断面図であ
る。
まず、所定の抵抗率を有するSi単結晶からなるウェハ
1を、例えば、約1000℃でスチーム酸化してその表
面にSiO2からなる絶縁膜2を形成し、ウェハプロセ
スの常法に従って、回路形成領域に所定の集積回路(図
示せず)を形成する一方、上記絶縁膜2の表面に、例え
ば、マグネトロンスパッタ法を用いてAl膜3を被着し
、引き続き、このΔl膜3の表面にタングステンンリサ
イド(WS+2)やモリブデンシリサイド(MoS+2
)などのシリサイド膜(導電膜)4を被着する。
次いで、ホトレジストマスクを用いてエツチングを行い
、上記Al膜3とシリサイド膜4とを所定の形状にパタ
ーニングして第−層配線5を形成する(第1図(a))
次に、水素などの還元雲間気中でウェハ1を加熱して第
−層配線5のアニール処理を行った後、ウェハ1の表面
に、例えば、P S G (phosphosi−1i
cate glass)  などの層間絶縁膜6を形成
し、その所定箇所を孔開けして前記第−層配線5に達す
る層間接続孔(図示せず)を形成した後、前記第−層配
線5と同様の方法を用いて層間絶縁膜6の表面にAf膜
3とシリサイド膜4とからなる第二層配線7を形成する
(第1図ら))。
次に、水素などの還元雲間気中でウェハ1を加熱して第
二層配線7のアニール処理を行った後、ウェハ1の表面
に、例えば、減圧CVD法によって、シリコンナイトラ
イド(S13N4)などからなるパッシベーション膜8
を被着する。
次いで、パッシベーション膜8の表面にホトレジスト9
を被着し、これをマスクに用いて電極バットを形成すべ
き箇所に孔10を形成する(第1図(C))。
次に、マグネトロンスパッタ法などを用いてウェハ1の
表面全体にAIl膜3を被着した後、ウェットエツチン
グでホトレジスト9とその表面のAl゛膜3とを同時に
リフトオフさせることにより、AJ模膜3シリサイド膜
4/A1膜3の三層構造からなる、光反射率の高い電極
パッド11が形成される(第1図(d))。
このように、本実施例によれば、次の効果を得ることが
できる。
(1)、Δl膜3の表面に光反射率の低いシリサイド膜
4を被着し、これをバターニングして第1層配′a5お
よび第2層配線7を形成したので、ホトレジストを用い
て配線用のマスクパターンを作成する際のハレーション
が有効に防止される。
(2)、上記(1)により、第−層配線5$よび第二層
配線7の断線などが防止され、その信顆性が向上する。
(3〕、上記〔1)により、第−層配線5および第二層
配線7の微細化が促進される。
(4)、電極パッド11の表面に光反射率の高いAβ膜
3を被着したので、光の反射を利用して電極パッド11
の位置検出を行うボンディング装置を用いてワイヤボン
ディングを行う際、電極パッド11の位置検出を確実に
行うことができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
例えば、実施例では、Alよりも光反射率の低い導電膜
材料として、WSi□やMoSi2などのンリサイドを
用いたが、これに限定されるものではなく、その他、タ
ングステン(W)やモリブデン(Mo)などの高融点金
属を用いることもできる。
また、第−層配線や第二層配線の下層にA1を用いたが
、A R/ S i合金、A l / S i / C
u合金などの光反射率は、A1とほぼ等しいので、これ
らのA1合金を用いてもよい。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
すなわち、ウェハの回路形成領域にAf系金属膜と、A
 、i!よりも光反射率が低い導電材料からなる導電膜
とを順次積層し、これらをパターニングして配線を形成
することにより、ホトレジストを用いて配線用マスクパ
ターンを作成する際のハレー/コンを有効に防止するこ
とができる。
また、上記配線の表面に被着されたパッンベーション膜
の所定箇所を孔開けして電極パッドを形成する際、バク
シベーンヨン膜の表面に被着したホトレジストをマスク
に用いて孔明けを行い、次いて、ウェハの表面にAf系
金属膜を被着した後、ホトレジストとその表面に被着さ
れたAf系金属膜とをリフトオフ法によって除去するこ
とにより、電極パッドの表面に光反射率の高いへ!膜が
被着されるので、光の反射を利用して電極パッドの位置
検出を行うボンディング装置を用いてワイヤボンディン
グを行う際、電山バッドの位置検出を精度よく行うこと
ができる。
【図面の簡単な説明】
第1図(a)〜(d)は、本発明の一実施例である半導
体装置の製造方法を示す半導体ウェハの要部断面図であ
る。 ■・・・半導体ウェハ、2・・・絶縁膜、3・・・アル
ミ (Aβ)膜、4・・・シリサイド膜(導電膜)、5
・・・第−層配線、6・・・暦間地縁膜、7・・・第二
層配線、8・・・パッシベー/ヨン膜、9・・・ホトレ
ジスト、10・ ・ ・孔、11・・・電極パッド。

Claims (1)

  1. 【特許請求の範囲】 1、所定の集積回路を有する半導体ウェハの表面に電極
    パッドを形成するに際し、前記半導体ウェハの回路形成
    領域にアルミニウム系金属膜と前記アルミニウム系金属
    膜よりも光反射率が低い導電材料からなる導電膜とを順
    次積層し、前記アルミニウム系金属膜と導電膜とをパタ
    ーニングして配線を形成した後、前記配線上にパッシベ
    ーション膜を被着し、前記パッシベーション膜の表面に
    ホトレジストを被着してエッチングで所定箇所を孔明け
    した後、前記半導体ウェハの表面にアルミニウム系金属
    膜を被着し、次いで、前記ホトレジストとその表面に被
    着されたアルミニウム系金属膜とをリフトオフ法によっ
    て除去することを特徴とする半導体装置の製造方法。 2、アルミニウムよりも光反射率が低い導電材料からな
    る導電膜がシリサイド膜であることを特徴とする請求項
    1記載の半導体装置の製造方法。
JP6953788A 1988-03-25 1988-03-25 半導体装置の製造方法 Pending JPH01243544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6953788A JPH01243544A (ja) 1988-03-25 1988-03-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6953788A JPH01243544A (ja) 1988-03-25 1988-03-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01243544A true JPH01243544A (ja) 1989-09-28

Family

ID=13405569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6953788A Pending JPH01243544A (ja) 1988-03-25 1988-03-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01243544A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07230995A (ja) * 1994-02-17 1995-08-29 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07230995A (ja) * 1994-02-17 1995-08-29 Nec Corp 半導体装置

Similar Documents

Publication Publication Date Title
US5492235A (en) Process for single mask C4 solder bump fabrication
US6507112B1 (en) Semiconductor device with an improved bonding pad structure and method of bonding bonding wires to bonding pads
JP2001351940A (ja) Icチップにおいて銅相互接続配線
JPH0145976B2 (ja)
US5403777A (en) Semiconductor bond pad structure and method
JPH01302842A (ja) 多層配線構造の半導体装置
KR20090009890A (ko) 패시베이션 및 폴리이미드에 의해 둘러싸인 접촉부 및 방법
JP2000183090A (ja) チップサイズパッケージ及びその製造方法
JP3648585B2 (ja) 半導体装置及びその製造方法
JPH07114214B2 (ja) 半導体装置
US4394678A (en) Elevated edge-protected bonding pedestals for semiconductor devices
EP0307272A2 (en) Aluminum alloy semiconductor interconnections having high purity titanium or niobium barrier layer
JP2000150518A (ja) 半導体装置の製造方法
JPH01243544A (ja) 半導体装置の製造方法
JPH01233739A (ja) 半導体装置の製造方法
JPH0373535A (ja) 半導体装置およびその製造方法
JPH02144921A (ja) 半導体装置
JP2757780B2 (ja) 半導体装置
EP0540519A1 (en) METAL BUMPER FOR A THERMOCOMPRESSION CONNECTION AND METHOD FOR ITS WORKPLACE.
JPH03101233A (ja) 電極構造及びその製造方法
JPS5863150A (ja) 半導体装置の製造方法
JPH03190240A (ja) 半導体装置の製造方法
JPH05109725A (ja) 半導体装置及び半導体装置の製造方法
JPS62136857A (ja) 半導体装置の製造方法
JPS63164447A (ja) 半導体装置およびその製造方法