JPH02144921A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02144921A JPH02144921A JP29810688A JP29810688A JPH02144921A JP H02144921 A JPH02144921 A JP H02144921A JP 29810688 A JP29810688 A JP 29810688A JP 29810688 A JP29810688 A JP 29810688A JP H02144921 A JPH02144921 A JP H02144921A
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- wiring
- exposed
- bonding pad
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 65
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 19
- 239000010937 tungsten Substances 0.000 claims abstract description 19
- 238000002844 melting Methods 0.000 claims description 19
- 230000008018 melting Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 abstract description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 22
- 239000011229 interlayer Substances 0.000 description 17
- 238000002161 passivation Methods 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910016006 MoSi Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置に適用して有効な技術に関するも
ので、例えば、金属及びその上面に被覆されるシリサイ
ドよりなる配線構造を有する半導体装置に利用して有効
な技術に関するものである。
ので、例えば、金属及びその上面に被覆されるシリサイ
ドよりなる配線構造を有する半導体装置に利用して有効
な技術に関するものである。
［従来の技術］
半導体装置における配線構造として種々のものが知られ
ているが、近年においては、シリサイドをその上面に被
覆した金属配線が現れてきている。
ているが、近年においては、シリサイドをその上面に被
覆した金属配線が現れてきている。
この配線構造については、例えば、１９８５年に発行さ
れた「セミコンダクターワールド」３月号第６３頁〜第
９７頁のｒＶＳＬＩにおける高融点金属・配線材料の現
状と課題」に記載されている。
れた「セミコンダクターワールド」３月号第６３頁〜第
９７頁のｒＶＳＬＩにおける高融点金属・配線材料の現
状と課題」に記載されている。
このシリサイドをその上面に被覆した配線構造の一例を
示したのが第２図である。
示したのが第２図である。
同図はＭＩＳ電界効果型半導体装置の要部を示したもの
で、符号１はシリコン基板を、２はその上面に形成され
るフィールド酸化膜または層間絶縁膜をそれぞれ示して
おり、このフィールド酸化膜または層間絶縁膜２上面に
は、例えばＭｏ５１２よりなるシリサイド５、アルミニ
ウムまたはアルミニラム合金よりなる金属配線（ｆ８．
ｔｆり ６、シリサイド７がその順で適宜積層され、−
層目の配線を構成している。このシリサイド７の上面及
び−層目の配線の形成されていないフィールド酸化膜ま
たは層間絶縁膜２上面には層間絶縁膜３が形成され、こ
の層間絶縁膜３上面には、例えば、アルミニウムまたは
アルミニウム合金よりなる金属配線８、ＭｏＳｉ、より
なるシリサイド９がその順で適宜積層され、二層目の配
線を構成しているにの二層目の配線と上記−層目の配線
とは層間絶縁膜３に適宜開口されるスルーホール１３に
より電気的接続がなされている。上記シリサイド９上面
及び二層目の配線の形成されていない層間絶縁膜３上面
には絶縁膜としての機能を果たすパッシベーション膜１
０．１１が積層されており、外部からの電気的信号を授
受することになるボンディングパッド部上のパッシベー
ション膜ｎｏ、１１は開口され、上記シリサイド９が露
出した状態となっている。そして、このシリサイド９の
露出した部位、すなわちボンディングパッド部には図示
されないボンディングワイヤが接続され、このボンディ
ングワイヤにより外部端子との電気的接続が行われるよ
うになっている。
で、符号１はシリコン基板を、２はその上面に形成され
るフィールド酸化膜または層間絶縁膜をそれぞれ示して
おり、このフィールド酸化膜または層間絶縁膜２上面に
は、例えばＭｏ５１２よりなるシリサイド５、アルミニ
ウムまたはアルミニラム合金よりなる金属配線（ｆ８．
ｔｆり ６、シリサイド７がその順で適宜積層され、−
層目の配線を構成している。このシリサイド７の上面及
び−層目の配線の形成されていないフィールド酸化膜ま
たは層間絶縁膜２上面には層間絶縁膜３が形成され、こ
の層間絶縁膜３上面には、例えば、アルミニウムまたは
アルミニウム合金よりなる金属配線８、ＭｏＳｉ、より
なるシリサイド９がその順で適宜積層され、二層目の配
線を構成しているにの二層目の配線と上記−層目の配線
とは層間絶縁膜３に適宜開口されるスルーホール１３に
より電気的接続がなされている。上記シリサイド９上面
及び二層目の配線の形成されていない層間絶縁膜３上面
には絶縁膜としての機能を果たすパッシベーション膜１
０．１１が積層されており、外部からの電気的信号を授
受することになるボンディングパッド部上のパッシベー
ション膜ｎｏ、１１は開口され、上記シリサイド９が露
出した状態となっている。そして、このシリサイド９の
露出した部位、すなわちボンディングパッド部には図示
されないボンディングワイヤが接続され、このボンディ
ングワイヤにより外部端子との電気的接続が行われるよ
うになっている。
次に、このように構成される半導体装置の製造プロセス
について簡単に説明する。
について簡単に説明する。
先ず、シリコン基板１上にフィールド酸化膜または層間
絶縁膜２を形成し、シリサイド５、金属配線（電極）６
．シリサイド７を順次積層する。
絶縁膜２を形成し、シリサイド５、金属配線（電極）６
．シリサイド７を順次積層する。
次にホトレジスト等を塗付しマスクを用いて該ホトレジ
ストを露光、エツチングし、−層目の配線をパターニン
グする０次いで、層間絶縁膜３を全面に形成し、必要に
応じた位置にスルーホール１３を開口後、金属配線８．
シリサイド９を順次積層する。その後、−層目の配線と
同様に露光、エツチングを行うことにより二層目の配線
をパターニングする。ここで、上記シリサイド７．９を
アルミニウム等よりなる金属配線６．８の上に被覆した
のは以下の理由による。すなわち、アルミニウム等の金
属の上に何も被覆せずしこ配線パターニングのための露
光を行うと、アルミニウム等の金属の反射率が高い（９
５〜１００％）ために、反射光が強くなりすぎてマスク
パターンがぼやけてしまう所謂ハレーションが起こり、
エツチングしなくても良い部位までエツチングが行われ
てしまい、場合によってはパターニングされる配線に断
線等を生ぜしめてしまうが、上記アルミニウム等の金属
の上に反射率の比較的低い（５０〜６０％）シリサイド
を被覆しておけば上記ハレーションが防止され、精度が
良く信頼性の高い配線パターンを形成することが可能と
なるからである。また、上記シリサイド５．７．９は、
アルミニウム等の金属のみで配線を構成した際に経時的
に起こり得る該配線の断線等を防止する保護膜としての
役目も果たしている。
ストを露光、エツチングし、−層目の配線をパターニン
グする０次いで、層間絶縁膜３を全面に形成し、必要に
応じた位置にスルーホール１３を開口後、金属配線８．
シリサイド９を順次積層する。その後、−層目の配線と
同様に露光、エツチングを行うことにより二層目の配線
をパターニングする。ここで、上記シリサイド７．９を
アルミニウム等よりなる金属配線６．８の上に被覆した
のは以下の理由による。すなわち、アルミニウム等の金
属の上に何も被覆せずしこ配線パターニングのための露
光を行うと、アルミニウム等の金属の反射率が高い（９
５〜１００％）ために、反射光が強くなりすぎてマスク
パターンがぼやけてしまう所謂ハレーションが起こり、
エツチングしなくても良い部位までエツチングが行われ
てしまい、場合によってはパターニングされる配線に断
線等を生ぜしめてしまうが、上記アルミニウム等の金属
の上に反射率の比較的低い（５０〜６０％）シリサイド
を被覆しておけば上記ハレーションが防止され、精度が
良く信頼性の高い配線パターンを形成することが可能と
なるからである。また、上記シリサイド５．７．９は、
アルミニウム等の金属のみで配線を構成した際に経時的
に起こり得る該配線の断線等を防止する保護膜としての
役目も果たしている。
その後、全面にパッシベーション膜１０．１１を積層し
、ボンディングパッド部が形成されることになる二層目
の配線上のパッシベーション膜１０．１１を開口し、シ
リサイド９を露出させる。
、ボンディングパッド部が形成されることになる二層目
の配線上のパッシベーション膜１０．１１を開口し、シ
リサイド９を露出させる。
このような製造プロセスを経ることにより第２図に示さ
れる状態の半導体装置が出来上がる。その後、上記半導
体装置に白色光を投射する。すると。
れる状態の半導体装置が出来上がる。その後、上記半導
体装置に白色光を投射する。すると。
パッシベーション膜１１及びシリサイド９の露出部にお
いて該白色光は反射するが、パッシベーション膜１１の
反射率は非常に低く、シリサイドのそれはパッシベーシ
ョン膜１１のそれより高いため、露出するシリサイドか
らの反射光のみが検知される。このような光学的手法に
よりシリサイド９の露出部が検知されたら、該部位にボ
ンディングワイヤを接続し、外部との電気的接続がなさ
れた半導体装置が得られる。
いて該白色光は反射するが、パッシベーション膜１１の
反射率は非常に低く、シリサイドのそれはパッシベーシ
ョン膜１１のそれより高いため、露出するシリサイドか
らの反射光のみが検知される。このような光学的手法に
よりシリサイド９の露出部が検知されたら、該部位にボ
ンディングワイヤを接続し、外部との電気的接続がなさ
れた半導体装置が得られる。
［発明が解決しようとする課題］
しかしながら、上記構成を有する半導体装置においては
以下の問題点がある。
以下の問題点がある。
すなわち、上記光学的手法によりシリサイド９の露出部
（ボンディングパッド部）を検知する場合において、確
実にその位置を検知するには下地（この場合においては
露出するシリサイド）の反射率が約７０％以上必要であ
るが、上述のようにシリサイドの反射率は５０〜６０％
とそれより低いために、シリサイド９の露出部の検知洩
れを生じてしまうという問題である。
（ボンディングパッド部）を検知する場合において、確
実にその位置を検知するには下地（この場合においては
露出するシリサイド）の反射率が約７０％以上必要であ
るが、上述のようにシリサイドの反射率は５０〜６０％
とそれより低いために、シリサイド９の露出部の検知洩
れを生じてしまうという問題である。
そこで、従来は、シリサイド９が被覆された金属配線８
の配線パターニングが終了したら、ホトレジスト工程を
追加して露出するシリサイドを除去し、反射率の高いア
ルミニウム等の金属部分を露出させて確実にボンディン
グパッド部を光学的手法により検知するようにしていた
。
の配線パターニングが終了したら、ホトレジスト工程を
追加して露出するシリサイドを除去し、反射率の高いア
ルミニウム等の金属部分を露出させて確実にボンディン
グパッド部を光学的手法により検知するようにしていた
。
しかしながらこのようなプロセスにすると工程が非常に
複雑になり、量産性が低下してしまう。
複雑になり、量産性が低下してしまう。
また、上記のようなプロセスにすると、表面のシリサイ
ドがなくなってアルミニウム等の金属部分が露出してし
まうために、組み立て後の耐水性、耐腐食性が悪くなり
、品質の面で問題となる。
ドがなくなってアルミニウム等の金属部分が露出してし
まうために、組み立て後の耐水性、耐腐食性が悪くなり
、品質の面で問題となる。
本発明は係る問題点に鑑みなされたものであって、確実
にボンディングパッド部を検知でき、しかも、耐水性、
耐腐食性、量産性１品質の面において優れた半導体装置
を提供することを目的としている。
にボンディングパッド部を検知でき、しかも、耐水性、
耐腐食性、量産性１品質の面において優れた半導体装置
を提供することを目的としている。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
［課題を解決するための手段］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、金属配線の上面に積層され、ボンディングパ
ッド部において露出するシリサイド上に高融点金属を被
覆し、該高融点金属を介して外部端子との電気的接続を
行うようにしたものである。
ッド部において露出するシリサイド上に高融点金属を被
覆し、該高融点金属を介して外部端子との電気的接続を
行うようにしたものである。
［作用コ
上記した手段によれば、金属配線の上面に積層され、ボ
ンディングパッド部において露出するシリサイド上に高
融点金属を被覆し、該高融点金属を介して外部端子との
電気的接続を行うようにしたので、該高融点金属の反射
率が高いという作用によって、光学的手法によるボンデ
ィングパッド部の検知をもれなく確実に行うという上記
目的が達成されることになると共に、ボンディングパッ
ド部において露出するシリサイド上に高融点金属を被覆
する作業は簡易であるという作用によって、量産性に優
れた半導体装置を提供するという上記目的が達成される
ことになる。
ンディングパッド部において露出するシリサイド上に高
融点金属を被覆し、該高融点金属を介して外部端子との
電気的接続を行うようにしたので、該高融点金属の反射
率が高いという作用によって、光学的手法によるボンデ
ィングパッド部の検知をもれなく確実に行うという上記
目的が達成されることになると共に、ボンディングパッ
ド部において露出するシリサイド上に高融点金属を被覆
する作業は簡易であるという作用によって、量産性に優
れた半導体装置を提供するという上記目的が達成される
ことになる。
また、金属配線の上面にシリサイドを形成する構造を採
っているので、該シリサイドが下層の金属配線を保護す
るという作用によって、耐水性、耐腐食性、品質の面に
おいて優れた半導体装置を提供するという上記目的が達
成されることになる。
っているので、該シリサイドが下層の金属配線を保護す
るという作用によって、耐水性、耐腐食性、品質の面に
おいて優れた半導体装置を提供するという上記目的が達
成されることになる。
［実施例コ
以下、本発明の実施例を図面を参照しながら説明する。
第１図には本発明の実施例が示されている。その概要を
説明すれば次のとおりである。
説明すれば次のとおりである。
同図はＭＩＳ電界効果型半導体装置の要部を示したもの
で１例えばシリコンよりなる基板２１上にはフィールド
酸化膜または層間絶縁膜２２が形成され、その上面には
、例えばＭｏＳｉ、よりなるシリサイド２５．２７によ
りサンドインチ状に挟まれた１例えば、アルミニウムま
たはアルミニウム合金よりなる金属配線（電極）２６が
適宜形成されている。このシリサイド２５．２７及び金
属配線（電極）２６よりなる一層目の配線上面及び−層
目の配線が形成されていないフィールド酸化膜または層
間絶縁膜２２上面には層間絶縁膜２３が形成され、この
層間絶縁膜２３には、上部に形成される二層目の配線と
コンタクトを取るためのスルーホール３３が適宜開口さ
れている。この層間絶縁膜２３上面には、例えば、アル
ミニウムまたはアルミニウム合金よりなる金属配線２８
、例えばＭｏ５ｔ、よりなるシリサイド２９がその順に
積層され、二層目の配線を構成しており、上記スルーホ
ール１３内には上記金属配ｌｌＡ２８が充填されている
。この金属配線２８、シリサイド２９よりなる二層目の
配線上面及び二層目の配線の形成されていない層間絶縁
膜２３上面には絶縁膜としての機能を果たすパッシベー
ション膜３０．３１がその順に積層されており、外部か
らの電気的信号を伝えるボンディングパッド部上のパッ
シベーション膜３０．３１は開口されている。この開口
部内のシリサイド２９上面には本発明の特徴をなす高融
点金属として、例えば、タングステン（Ｗ）３２が被覆
されており、開口部内において露出した状態となってい
る。そして、この露出するタングステン３２．すなわち
ボンディングパッド部には図示されないボンディングワ
イヤが接続され、このボンディングワイヤにより外部端
子との電気的接続が行われるようになっている。
で１例えばシリコンよりなる基板２１上にはフィールド
酸化膜または層間絶縁膜２２が形成され、その上面には
、例えばＭｏＳｉ、よりなるシリサイド２５．２７によ
りサンドインチ状に挟まれた１例えば、アルミニウムま
たはアルミニウム合金よりなる金属配線（電極）２６が
適宜形成されている。このシリサイド２５．２７及び金
属配線（電極）２６よりなる一層目の配線上面及び−層
目の配線が形成されていないフィールド酸化膜または層
間絶縁膜２２上面には層間絶縁膜２３が形成され、この
層間絶縁膜２３には、上部に形成される二層目の配線と
コンタクトを取るためのスルーホール３３が適宜開口さ
れている。この層間絶縁膜２３上面には、例えば、アル
ミニウムまたはアルミニウム合金よりなる金属配線２８
、例えばＭｏ５ｔ、よりなるシリサイド２９がその順に
積層され、二層目の配線を構成しており、上記スルーホ
ール１３内には上記金属配ｌｌＡ２８が充填されている
。この金属配線２８、シリサイド２９よりなる二層目の
配線上面及び二層目の配線の形成されていない層間絶縁
膜２３上面には絶縁膜としての機能を果たすパッシベー
ション膜３０．３１がその順に積層されており、外部か
らの電気的信号を伝えるボンディングパッド部上のパッ
シベーション膜３０．３１は開口されている。この開口
部内のシリサイド２９上面には本発明の特徴をなす高融
点金属として、例えば、タングステン（Ｗ）３２が被覆
されており、開口部内において露出した状態となってい
る。そして、この露出するタングステン３２．すなわち
ボンディングパッド部には図示されないボンディングワ
イヤが接続され、このボンディングワイヤにより外部端
子との電気的接続が行われるようになっている。
次に、このように構成される半導体装置の製造プロセス
について説明する。
について説明する。
先ず、シリコン基板２１にフィールド酸化膜または層間
絶縁膜２２を形成し、シリサイド２５、金属配線（１１
！極）２６、シリサイド２７を順次積層する０次にホト
レジスト等を塗付しマスクを用いて該ホトレジストを露
光、エツチングし、−層目の配線をパターニングする０
次いで、層間絶縁膜２３を全面に形成し、必要に応じた
位置にスルーホール３３を開口後、金属配線２８、シリ
サイド２９を順次積層する。その後、−層目の配線と同
様に露光、エツチングを行うことにより二層目の配線を
パターニングする。ここで、上記アルミニウム等からな
る反射率の極めて高い金属配線２６．２８上面には反射
率の低いシリサイド２７．２９が被覆されているので、
露光時におけるハレーションが防止され、精度の良い配
線パターニングが行われる。
絶縁膜２２を形成し、シリサイド２５、金属配線（１１
！極）２６、シリサイド２７を順次積層する０次にホト
レジスト等を塗付しマスクを用いて該ホトレジストを露
光、エツチングし、−層目の配線をパターニングする０
次いで、層間絶縁膜２３を全面に形成し、必要に応じた
位置にスルーホール３３を開口後、金属配線２８、シリ
サイド２９を順次積層する。その後、−層目の配線と同
様に露光、エツチングを行うことにより二層目の配線を
パターニングする。ここで、上記アルミニウム等からな
る反射率の極めて高い金属配線２６．２８上面には反射
率の低いシリサイド２７．２９が被覆されているので、
露光時におけるハレーションが防止され、精度の良い配
線パターニングが行われる。
また、本実施例においては、金属配線２６．２８の上面
にシリサイド２７，２９がそれぞれ形成され、下層の金
属配線２６．２８を保護し得るようになっている。
にシリサイド２７，２９がそれぞれ形成され、下層の金
属配線２６．２８を保護し得るようになっている。
その後、全面にパッシベーション膜３０．３１をその順
に積層し、ボンディングパッド部が形成されることにな
る二層目の配線上のパッシベーション膜３０．３１を開
口し、シリサイド２９を露出させる。
に積層し、ボンディングパッド部が形成されることにな
る二層目の配線上のパッシベーション膜３０．３１を開
口し、シリサイド２９を露出させる。
そうしておいて、次に、選択ＣＶＤ法により高融点金属
たるタングステン３２を、上記シリサイド２９の露出す
る部位の上面のみに形成する。この選択ＣＶＤ法を用い
ると、該タングステンはパッシベーション膜（絶縁膜）
３１上には形成されずにシリサイド２９上のみに形成さ
れる。
たるタングステン３２を、上記シリサイド２９の露出す
る部位の上面のみに形成する。この選択ＣＶＤ法を用い
ると、該タングステンはパッシベーション膜（絶縁膜）
３１上には形成されずにシリサイド２９上のみに形成さ
れる。
このように、本実施例においては選択ＣＶ Ｄ ｒＡを
用い、タングステン３２をシリサイド２９の露出する部
位上面に形成するようにしているので、その形成は非常
に容易になっている。ここで、タングステン３２の被膜
を上記選択ＣＶＤ法によらずにスパッタリング法により
行うことも可能であるが、何れにしてもタングステン３
２の形成は容易である。
用い、タングステン３２をシリサイド２９の露出する部
位上面に形成するようにしているので、その形成は非常
に容易になっている。ここで、タングステン３２の被膜
を上記選択ＣＶＤ法によらずにスパッタリング法により
行うことも可能であるが、何れにしてもタングステン３
２の形成は容易である。
このような製造プロセスを経ることにより第１図に示さ
れる状態の半導体装置が出来上がる。その後、上記半導
体装置に白色光を投射する。すると、タングステン３２
の反射率が８０〜９０％と高く、光学的手法による検知
しきい値７０％を上回っているので、露出するタングス
テン３２、すなわちボンディングパッド部が確実に検知
される。
れる状態の半導体装置が出来上がる。その後、上記半導
体装置に白色光を投射する。すると、タングステン３２
の反射率が８０〜９０％と高く、光学的手法による検知
しきい値７０％を上回っているので、露出するタングス
テン３２、すなわちボンディングパッド部が確実に検知
される。
斯くの如き光学的手法によりタングステン３２が検知さ
れたら、該部位にボンディングワイヤを接続し、外部と
の電気的接続がなされた半導体装置が得られる。
れたら、該部位にボンディングワイヤを接続し、外部と
の電気的接続がなされた半導体装置が得られる。
このように構成される半導体装置によれば次のような効
果を得ることができる。
果を得ることができる。
すなわち、金属配線２８の上面に積層され、ボンディン
グパッド部において露出するシリサイド２９上にタング
ステン（高融点金属）３２を被覆し、該タングステン３
２を介して外部端子との電気的接続を行うようにしたの
で、該タングステン３２の反射率が高いという作用によ
って、光学的手法によるボンディングパッド部の検知を
もれなく確実に行うことが可能となる。
グパッド部において露出するシリサイド２９上にタング
ステン（高融点金属）３２を被覆し、該タングステン３
２を介して外部端子との電気的接続を行うようにしたの
で、該タングステン３２の反射率が高いという作用によ
って、光学的手法によるボンディングパッド部の検知を
もれなく確実に行うことが可能となる。
また、ボンディングパッド部において露出するシリサイ
ド２９上にタングステン３２を被覆する作業は簡易であ
るという作用によって、量産性に優れた半導体装置とな
る。
ド２９上にタングステン３２を被覆する作業は簡易であ
るという作用によって、量産性に優れた半導体装置とな
る。
また、金属配線２８の上面にシリサイド２９を形成する
構造としているので、シリサイド２９が下層の金属配線
２８を保護するという作用によって、耐水性、耐腐食性
、品質の面において優れた半導体装置となる。
構造としているので、シリサイド２９が下層の金属配線
２８を保護するという作用によって、耐水性、耐腐食性
、品質の面において優れた半導体装置となる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、上記実施例においては、ボンディングパッド部
におけるシリサイド上にタングステンを被膜するように
しているが、モリブデン（ＭＯ）、チタン（Ｔｉ） 、
タンタル（Ｔ ａ ）等の高融点金属でも良く、電気的
導通性があり、反射率が大兄７０％以上のものであれば
良い。
におけるシリサイド上にタングステンを被膜するように
しているが、モリブデン（ＭＯ）、チタン（Ｔｉ） 、
タンタル（Ｔ ａ ）等の高融点金属でも良く、電気的
導通性があり、反射率が大兄７０％以上のものであれば
良い。
また、上記実施例においては、金属配線としてアルミニ
ウムまたはアルミニウム合金を用いているが上記材質に
限られるものではなく、また、シリサイドの材質もＭｏ
Ｓｉ、に限定されるものではない。
ウムまたはアルミニウム合金を用いているが上記材質に
限られるものではなく、また、シリサイドの材質もＭｏ
Ｓｉ、に限定されるものではない。
また、上記実施例においては、パッシベーション膜を２
層としているが、１層でも勿論良い。
層としているが、１層でも勿論良い。
また、上記実施例においては、ＭＩＳ電界電界効果半型
半導体装置する適用例が述べられているが、ＭＩＳ電界
効果型以外の半導体装置にも適用可能である。
半導体装置する適用例が述べられているが、ＭＩＳ電界
効果型以外の半導体装置にも適用可能である。
さらにまた、上記実施例においては、二層目の配線にボ
ンディングパッドを設ける構成となっているが、−層目
の配線にボンディングパッドを設けるものにも適用でき
るというのはいうまでもない。
ンディングパッドを設ける構成となっているが、−層目
の配線にボンディングパッドを設けるものにも適用でき
るというのはいうまでもない。
［発明の効果］
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
すなわち、金属配線の上面に積層され、ボンディングパ
ッド部において露出するシリサイド上に高融点金属を被
覆し、該高融点金属を介して外部端子との電気的接続を
行うようにしたので、光学的手法を用いた際の該ボンデ
ィングパッド部（高融点金属部）からの光の反射が強く
なる。その結果、光学的手法によるボンディングパッド
部の検知をもれなく確実に行うことが可能となる。
ッド部において露出するシリサイド上に高融点金属を被
覆し、該高融点金属を介して外部端子との電気的接続を
行うようにしたので、光学的手法を用いた際の該ボンデ
ィングパッド部（高融点金属部）からの光の反射が強く
なる。その結果、光学的手法によるボンディングパッド
部の検知をもれなく確実に行うことが可能となる。
また、上記構造は、従来のシリサイド上に高融点金属を
被覆すれば得られる構造なので、その製造は比較的簡易
である。その結果、景産性に優れた半導体装置となる。
被覆すれば得られる構造なので、その製造は比較的簡易
である。その結果、景産性に優れた半導体装置となる。
また、金属配線の上面にシリサイドを形成するようにし
ているので、シリサイドが下層の金属配線を保護する。
ているので、シリサイドが下層の金属配線を保護する。
その結果、耐水性、耐腐食性、品質の面において優れた
半導体装置となる。
半導体装置となる。
第１図は本発明に係る半導体装置の要部を示す縦断面図
。 第２図は従来技術に係る半導体装置の要部を示す縦断面
図である。 ２８・・・・金属配線、２９・・・・シリサイド、３０
゜３１・・・・絶縁膜、３２・・・・高融点金属。 第 １ 図 第２図
。 第２図は従来技術に係る半導体装置の要部を示す縦断面
図である。 ２８・・・・金属配線、２９・・・・シリサイド、３０
゜３１・・・・絶縁膜、３２・・・・高融点金属。 第 １ 図 第２図
Claims (1)
- 【特許請求の範囲】 １、金属及びその上面に被覆されるシリサイドよりなる
配線構造を有し、その上面に絶縁膜が被覆され、外部か
らの電気的信号を伝えるボンディングパッド部の前記絶
縁膜が開口された半導体装置において、この開口から露
出するシリサイド上に高融点金属を被覆し、該高融点金
属を介して外部端子との電気的接続を行うようにしたこ
とを特徴とする半導体装置。 ２、前記高融点金属はタングステンであることを特徴と
する特許請求の範囲第１項記載の半導体装置。 ３、前記高融点金属の反射率は７０％以上であることを
特徴とする特許請求の範囲第１項または第２項記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29810688A JPH02144921A (ja) | 1988-11-28 | 1988-11-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29810688A JPH02144921A (ja) | 1988-11-28 | 1988-11-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02144921A true JPH02144921A (ja) | 1990-06-04 |
Family
ID=17855237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29810688A Pending JPH02144921A (ja) | 1988-11-28 | 1988-11-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02144921A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03292756A (ja) * | 1990-04-10 | 1991-12-24 | Yamaha Corp | 半導体装置 |
| US5404047A (en) * | 1992-07-17 | 1995-04-04 | Lsi Logic Corporation | Semiconductor die having a high density array of composite bond pads |
| US5661081A (en) * | 1994-09-30 | 1997-08-26 | United Microelectronics Corporation | Method of bonding an aluminum wire to an intergrated circuit bond pad |
| KR100313530B1 (ko) * | 1999-12-02 | 2001-11-07 | 박종섭 | 반도체 소자의 패드 형성방법 |
-
1988
- 1988-11-28 JP JP29810688A patent/JPH02144921A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03292756A (ja) * | 1990-04-10 | 1991-12-24 | Yamaha Corp | 半導体装置 |
| JPH0713964B2 (ja) * | 1990-04-10 | 1995-02-15 | ヤマハ株式会社 | 半導体装置 |
| US5404047A (en) * | 1992-07-17 | 1995-04-04 | Lsi Logic Corporation | Semiconductor die having a high density array of composite bond pads |
| US5441917A (en) * | 1992-07-17 | 1995-08-15 | Lsi Logic Corporation | Method of laying out bond pads on a semiconductor die |
| US5661081A (en) * | 1994-09-30 | 1997-08-26 | United Microelectronics Corporation | Method of bonding an aluminum wire to an intergrated circuit bond pad |
| US5734200A (en) * | 1994-09-30 | 1998-03-31 | United Microelectronics Corporation | Polycide bonding pad structure |
| KR100313530B1 (ko) * | 1999-12-02 | 2001-11-07 | 박종섭 | 반도체 소자의 패드 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2563652B2 (ja) | 半導体装置及びその製造方法 | |
| US7151312B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5309025A (en) | Semiconductor bond pad structure and method | |
| KR20090009890A (ko) | 패시베이션 및 폴리이미드에 의해 둘러싸인 접촉부 및 방법 | |
| CN101563772A (zh) | 具有消反射电介质的集成电路电容器 | |
| US3617818A (en) | Corrosion-resistent multimetal lead contact for semiconductor devices | |
| JPH07114214B2 (ja) | 半導体装置 | |
| JP2001015549A (ja) | 半導体装置およびその製造方法 | |
| JPH02144921A (ja) | 半導体装置 | |
| JPH0878410A (ja) | 配線接続部及びその製造方法 | |
| EP0307272A2 (en) | Aluminum alloy semiconductor interconnections having high purity titanium or niobium barrier layer | |
| JP2004063619A (ja) | 配線構造 | |
| JPH01316949A (ja) | 腐食耐性ボンディング・パッド | |
| US7163884B2 (en) | Semiconductor device and fabrication method thereof | |
| JPS60136338A (ja) | 半導体装置 | |
| JP2792088B2 (ja) | 半導体装置 | |
| JPH0373535A (ja) | 半導体装置およびその製造方法 | |
| JP3785290B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0233929A (ja) | 半導体装置 | |
| JPH06333977A (ja) | 半導体装置及びその製造方法 | |
| JPH01233739A (ja) | 半導体装置の製造方法 | |
| JPH01243544A (ja) | 半導体装置の製造方法 | |
| JPH02140955A (ja) | 半導体装置 | |
| JP2005123649A (ja) | 半導体装置およびその製造方法 | |
| JPS58192351A (ja) | 半導体装置の製造方法 |