JP3785290B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3785290B2 JP3785290B2 JP16849799A JP16849799A JP3785290B2 JP 3785290 B2 JP3785290 B2 JP 3785290B2 JP 16849799 A JP16849799 A JP 16849799A JP 16849799 A JP16849799 A JP 16849799A JP 3785290 B2 JP3785290 B2 JP 3785290B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- electrode pad
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法、特に、外部リードと半導体集積回路上に形成された電極パッドとを接合するためのバンプを有する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体集積回路のチップ上に形成されたアルミニウム合金を主体とする材料からなる電極パッドから信号を取り出すために、電極パッドと外部リードとを接続する方法として、電極パッド上に形成したバンプ（突起状電極）と外部リードとをボンディングする方法があり、広く使用されている。以下、このようなバンプを電極パッドに備えた従来の半導体装置及びその製造方法について説明する。
【０００３】
図２は従来の半導体装置及びその製造方法における半導体装置の製造工程の説明図であり、図２(ａ)ないし図２(ｈ)は各製造工程における半導体装置の状態を示し、図２(ｈ)は完成時の状態を示している。
【０００４】
図２において、１は半導体基板、２はＭＯＳトランジスタのゲート酸化膜、３はゲート電極、４は半導体基板１に形成されたソース・ドレイン拡散層、５はソース・ドレイン拡散層４上のコンタクト開口、６はＭＯＳトランジスタの第１の保護膜、７はソース・ドレイン拡散層４に接続される金属電極、７’は金属電極７と同一の金属膜からなる電極パッドで外部に信号を取り出すためのものである。８は第２の保護膜、９はバリヤメタル第１層、１０はバリヤメタル第２層、１２は金バンプである。
【０００５】
ここで、バリヤメタル第１層９を形成する理由としては金属電極７や電極パッド７’で用いるＡｌなど金属の上に直接Ａｕなどの貴金属からなるバンプ１２をつけた場合、その接合強度が弱く、剥がれやすい状態になるため、金属電極７，電極パッド７’とＡｕなどの貴金属との間の接合強化材料としてバリヤメタル第１層９を用いるのである。バリヤメタル第２層１０も同様な理由により使用される。このように金バンプ形式の電極を用いる半導体集積回路においては、バリヤメタルは必要不可欠なものと考えられている。
【０００６】
次に各製造工程について説明する。まず、図２（ａ）に示すように半導体基板１上に、ゲート酸化膜２、ゲート電極３、ソース・ドレイン拡散層４からなるＭＯＳトランジスタなどの素子を作成する。その後、その表面を第１の保護膜６で覆い、電気的に信号を取り出すソース・ドレイン拡散層４の部分のみ、第１の保護膜６にコンタクト開口５を設ける。次に、図２（ｂ）に示すようにアルミニウム合金を主成分とする金属電極７およびこれと同一材料からなる電極パッド７’を形成する。この金属電極７および電極パッド７’は、Ａｌ／Ｃｕなどのアルミニウム合金１層構造やそれ以外にＡｌ／Ｃｕ表面上にＴｉ／ＴｉＮのようなフォトリソグラフィー工程での反射防止膜を積層した構造が使用される。
【０００７】
その後、図２（ｃ）に示すようにウェハ表面全体を第２の保護膜８で被い、電極パッド７’上の第２の保護膜８を開口する。さらに、図２（ｄ）に示すようにスパッタリングやエレクトロンビーム蒸着方法などでバリヤメタル第１層９、バリヤメタル第２層１０を形成する。バリヤメタルの材質としては、通常、第１層目にはＴｉＷやＴｉＮ，Ｔｉなどが用いられ、第２層目にはＡｕやＰｄ，Ｃｕなどが用いられる。膜厚は両方とも１００〜２００ｎｍを目標とする。
【０００８】
そして、図２（ｅ）に示すようにバリヤメタル第２層１０の上にフォトレジスト１１を形成させ、電極パッド７’が存在する部分が開口したパターンにする。その後、図２（ｆ）に示すようにメッキ方式で金バンプ１２を形成し、図２（ｇ）に示すようにフォトレジスト１１を除去する。最後に、図２（ｈ）に示すようにバリヤメタル第１層９、バリヤメタル第２層１０の不要部分をウェットエッチング方法もしくはドライエッチング方法でエッチングし、金バンプ１２をつけた半導体装置の製造工程が終了し、半導体装置が完成する。
【０００９】
【発明が解決しようとする課題】
しかしながら、このような構成では、電極パッドとバンプのような突起電極の接合強化のためだけに、バリヤメタル第１層および第２層からなる２層の金属膜を形成するので、コストが上昇するという問題点があった。
【００１０】
本発明は上記従来の問題点を解決するものであり、コスト的にメリットがあり、接合信頼性が向上する半導体装置及びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板上に金属材料膜および反射防止膜を順次積層した電極または配線と、これら電極または配線と同一構造を有する電極パッドが形成され、前記電極パッドの表面の周辺部は絶縁膜で被覆されると共に、少なくともその表面上にはバリヤメタルが形成されており、さらに前記バリヤメタル上にはバンプが設けられている構成にしたものであり、また、本発明の半導体装置の製造方法は、半導体基板上に金属材料膜および反射防止膜を順次形成する工程と、前記金属材料膜および反射防止膜を選択的にエッチングして電極または配線と電極パッドとを同時に形成する工程と、電極パッドを被覆して絶縁膜を形成する工程と、電極パッド上の絶縁膜を開口する工程と、開口した前記電極パッド上にバリヤメタルを形成する工程と、バリヤメタル上にバンプを形成する工程を備えたものある。
【００１２】
この発明によれば、反射防止膜は従来のバリヤメタル第１層の機能を兼ね備えることができるので、このバリヤメタル第１層を形成する工程も不要となり、コストダウンが可能となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、従来のものと同一の部分については同一符号を用いるものとする。図１は本発明の半導体装置及びその製造方法の実施の形態における半導体装置の製造工程の説明図であり、図１(ａ)ないし図１(ｈ)は各製造工程における半導体装置の状態を示し、図１(ｈ)は完成時の状態を示している。
【００１４】
図１において、１は半導体基板、２はＭＯＳトランジスタのゲート酸化膜、３はゲート電極、４は半導体基板１に形成されたソース・ドレイン拡散層、５はソース・ドレイン拡散層４上のコンタクト開口、６はＭＯＳトランジスタの第１の保護膜、７はソース・ドレイン拡散層４に接続される金属電極で、Ａｌ／Ｃｕを主成分とする金属材料からなる。また、７’は金属電極７と同一の金属膜から同時に形成された電極パッドで、外部に信号を取り出すためのものである。８は第２の保護膜、１３は金属電極７と電極パッド７’上の設けられた反射防止膜で特に金属電極７やそれから連続的に延長された配線の寸法が微細なときに、フォトリソグラフィー工程における反射を防ぎ正確なパターンを形成するためのものである。これにはＴｉＷやＴｉＮ、Ｔｉなどの高融点金属が使用でき、膜厚は約３０〜１００ｎｍである。１４はバリヤメタル層であって、ＡｕやＰｄ，Ｃｕなどが用いられ、膜厚は１００〜２００ｎｍである。１２は金バンプである。この半導体装置は、金バンプ１２直下のバリヤメタル層が１層である点で、従来の構造と異なっている。
【００１５】
以上のような構成の半導体装置について、その製造工程を説明する。まず、図１（ａ）に示すように、半導体基板１上に薄いゲート酸化膜２、ポリシリコン膜やシリサイド膜を含むゲート電極３を形成し、また、ソース・ドレイン拡散層４を設けてＭＯＳトランジスタなど集積回路を構成する素子を作成する。その後、その表面をＢＰＳＧ等酸化シリコン系絶縁膜を含む第１の保護膜６で覆い、信号を外部に取り出すコンタクト開口５を第１の保護膜６のソース・ドレイン拡散層４上に開口する。次いで図１（ｂ）に示すように、スパッタリングなどでＡｌ／Ｃｕ合金膜とＴｉ／ＴｉＮ膜（約３０〜１００ｎｍ厚さ）との積層膜を連続的に堆積し、Ａｌ／Ｃｕ合金膜とＴｉ／ＴｉＮ膜を同時にエッチングしてパターン形成し、金属電極７および金バンプ１２を最終的に形成すべき電極パッド７’を形成する。このようにしてＴｉ／ＴｉＮ膜からなる反射防止膜１３が形成される。そして反射防止膜１３の下がＡｌ／Ｃｕ合金膜を含む膜である。
【００１６】
次に、図１（ｃ）に示すように、半導体基板表面全体をプラズマＣＶＤによるＳｉＮ膜などの第２の保護膜８で被う。その際、第２の保護膜８の電極パッド７’部分を開口し、反射防止膜１３の表面を露出させる。その後、図１（ｄ）に示すように、スパッタリングやエレクトロンビーム蒸着方法などでバリヤメタル層１４を形成する。バリヤメタル層１４の材料にはＡｕやＰｄ，Ｃｕなどが用いられ、膜厚は１００〜２００ｎｍである。そして、図１（ｅ）に示すように、このバリヤメタル層１４の上に、電極パッド部が開口したパターンを有するフォトレジスト１１を形成した後、図１（ｆ）に示すように、フォトレジスト１１をマスクとしてメッキ方式で金バンプ１２を選択的に形成する。その後、図１（ｇ）に示すように、フォトレジスト１１を除去し、最後に図１（ｈ）に示すように、バリヤメタル層１４の不要部分を金バンプ１２をマスクとしてウェットエッチング方法もしくはドライエッチング方法でエッチングし、バンプをつけた半導体装置の製造工程が終了し、半導体装置が完成する。
【００１７】
このようにすれば、半導体集積回路に一般的に使用されている反射防止膜１３を積層したＡｌ／Ｃｕを含む金属電極７が同時に形成されると共に、これと同一構造を持った電極パッド７’も同時に形成される。このような電極パッド７’においてはＴｉ／ＴｉＮからなる反射防止膜１３が従来の構造でのバリヤメタル第１層を兼ねることになる。反射防止膜１３の膜厚はフォトリソグラフィー工程の露光に用いる波長の反射光が減衰するような膜厚３０〜１００ｎｍとなっているが、バリヤメタル第１層は電極パッドと金バンプとの接着性を改善できればよいものであるから上記膜厚のように従来のものより薄くなっても全く問題はない。
【００１８】
以上のように、本実施の形態によれば、反射防止膜は従来のバリヤメタル第１層の機能を兼ね備えることができるので、これに付随して半導体集積回路の製造工程はバリヤメタル第１層を形成する分だけ従来の製造方法に比べて省略でき、製造コストも低減できるものである。なお、電極パッドと金バンプとの接合強度等の信頼性は反射防止膜とバリヤメタルによって確保されている。
【００１９】
本実施の形態は、Ｔｉ／ＴｉＮ反射防止膜を積層したＡｌ／Ｃｕを含む電極配線構造だけでなく、今後のデバイスの高速化、エレクトロマイグレーション信頼性の向上に伴って必要となってくるＣｕ配線にも適用することができ、さらに電極配線、少なくとも図１の電極パッドの材料をＡｕにすれば、金バンプと同一材料となり接合強度が確保されるから、電極パッドと金バンプの接合強度向上のために設けたバリヤメタル第１層とバリヤメタル第２層は共に形成する必要がなくなり、さらに工程数が低減されて低コスト化が可能となる。
【００２０】
【発明の効果】
以上のように本発明によれば、反射防止膜は従来のバリヤメタル第１層の機能を兼ね備えることができるので、これに付随して半導体集積回路の製造工程はバリヤメタル第１層を形成する分だけ従来の製造方法に比べて省略でき、製造コストも低減できるという有利な効果が得られる。
【００２１】
なお、電極配線（電極パッド）の材料を金にすれば、金バンプと同一材料となり接合強度が確保されるから、電極パッドと金バンプの接合強度向上のために設けたバリヤメタル第１層とバリヤメタル第２層は共に形成する必要がなくなり、さらに工程数が低減されて低コスト化が可能となる。
【図面の簡単な説明】
【図１】本発明の半導体装置及びその製造方法の実施の形態における半導体装置の製造工程の説明図
【図２】従来の半導体装置及びその製造方法における半導体装置の製造工程の説明図
【符号の説明】
１ 半導体基板
２ ゲート酸化膜
３ ゲート電極
４ ソース・ドレイン拡散層
５ コンタクト開口
６ 第１の保護膜
７ 金属電極
７’ 電極パッド
８ 第２の保護膜
９ バリヤメタル第１層
１０ バリヤメタル第２層
１１ フォトレジスト
１２ 金バンプ
１３ 反射防止膜
１４ バリヤメタル層
【発明の属する技術分野】
本発明は半導体装置及びその製造方法、特に、外部リードと半導体集積回路上に形成された電極パッドとを接合するためのバンプを有する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体集積回路のチップ上に形成されたアルミニウム合金を主体とする材料からなる電極パッドから信号を取り出すために、電極パッドと外部リードとを接続する方法として、電極パッド上に形成したバンプ（突起状電極）と外部リードとをボンディングする方法があり、広く使用されている。以下、このようなバンプを電極パッドに備えた従来の半導体装置及びその製造方法について説明する。
【０００３】
図２は従来の半導体装置及びその製造方法における半導体装置の製造工程の説明図であり、図２(ａ)ないし図２(ｈ)は各製造工程における半導体装置の状態を示し、図２(ｈ)は完成時の状態を示している。
【０００４】
図２において、１は半導体基板、２はＭＯＳトランジスタのゲート酸化膜、３はゲート電極、４は半導体基板１に形成されたソース・ドレイン拡散層、５はソース・ドレイン拡散層４上のコンタクト開口、６はＭＯＳトランジスタの第１の保護膜、７はソース・ドレイン拡散層４に接続される金属電極、７’は金属電極７と同一の金属膜からなる電極パッドで外部に信号を取り出すためのものである。８は第２の保護膜、９はバリヤメタル第１層、１０はバリヤメタル第２層、１２は金バンプである。
【０００５】
ここで、バリヤメタル第１層９を形成する理由としては金属電極７や電極パッド７’で用いるＡｌなど金属の上に直接Ａｕなどの貴金属からなるバンプ１２をつけた場合、その接合強度が弱く、剥がれやすい状態になるため、金属電極７，電極パッド７’とＡｕなどの貴金属との間の接合強化材料としてバリヤメタル第１層９を用いるのである。バリヤメタル第２層１０も同様な理由により使用される。このように金バンプ形式の電極を用いる半導体集積回路においては、バリヤメタルは必要不可欠なものと考えられている。
【０００６】
次に各製造工程について説明する。まず、図２（ａ）に示すように半導体基板１上に、ゲート酸化膜２、ゲート電極３、ソース・ドレイン拡散層４からなるＭＯＳトランジスタなどの素子を作成する。その後、その表面を第１の保護膜６で覆い、電気的に信号を取り出すソース・ドレイン拡散層４の部分のみ、第１の保護膜６にコンタクト開口５を設ける。次に、図２（ｂ）に示すようにアルミニウム合金を主成分とする金属電極７およびこれと同一材料からなる電極パッド７’を形成する。この金属電極７および電極パッド７’は、Ａｌ／Ｃｕなどのアルミニウム合金１層構造やそれ以外にＡｌ／Ｃｕ表面上にＴｉ／ＴｉＮのようなフォトリソグラフィー工程での反射防止膜を積層した構造が使用される。
【０００７】
その後、図２（ｃ）に示すようにウェハ表面全体を第２の保護膜８で被い、電極パッド７’上の第２の保護膜８を開口する。さらに、図２（ｄ）に示すようにスパッタリングやエレクトロンビーム蒸着方法などでバリヤメタル第１層９、バリヤメタル第２層１０を形成する。バリヤメタルの材質としては、通常、第１層目にはＴｉＷやＴｉＮ，Ｔｉなどが用いられ、第２層目にはＡｕやＰｄ，Ｃｕなどが用いられる。膜厚は両方とも１００〜２００ｎｍを目標とする。
【０００８】
そして、図２（ｅ）に示すようにバリヤメタル第２層１０の上にフォトレジスト１１を形成させ、電極パッド７’が存在する部分が開口したパターンにする。その後、図２（ｆ）に示すようにメッキ方式で金バンプ１２を形成し、図２（ｇ）に示すようにフォトレジスト１１を除去する。最後に、図２（ｈ）に示すようにバリヤメタル第１層９、バリヤメタル第２層１０の不要部分をウェットエッチング方法もしくはドライエッチング方法でエッチングし、金バンプ１２をつけた半導体装置の製造工程が終了し、半導体装置が完成する。
【０００９】
【発明が解決しようとする課題】
しかしながら、このような構成では、電極パッドとバンプのような突起電極の接合強化のためだけに、バリヤメタル第１層および第２層からなる２層の金属膜を形成するので、コストが上昇するという問題点があった。
【００１０】
本発明は上記従来の問題点を解決するものであり、コスト的にメリットがあり、接合信頼性が向上する半導体装置及びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板上に金属材料膜および反射防止膜を順次積層した電極または配線と、これら電極または配線と同一構造を有する電極パッドが形成され、前記電極パッドの表面の周辺部は絶縁膜で被覆されると共に、少なくともその表面上にはバリヤメタルが形成されており、さらに前記バリヤメタル上にはバンプが設けられている構成にしたものであり、また、本発明の半導体装置の製造方法は、半導体基板上に金属材料膜および反射防止膜を順次形成する工程と、前記金属材料膜および反射防止膜を選択的にエッチングして電極または配線と電極パッドとを同時に形成する工程と、電極パッドを被覆して絶縁膜を形成する工程と、電極パッド上の絶縁膜を開口する工程と、開口した前記電極パッド上にバリヤメタルを形成する工程と、バリヤメタル上にバンプを形成する工程を備えたものある。
【００１２】
この発明によれば、反射防止膜は従来のバリヤメタル第１層の機能を兼ね備えることができるので、このバリヤメタル第１層を形成する工程も不要となり、コストダウンが可能となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、従来のものと同一の部分については同一符号を用いるものとする。図１は本発明の半導体装置及びその製造方法の実施の形態における半導体装置の製造工程の説明図であり、図１(ａ)ないし図１(ｈ)は各製造工程における半導体装置の状態を示し、図１(ｈ)は完成時の状態を示している。
【００１４】
図１において、１は半導体基板、２はＭＯＳトランジスタのゲート酸化膜、３はゲート電極、４は半導体基板１に形成されたソース・ドレイン拡散層、５はソース・ドレイン拡散層４上のコンタクト開口、６はＭＯＳトランジスタの第１の保護膜、７はソース・ドレイン拡散層４に接続される金属電極で、Ａｌ／Ｃｕを主成分とする金属材料からなる。また、７’は金属電極７と同一の金属膜から同時に形成された電極パッドで、外部に信号を取り出すためのものである。８は第２の保護膜、１３は金属電極７と電極パッド７’上の設けられた反射防止膜で特に金属電極７やそれから連続的に延長された配線の寸法が微細なときに、フォトリソグラフィー工程における反射を防ぎ正確なパターンを形成するためのものである。これにはＴｉＷやＴｉＮ、Ｔｉなどの高融点金属が使用でき、膜厚は約３０〜１００ｎｍである。１４はバリヤメタル層であって、ＡｕやＰｄ，Ｃｕなどが用いられ、膜厚は１００〜２００ｎｍである。１２は金バンプである。この半導体装置は、金バンプ１２直下のバリヤメタル層が１層である点で、従来の構造と異なっている。
【００１５】
以上のような構成の半導体装置について、その製造工程を説明する。まず、図１（ａ）に示すように、半導体基板１上に薄いゲート酸化膜２、ポリシリコン膜やシリサイド膜を含むゲート電極３を形成し、また、ソース・ドレイン拡散層４を設けてＭＯＳトランジスタなど集積回路を構成する素子を作成する。その後、その表面をＢＰＳＧ等酸化シリコン系絶縁膜を含む第１の保護膜６で覆い、信号を外部に取り出すコンタクト開口５を第１の保護膜６のソース・ドレイン拡散層４上に開口する。次いで図１（ｂ）に示すように、スパッタリングなどでＡｌ／Ｃｕ合金膜とＴｉ／ＴｉＮ膜（約３０〜１００ｎｍ厚さ）との積層膜を連続的に堆積し、Ａｌ／Ｃｕ合金膜とＴｉ／ＴｉＮ膜を同時にエッチングしてパターン形成し、金属電極７および金バンプ１２を最終的に形成すべき電極パッド７’を形成する。このようにしてＴｉ／ＴｉＮ膜からなる反射防止膜１３が形成される。そして反射防止膜１３の下がＡｌ／Ｃｕ合金膜を含む膜である。
【００１６】
次に、図１（ｃ）に示すように、半導体基板表面全体をプラズマＣＶＤによるＳｉＮ膜などの第２の保護膜８で被う。その際、第２の保護膜８の電極パッド７’部分を開口し、反射防止膜１３の表面を露出させる。その後、図１（ｄ）に示すように、スパッタリングやエレクトロンビーム蒸着方法などでバリヤメタル層１４を形成する。バリヤメタル層１４の材料にはＡｕやＰｄ，Ｃｕなどが用いられ、膜厚は１００〜２００ｎｍである。そして、図１（ｅ）に示すように、このバリヤメタル層１４の上に、電極パッド部が開口したパターンを有するフォトレジスト１１を形成した後、図１（ｆ）に示すように、フォトレジスト１１をマスクとしてメッキ方式で金バンプ１２を選択的に形成する。その後、図１（ｇ）に示すように、フォトレジスト１１を除去し、最後に図１（ｈ）に示すように、バリヤメタル層１４の不要部分を金バンプ１２をマスクとしてウェットエッチング方法もしくはドライエッチング方法でエッチングし、バンプをつけた半導体装置の製造工程が終了し、半導体装置が完成する。
【００１７】
このようにすれば、半導体集積回路に一般的に使用されている反射防止膜１３を積層したＡｌ／Ｃｕを含む金属電極７が同時に形成されると共に、これと同一構造を持った電極パッド７’も同時に形成される。このような電極パッド７’においてはＴｉ／ＴｉＮからなる反射防止膜１３が従来の構造でのバリヤメタル第１層を兼ねることになる。反射防止膜１３の膜厚はフォトリソグラフィー工程の露光に用いる波長の反射光が減衰するような膜厚３０〜１００ｎｍとなっているが、バリヤメタル第１層は電極パッドと金バンプとの接着性を改善できればよいものであるから上記膜厚のように従来のものより薄くなっても全く問題はない。
【００１８】
以上のように、本実施の形態によれば、反射防止膜は従来のバリヤメタル第１層の機能を兼ね備えることができるので、これに付随して半導体集積回路の製造工程はバリヤメタル第１層を形成する分だけ従来の製造方法に比べて省略でき、製造コストも低減できるものである。なお、電極パッドと金バンプとの接合強度等の信頼性は反射防止膜とバリヤメタルによって確保されている。
【００１９】
本実施の形態は、Ｔｉ／ＴｉＮ反射防止膜を積層したＡｌ／Ｃｕを含む電極配線構造だけでなく、今後のデバイスの高速化、エレクトロマイグレーション信頼性の向上に伴って必要となってくるＣｕ配線にも適用することができ、さらに電極配線、少なくとも図１の電極パッドの材料をＡｕにすれば、金バンプと同一材料となり接合強度が確保されるから、電極パッドと金バンプの接合強度向上のために設けたバリヤメタル第１層とバリヤメタル第２層は共に形成する必要がなくなり、さらに工程数が低減されて低コスト化が可能となる。
【００２０】
【発明の効果】
以上のように本発明によれば、反射防止膜は従来のバリヤメタル第１層の機能を兼ね備えることができるので、これに付随して半導体集積回路の製造工程はバリヤメタル第１層を形成する分だけ従来の製造方法に比べて省略でき、製造コストも低減できるという有利な効果が得られる。
【００２１】
なお、電極配線（電極パッド）の材料を金にすれば、金バンプと同一材料となり接合強度が確保されるから、電極パッドと金バンプの接合強度向上のために設けたバリヤメタル第１層とバリヤメタル第２層は共に形成する必要がなくなり、さらに工程数が低減されて低コスト化が可能となる。
【図面の簡単な説明】
【図１】本発明の半導体装置及びその製造方法の実施の形態における半導体装置の製造工程の説明図
【図２】従来の半導体装置及びその製造方法における半導体装置の製造工程の説明図
【符号の説明】
１ 半導体基板
２ ゲート酸化膜
３ ゲート電極
４ ソース・ドレイン拡散層
５ コンタクト開口
６ 第１の保護膜
７ 金属電極
７’ 電極パッド
８ 第２の保護膜
９ バリヤメタル第１層
１０ バリヤメタル第２層
１１ フォトレジスト
１２ 金バンプ
１３ 反射防止膜
１４ バリヤメタル層
Claims (3)
- 半導体基板上に、金属材料膜および反射防止膜を順次積層した電極または配線と、これら電極または配線と同一構造を有する電極パッドが形成され、前記電極パッド表面の周辺部は絶縁膜で被覆されると共に、少なくともその表面上にはバリヤメタルが形成されており、さらに前記バリヤメタル上にはバンプが設けられていることを特徴とする半導体装置。
- 反射防止膜はＴｉＷ，ＴｉＮ，Ｔｉのいずれかであり、バリヤメタルはＡｕ，Ｐｄ，Ｃｕのいずれかであり、バンプは金バンプであることを特徴とする請求項１記載の半導体装置。
- 半導体基板上に金属材料膜および反射防止膜を順次形成する工程と、前記金属材料膜および反射防止膜を選択的にエッチングして電極または配線と電極パッドとを同時に形成する工程と、前記電極パッドを被覆して絶縁膜を形成する工程と、前記電極パッド上の絶縁膜を開口する工程と、開口した前記電極パッド上にバリヤメタルを形成する工程と、前記バリヤメタル上にバンプを形成する工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16849799A JP3785290B2 (ja) | 1999-06-15 | 1999-06-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16849799A JP3785290B2 (ja) | 1999-06-15 | 1999-06-15 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000357668A JP2000357668A (ja) | 2000-12-26 |
| JP3785290B2 true JP3785290B2 (ja) | 2006-06-14 |
Family
ID=15869189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16849799A Expired - Fee Related JP3785290B2 (ja) | 1999-06-15 | 1999-06-15 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3785290B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012054366A (ja) * | 2010-08-31 | 2012-03-15 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
-
1999
- 1999-06-15 JP JP16849799A patent/JP3785290B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000357668A (ja) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7151312B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7880256B2 (en) | Semiconductor device with passivation layer covering wiring layer | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| JP3387083B2 (ja) | 半導体装置及びその製造方法 | |
| US20060076677A1 (en) | Resist sidewall spacer for C4 BLM undercut control | |
| US20060214296A1 (en) | Semiconductor device and semiconductor-device manufacturing method | |
| US8049343B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6954001B2 (en) | Semiconductor device including a diffusion layer | |
| JP5474534B2 (ja) | パッシベーション及びポリイミドにより包囲されたコンタクト及びその製造方法 | |
| JPH04155835A (ja) | 集積回路装置の製造方法 | |
| US7244635B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6639314B2 (en) | Solder bump structure and a method of forming the same | |
| JP2000188305A (ja) | 半導体装置およびその製造方法 | |
| JP3785290B2 (ja) | 半導体装置およびその製造方法 | |
| US20080111244A1 (en) | Copper-metallized integrated circuits having an overcoat for protecting bondable metal contacts and improving mold compound adhesion | |
| JP2003100744A (ja) | 半導体装置及びその製造方法 | |
| JP3463014B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001176966A (ja) | 半導体装置 | |
| JP4740536B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000164622A (ja) | チップサイズパッケージおよびその製造方法 | |
| JP2003092353A (ja) | 半導体装置及びその製造方法 | |
| JPH0794548A (ja) | 半導体装置及びその製造方法 | |
| JP2001093929A (ja) | 半導体装置およびその製造方法 | |
| JP2000311914A (ja) | 半導体装置の製造方法 | |
| JPH01233739A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060317 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |