JP3463014B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JP3463014B2 JP3463014B2 JP2000006478A JP2000006478A JP3463014B2 JP 3463014 B2 JP3463014 B2 JP 3463014B2 JP 2000006478 A JP2000006478 A JP 2000006478A JP 2000006478 A JP2000006478 A JP 2000006478A JP 3463014 B2 JP3463014 B2 JP 3463014B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- corrosion
- layer
- resistant metal
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置および
半導体装置の製造方法に関し、特に透明樹脂モールドパ
ッケージや中空パッケージなどの耐湿性に欠けるパッケ
ージに収納される、遮光を必要とする半導体装置および
半導体装置の製造方法に関する。
半導体装置の製造方法に関し、特に透明樹脂モールドパ
ッケージや中空パッケージなどの耐湿性に欠けるパッケ
ージに収納される、遮光を必要とする半導体装置および
半導体装置の製造方法に関する。
【０００２】
【従来の技術】たとえば、特開平９−９７８９２号公報
や、特開平１１−２１４６６３号公報において、信号処
理回路部を備え、多層配線構造を有する半導体装置が開
示されている。
や、特開平１１−２１４６６３号公報において、信号処
理回路部を備え、多層配線構造を有する半導体装置が開
示されている。
【０００３】図８は、従来技術における半導体装置の具
体的構成を示す模式断面図である。図を参照して、半導
体装置は、信号処理回路が形成されている信号処理回路
部１６と、ボンディングパッド部１７とを含む。ボンデ
ィングパッド部１７に対し、ワイヤなどが接続され、外
部との間で信号のやり取りが行なわれる。
体的構成を示す模式断面図である。図を参照して、半導
体装置は、信号処理回路が形成されている信号処理回路
部１６と、ボンディングパッド部１７とを含む。ボンデ
ィングパッド部１７に対し、ワイヤなどが接続され、外
部との間で信号のやり取りが行なわれる。
【０００４】半導体装置は下から順に、Ｐ型基板１、Ｎ
型エピタキシャル層４、ＳｉＯ2膜１１、層間絶縁膜１
２および表面保護絶縁膜１３の積層構造により形成され
ている。Ｐ型基板１およびＮ型エピタキシャル層４の所
定位置に、Ｎ型埋込拡散層２と、Ｐ型埋込拡散層３と、
Ｐ型拡散層５，８と、Ｎ型拡散層６，７とが形成されて
いる。
型エピタキシャル層４、ＳｉＯ2膜１１、層間絶縁膜１
２および表面保護絶縁膜１３の積層構造により形成され
ている。Ｐ型基板１およびＮ型エピタキシャル層４の所
定位置に、Ｎ型埋込拡散層２と、Ｐ型埋込拡散層３と、
Ｐ型拡散層５，８と、Ｎ型拡散層６，７とが形成されて
いる。
【０００５】ＳｉＯ2膜層１１および層間絶縁膜層１２
の所定の位置にメタル配線部９，１０（これらはアルミ
ニウム層である）が通されている。メタル配線部９，１
０は、Ｎ型拡散層６，７やＰ型拡散層５，８と電気的に
接続され、電気的な配線を行なうために用いられてい
る。
の所定の位置にメタル配線部９，１０（これらはアルミ
ニウム層である）が通されている。メタル配線部９，１
０は、Ｎ型拡散層６，７やＰ型拡散層５，８と電気的に
接続され、電気的な配線を行なうために用いられてい
る。
【０００６】これらのメタル配線部９，１０を含む半導
体装置の表面は、表面保護絶縁膜１３により被覆される
ため、外気と接することはない。また、ボンディングパ
ッド部１７にはメタル９ｂ，１０ｂが積層構造により形
成されている。メタル９ｂ，１０ｂの表面は、表面保護
絶縁膜１３の代わりに耐腐食性金属１４ｂ，１８ｂによ
り覆われている。この耐腐食性金属１４ｂ，１８ｂは、
外部と電気的接続を行なうだけではなく、メタル９ｂ，
１０ｂが外気と触れることを遮断し、メタル９ｂ，１０
ｂが腐食することを防止している。
体装置の表面は、表面保護絶縁膜１３により被覆される
ため、外気と接することはない。また、ボンディングパ
ッド部１７にはメタル９ｂ，１０ｂが積層構造により形
成されている。メタル９ｂ，１０ｂの表面は、表面保護
絶縁膜１３の代わりに耐腐食性金属１４ｂ，１８ｂによ
り覆われている。この耐腐食性金属１４ｂ，１８ｂは、
外部と電気的接続を行なうだけではなく、メタル９ｂ，
１０ｂが外気と触れることを遮断し、メタル９ｂ，１０
ｂが腐食することを防止している。
【０００７】また、この耐腐食性金属は、ボンディング
パッド部１７以外も覆っている。すなわち、耐腐食性金
属１４，１８は、シリコン基板（特に、信号処理回路や
受光素子を内蔵している場合はそのまわり）に光が入射
することを防いでいる。これにより、光キャリアによっ
て寄生電流が発生し回路が誤動作することが防止され
る。
パッド部１７以外も覆っている。すなわち、耐腐食性金
属１４，１８は、シリコン基板（特に、信号処理回路や
受光素子を内蔵している場合はそのまわり）に光が入射
することを防いでいる。これにより、光キャリアによっ
て寄生電流が発生し回路が誤動作することが防止され
る。
【０００８】
【発明が解決しようとする課題】従来の半導体装置で
は、最上層の耐腐食性金属層１４，１４ｂ，１８，１８
ｂを少なくとも以下の２つの目的に使用していた。すな
わち、１つ目は、ボンディングパッド部１７を外気と遮
断し腐食を防ぐ目的であり、２つ目は遮光膜としての目
的である。また、最上層は耐腐食性の金属により構成さ
れるため、それ自身腐食しないという特徴も有してい
る。
は、最上層の耐腐食性金属層１４，１４ｂ，１８，１８
ｂを少なくとも以下の２つの目的に使用していた。すな
わち、１つ目は、ボンディングパッド部１７を外気と遮
断し腐食を防ぐ目的であり、２つ目は遮光膜としての目
的である。また、最上層は耐腐食性の金属により構成さ
れるため、それ自身腐食しないという特徴も有してい
る。
【０００９】ここで、ボンディングパッド部１７上の耐
腐食性金属層１４ｂには、メタル層９ｂ，１０ｂとの間
の密着性を向上させ、さらにボンディングパッド部１７
上の表面保護絶縁膜１３とメタル層１０ｂとの間の段差
のカバーレッジをよくするため、チタン−タングステン
合金が用いられている。
腐食性金属層１４ｂには、メタル層９ｂ，１０ｂとの間
の密着性を向上させ、さらにボンディングパッド部１７
上の表面保護絶縁膜１３とメタル層１０ｂとの間の段差
のカバーレッジをよくするため、チタン−タングステン
合金が用いられている。
【００１０】このまま、ワイヤをチタン−タングステン
合金の上に付着させようとしても、ワイヤが付着しにく
く、付着しても取れやすいという問題がある。また、チ
タン−タングステン合金はワイヤボンドの際割れやす
く、割れたところから水分がしみ込むという問題（耐湿
性の問題）がある。
合金の上に付着させようとしても、ワイヤが付着しにく
く、付着しても取れやすいという問題がある。また、チ
タン−タングステン合金はワイヤボンドの際割れやす
く、割れたところから水分がしみ込むという問題（耐湿
性の問題）がある。
【００１１】このため、従来の技術においては、チタン
−タングステン合金の上に耐腐食性金属１８ｂ（たとえ
ば、金など）を付着させ、ワイヤボンドしやすくしてい
た。
−タングステン合金の上に耐腐食性金属１８ｂ（たとえ
ば、金など）を付着させ、ワイヤボンドしやすくしてい
た。
【００１２】金は、軟らかくかつワイヤボンドしやすい
特徴を有している。しかしながら、耐腐食性金属として
用いられる金や白金などはコストが高い。さらに金属層
（耐腐食性金属層１４ｂ，１８ｂ）を二重につけること
で、半導体装置の製造工程数が増加することとなり、製
造コストおよび製造時間をともに上昇させる原因となっ
ていた。
特徴を有している。しかしながら、耐腐食性金属として
用いられる金や白金などはコストが高い。さらに金属層
（耐腐食性金属層１４ｂ，１８ｂ）を二重につけること
で、半導体装置の製造工程数が増加することとなり、製
造コストおよび製造時間をともに上昇させる原因となっ
ていた。
【００１３】さらに、ボンディングパッド上に耐腐食性
金属１４ｂ，１８ｂを設けた場合、ボンディングパッド
部１７上の耐腐食性金属１４ｂ，１８ｂと遮光膜として
用いている耐腐食性金属１４，１８との間に隙間１９が
でき、ここから光がシリコン基板に入ることになる。こ
のため、ボンディングパッド部１７のまわりには発生し
た光キャリアの影響を受ける素子（たとえば、信号処理
回路や受光素子など）を配置できないといった制約があ
った。
金属１４ｂ，１８ｂを設けた場合、ボンディングパッド
部１７上の耐腐食性金属１４ｂ，１８ｂと遮光膜として
用いている耐腐食性金属１４，１８との間に隙間１９が
でき、ここから光がシリコン基板に入ることになる。こ
のため、ボンディングパッド部１７のまわりには発生し
た光キャリアの影響を受ける素子（たとえば、信号処理
回路や受光素子など）を配置できないといった制約があ
った。
【００１４】これを防ぐために、メタル層１０ｂを遮光
膜として用いている耐腐食性金属１４，１８の下まで延
ばし、隙間１９を埋めるという方法が考えられるが、こ
の場合には、ボンディングパッド部１７の領域が大きく
なり、チップサイズが拡大するという新たな問題を招い
ていた。
膜として用いている耐腐食性金属１４，１８の下まで延
ばし、隙間１９を埋めるという方法が考えられるが、こ
の場合には、ボンディングパッド部１７の領域が大きく
なり、チップサイズが拡大するという新たな問題を招い
ていた。
【００１５】また、図８に示される構造では耐腐食性金
属１４，１８が保護絶縁膜により保護されていないた
め、たとえば静電気などにより帯電しやすいという問題
があり、また耐腐食性金属１４，１８とメタル層１０と
の間に寄生の容量が新たに発生し、これを無視できない
という問題があった。
属１４，１８が保護絶縁膜により保護されていないた
め、たとえば静電気などにより帯電しやすいという問題
があり、また耐腐食性金属１４，１８とメタル層１０と
の間に寄生の容量が新たに発生し、これを無視できない
という問題があった。
【００１６】この発明は上述の問題点に鑑みてなされた
ものであり、その第１の目的は、耐湿性に強く効率よく
遮光できる遮光膜を有する半導体装置を低コストで提供
することである。
ものであり、その第１の目的は、耐湿性に強く効率よく
遮光できる遮光膜を有する半導体装置を低コストで提供
することである。
【００１７】この発明の第２の目的は、耐湿性に強く効
率よく遮光できる遮光膜を有する半導体装置を少ない製
造工程で提供することである。
率よく遮光できる遮光膜を有する半導体装置を少ない製
造工程で提供することである。
【００１８】この発明の第３の目的は、耐湿性に強く効
率よく遮光できる遮光膜の持つ寄生容量をできる限り減
らした半導体装置を提供することである。
率よく遮光できる遮光膜の持つ寄生容量をできる限り減
らした半導体装置を提供することである。
【００１９】
【課題を解決するための手段】上記目的を達成するため
この発明のある局面に従うと、半導体装置は、同一の半
導体基板上に信号処理回路部とボンディングパッド部と
を備えた、多層配線構造を有する半導体装置であって、
少なくとも１層の耐腐食性金属配線を備え、ボンディン
グパッド部以外の部分に最上層の耐腐食性金属が形成さ
れていることを特徴とする。
この発明のある局面に従うと、半導体装置は、同一の半
導体基板上に信号処理回路部とボンディングパッド部と
を備えた、多層配線構造を有する半導体装置であって、
少なくとも１層の耐腐食性金属配線を備え、ボンディン
グパッド部以外の部分に最上層の耐腐食性金属が形成さ
れていることを特徴とする。
【００２０】この発明によると、半導体装置が少なくと
も１層の耐腐食性金属配線を備え、ボンディングパッド
部以外の部分に最上層の耐腐食性金属が形成されている
ため、耐湿性に強く効率よく遮光できる遮光膜を有する
半導体装置を低コストで提供することが可能となる。
も１層の耐腐食性金属配線を備え、ボンディングパッド
部以外の部分に最上層の耐腐食性金属が形成されている
ため、耐湿性に強く効率よく遮光できる遮光膜を有する
半導体装置を低コストで提供することが可能となる。
【００２１】好ましくは、耐腐食性金属はチタン−タン
グステン合金であることを特徴とする。
グステン合金であることを特徴とする。
【００２２】このように、チタン−タングステン合金を
用いることにより、比較的低コストで半導体装置を提供
することが可能となる。
用いることにより、比較的低コストで半導体装置を提供
することが可能となる。
【００２３】好ましくは半導体装置は、ボンディングパ
ッド部を形成するメタル構造のうち少なくとも１層の構
造が、最上層の耐腐食性金属と重なることを特徴とす
る。
ッド部を形成するメタル構造のうち少なくとも１層の構
造が、最上層の耐腐食性金属と重なることを特徴とす
る。
【００２４】このように、ボンディングパッド部を形成
するメタル構造のうち少なくとも１層の構造を最上層の
耐腐食性金属と重なるようにすることで、効率的な遮光
を行なうことができる半導体装置を提供することが可能
となる。
するメタル構造のうち少なくとも１層の構造を最上層の
耐腐食性金属と重なるようにすることで、効率的な遮光
を行なうことができる半導体装置を提供することが可能
となる。
【００２５】好ましくは、最上層の耐腐食性金属は、遮
光が必要な部分にのみ形成される。このように、遮光が
必要な部分のみに最上層の耐腐食性金属を形成すること
で、遮光膜の持つ寄生容量をできる限り減らした半導体
装置を提供することが可能となる。
光が必要な部分にのみ形成される。このように、遮光が
必要な部分のみに最上層の耐腐食性金属を形成すること
で、遮光膜の持つ寄生容量をできる限り減らした半導体
装置を提供することが可能となる。
【００２６】好ましくは、最上層の耐腐食性金属は、半
導体基板と接続され、定電位に保たれることを特徴とす
る。
導体基板と接続され、定電位に保たれることを特徴とす
る。
【００２７】このように、最上層の耐腐食性金属を半導
体基板と接続し、定電位に保つことで、低コストで耐湿
性に強く、効率よく遮光できかつ寄生容量の少ない遮光
膜を持つ半導体装置を提供することが可能となる。
体基板と接続し、定電位に保つことで、低コストで耐湿
性に強く、効率よく遮光できかつ寄生容量の少ない遮光
膜を持つ半導体装置を提供することが可能となる。
【００２８】この発明の他の局面に従うと、半導体装置
の製造方法は、半導体基板上に絶縁膜を形成する工程
と、絶縁膜上に耐腐食性金属層を形成する工程と、絶縁
膜および耐腐食性金属のうちボンディングパッド上に形
成されている部分を除去する工程とを備える。
の製造方法は、半導体基板上に絶縁膜を形成する工程
と、絶縁膜上に耐腐食性金属層を形成する工程と、絶縁
膜および耐腐食性金属のうちボンディングパッド上に形
成されている部分を除去する工程とを備える。
【００２９】この発明によると、耐湿性に強く効率よく
遮光できる遮光膜を有する半導体装置を少ない製造工程
で提供することが可能となる。
遮光できる遮光膜を有する半導体装置を少ない製造工程
で提供することが可能となる。
【００３０】この発明のさらに他の局面に従うと、半導
体装置の製造方法は、半導体基板上に絶縁膜を形成する
工程と、絶縁膜のうち、ボンディングパッド上に形成さ
れている部分を開口する工程と、開口が行なわれた半導
体基板に耐腐食性金属を形成する工程と、耐腐食性金属
のうち、ボンディングパッド上に形成されている部分を
除去する工程とを備える。
体装置の製造方法は、半導体基板上に絶縁膜を形成する
工程と、絶縁膜のうち、ボンディングパッド上に形成さ
れている部分を開口する工程と、開口が行なわれた半導
体基板に耐腐食性金属を形成する工程と、耐腐食性金属
のうち、ボンディングパッド上に形成されている部分を
除去する工程とを備える。
【００３１】この発明によると、耐湿性に強く効率よく
遮光できる遮光膜を有する半導体装置を少ない製造工程
で提供することが可能となる。
遮光できる遮光膜を有する半導体装置を少ない製造工程
で提供することが可能となる。
【００３２】好ましくは、半導体装置の製造方法は、ボ
ンディングパッド上の酸化膜を除去する工程をさらに備
える。
ンディングパッド上の酸化膜を除去する工程をさらに備
える。
【００３３】このように、ボンディングパッド上の酸化
膜を除去することで、ボンディングパッドにおけるコン
タクト抵抗を下げることが可能となる。
膜を除去することで、ボンディングパッドにおけるコン
タクト抵抗を下げることが可能となる。
【００３４】
【発明の実施の形態】［第１の実施の形態］図１は、本
発明の第１の実施の形態における半導体装置の具体的構
成を示す模式断面図である。
発明の第１の実施の形態における半導体装置の具体的構
成を示す模式断面図である。
【００３５】図を参照して、半導体装置は、信号処理回
路が形成されている信号処理回路部１６と、ボンディン
グパッド部１７とに大別される。半導体装置は、従来技
術と同様に下から順に、Ｐ型基板１、Ｎ型エピタキシャ
ル層４、ＳｉＯ2膜１１、層間絶縁膜１２、表面保護絶
縁膜１３および耐腐食性膜（最上層の耐腐食性金属）１
４の積層構造により形成されている。
路が形成されている信号処理回路部１６と、ボンディン
グパッド部１７とに大別される。半導体装置は、従来技
術と同様に下から順に、Ｐ型基板１、Ｎ型エピタキシャ
ル層４、ＳｉＯ2膜１１、層間絶縁膜１２、表面保護絶
縁膜１３および耐腐食性膜（最上層の耐腐食性金属）１
４の積層構造により形成されている。
【００３６】Ｐ型基板１およびＮ型エピタキシャル層４
の所定の位置にＮ型埋込拡散層２、Ｐ型埋込拡散層３、
Ｐ型拡散層５，８、およびＮ型拡散層６，７が形成され
ている。
の所定の位置にＮ型埋込拡散層２、Ｐ型埋込拡散層３、
Ｐ型拡散層５，８、およびＮ型拡散層６，７が形成され
ている。
【００３７】ＳｉＯ2膜層１１および層間絶縁膜層１２
の所定の位置に、耐腐食性金属層１５（耐腐食性金属配
線）およびメタル層９（アルミニウム層）の積層構造を
持つ１層目メタル層と、メタル層１０による２層目メタ
ル層（アルミニウム層）とが通されている。
の所定の位置に、耐腐食性金属層１５（耐腐食性金属配
線）およびメタル層９（アルミニウム層）の積層構造を
持つ１層目メタル層と、メタル層１０による２層目メタ
ル層（アルミニウム層）とが通されている。
【００３８】１層目メタル層と、２層目メタル層と、Ｎ
型拡散層６，７やＰ型拡散層５，８とが電気的に接続さ
れ、電気的な配線を行なうために用いられている。
型拡散層６，７やＰ型拡散層５，８とが電気的に接続さ
れ、電気的な配線を行なうために用いられている。
【００３９】このように、本実施の形態における半導体
装置は、同一の半導体基板上に信号処理回路部１６とボ
ンディングパッド部１７とを備えた、多層配線構造を有
する半導体装置であり、少なくとも１層の耐腐食性金属
配線を備えている。また、ボンディングパッド部１７以
外の部分に、最上層の耐腐食性金属１４が形成されてい
る。
装置は、同一の半導体基板上に信号処理回路部１６とボ
ンディングパッド部１７とを備えた、多層配線構造を有
する半導体装置であり、少なくとも１層の耐腐食性金属
配線を備えている。また、ボンディングパッド部１７以
外の部分に、最上層の耐腐食性金属１４が形成されてい
る。
【００４０】ここで、耐腐食性金属層１５として、たと
えばチタン−タングステン合金などが用いられる。ま
た、浅い拡散を用いる場合によく見られるように、メタ
ル層９のアルミニウムが基板に拡散侵入しないよう保護
するバリアメタルとして耐腐食性金属層１５を兼ねるこ
とができる。また、表面保護絶縁膜１３の上には耐腐食
性金属１４が形成されており、これをたとえば信号処理
回路や受光素子などの光の入射により誤作動を起こす回
路の遮光に用いることができる。
えばチタン−タングステン合金などが用いられる。ま
た、浅い拡散を用いる場合によく見られるように、メタ
ル層９のアルミニウムが基板に拡散侵入しないよう保護
するバリアメタルとして耐腐食性金属層１５を兼ねるこ
とができる。また、表面保護絶縁膜１３の上には耐腐食
性金属１４が形成されており、これをたとえば信号処理
回路や受光素子などの光の入射により誤作動を起こす回
路の遮光に用いることができる。
【００４１】この、耐腐食性金属は、Ａｕ、Ｐｔ、Ｃ
ｕ、ＴｉＷ、ＴｉＮなど耐腐食性の金属であれば何でも
よい。たとえば、チタン−タングステン合金を用いる
と、比較的低コストでかつ段差に対してカバーレッジよ
く被覆を行なうことができる。また、チタン−タングス
テン合金を用いると、たとえばメタル層９および１０と
電気的な接続をする場合にも密着性よく接続を行なうこ
とができる。
ｕ、ＴｉＷ、ＴｉＮなど耐腐食性の金属であれば何でも
よい。たとえば、チタン−タングステン合金を用いる
と、比較的低コストでかつ段差に対してカバーレッジよ
く被覆を行なうことができる。また、チタン−タングス
テン合金を用いると、たとえばメタル層９および１０と
電気的な接続をする場合にも密着性よく接続を行なうこ
とができる。
【００４２】ここで、この耐腐食性金属１４による遮光
膜をボンディングパッド部１７以外のすべての場所に形
成してもよいし、しなくてもよい。この耐腐食性金属１
４を特定の遮光を必要とする信号処理回路や受光素子な
ど（遮光が必要な部分）の上のみに配置することで、メ
タル層９，１０との間の層間ショートを防ぎ、さらにメ
タル層９，１０との間の寄生容量を減らすことが望まし
い。
膜をボンディングパッド部１７以外のすべての場所に形
成してもよいし、しなくてもよい。この耐腐食性金属１
４を特定の遮光を必要とする信号処理回路や受光素子な
ど（遮光が必要な部分）の上のみに配置することで、メ
タル層９，１０との間の層間ショートを防ぎ、さらにメ
タル層９，１０との間の寄生容量を減らすことが望まし
い。
【００４３】また、ボンディングパッド部１７には、耐
腐食性金属層１５ｂ、メタル層９ｂおよびメタル層１０
ｂが設けられている。
腐食性金属層１５ｂ、メタル層９ｂおよびメタル層１０
ｂが設けられている。
【００４４】ボンディングパッド部１７上には、表面保
護絶縁膜１３および耐腐食性金属１４は形成されておら
ず、これにより外部との電気的接続が可能となる。ま
た、ボンディングパッド部１７の１層目には耐腐食性金
属である耐腐食性金属層１５ｂがあるため、パッドが外
気に触れアルミニウムの腐食が進んでも断線が発生しな
い。また、ボンディングパッド部１７を構成するメタル
構造のうち少なくとも１層の構造を図１または図４に示
されるように、表面保護絶縁膜１３上に形成されている
耐腐食性金属１４と重なり合う構造にすることで、ボン
ディングパッド部１７の周辺から半導体基板に漏れる光
をボンディングパッド領域をほとんど広げることなく遮
断することができる。
護絶縁膜１３および耐腐食性金属１４は形成されておら
ず、これにより外部との電気的接続が可能となる。ま
た、ボンディングパッド部１７の１層目には耐腐食性金
属である耐腐食性金属層１５ｂがあるため、パッドが外
気に触れアルミニウムの腐食が進んでも断線が発生しな
い。また、ボンディングパッド部１７を構成するメタル
構造のうち少なくとも１層の構造を図１または図４に示
されるように、表面保護絶縁膜１３上に形成されている
耐腐食性金属１４と重なり合う構造にすることで、ボン
ディングパッド部１７の周辺から半導体基板に漏れる光
をボンディングパッド領域をほとんど広げることなく遮
断することができる。
【００４５】次に、図１に示される半導体装置の製造工
程について説明する。図２および図３は、図１の半導体
装置を製造するための工程を示す図である。まず、図２
に示されるように、Ｐ型半導体基板１とＮ型エピタキシ
ャル層４とを有する半導体基板上に拡散が行なわれる。
さらに、耐腐食性金属１５（チタン−タングステン層）
およびメタル層９，９ａ（アルミニウム層）からなる１
層目配線がなされる。層間絶縁膜１２を挟んで、アルミ
ニウムからなるメタル層１０，１０ａにより２層目配線
がなされる。その上から、表面保護絶縁膜１３で半導体
基板全体が覆われる。
程について説明する。図２および図３は、図１の半導体
装置を製造するための工程を示す図である。まず、図２
に示されるように、Ｐ型半導体基板１とＮ型エピタキシ
ャル層４とを有する半導体基板上に拡散が行なわれる。
さらに、耐腐食性金属１５（チタン−タングステン層）
およびメタル層９，９ａ（アルミニウム層）からなる１
層目配線がなされる。層間絶縁膜１２を挟んで、アルミ
ニウムからなるメタル層１０，１０ａにより２層目配線
がなされる。その上から、表面保護絶縁膜１３で半導体
基板全体が覆われる。
【００４６】さらに、チタン−タングステン合金層１４
がスパッタリング法により形成される。次に、図３に示
されるように、フォトレジスト１９が塗布され、ボンデ
ィングパッド部１７が開口するようにパターニングされ
る。最後に、チタン−タングステン層１４および表面保
護絶縁膜１３がエッチングされることにより、図１に示
される半導体装置が製造される。
がスパッタリング法により形成される。次に、図３に示
されるように、フォトレジスト１９が塗布され、ボンデ
ィングパッド部１７が開口するようにパターニングされ
る。最後に、チタン−タングステン層１４および表面保
護絶縁膜１３がエッチングされることにより、図１に示
される半導体装置が製造される。
【００４７】図８に示される従来技術においては、表面
保護絶縁膜１３のボンディングパッド部を開口する工程
と、チタン−タングステン層および金層を形成する工程
の２度のフォトリソグラフィ工程を経る必要があった
が、上述の本実施の形態における工程では、一度のフォ
トリソグラフィ工程で従来技術と同様の機能を有する半
導体装置を実現することができる。
保護絶縁膜１３のボンディングパッド部を開口する工程
と、チタン−タングステン層および金層を形成する工程
の２度のフォトリソグラフィ工程を経る必要があった
が、上述の本実施の形態における工程では、一度のフォ
トリソグラフィ工程で従来技術と同様の機能を有する半
導体装置を実現することができる。
【００４８】本実施の形態における最大の効果は、図８
に示される従来技術のように高価な金層１８，１８ｂを
設ける工程をその工程ごと削除したことである。これに
より、従来技術に比べ本実施の形態においては、材料費
および工程数の大幅な削減が実現される。さらに上述の
工程を経ることによりさらに一度のフォトリソグラフィ
工程を削除することができる。これにより、本実施の形
態においては大幅に半導体装置の製造コストと製造時間
とを削減することができる。
に示される従来技術のように高価な金層１８，１８ｂを
設ける工程をその工程ごと削除したことである。これに
より、従来技術に比べ本実施の形態においては、材料費
および工程数の大幅な削減が実現される。さらに上述の
工程を経ることによりさらに一度のフォトリソグラフィ
工程を削除することができる。これにより、本実施の形
態においては大幅に半導体装置の製造コストと製造時間
とを削減することができる。
【００４９】［第２の実施の形態］図４は、本発明の第
２の実施の形態における半導体装置の構造を示す模式断
面図である。
２の実施の形態における半導体装置の構造を示す模式断
面図である。
【００５０】この実施の形態においては、耐腐食性金属
１４をメタル層１０ａ、メタル層９ａおよび耐腐食性金
属層１５ａと接続し、Ｐ型拡散層８ａおよびＰ型拡散層
３ａを介して、耐腐食性金属１４を半導体基板と接続さ
せている。これにより、耐腐食性金属１４を定電位に保
つことができ、寄生容量を減らすことができる。ここで
メタル層１０ａの耐腐食性金属１４と接続される場所
は、耐腐食性金属１４により外気と遮断されているた
め、腐食しにくい構造となっている。
１４をメタル層１０ａ、メタル層９ａおよび耐腐食性金
属層１５ａと接続し、Ｐ型拡散層８ａおよびＰ型拡散層
３ａを介して、耐腐食性金属１４を半導体基板と接続さ
せている。これにより、耐腐食性金属１４を定電位に保
つことができ、寄生容量を減らすことができる。ここで
メタル層１０ａの耐腐食性金属１４と接続される場所
は、耐腐食性金属１４により外気と遮断されているた
め、腐食しにくい構造となっている。
【００５１】図５から図７は、図４に示される半導体装
置の製造工程を示す図である。まず、図５に示されるよ
うに、Ｐ型半導体１とＮ型エピタキシャル層４上に上述
の第１の実施の形態と同様に拡散および１層目、２層目
メタル配線がなされる。その上から表面保護絶縁膜１３
が形成される。
置の製造工程を示す図である。まず、図５に示されるよ
うに、Ｐ型半導体１とＮ型エピタキシャル層４上に上述
の第１の実施の形態と同様に拡散および１層目、２層目
メタル配線がなされる。その上から表面保護絶縁膜１３
が形成される。
【００５２】次に、フォトリソグラフィによりボンディ
ングパッド部１７と基板コンタクト部２０とが開口する
ようにパターニングが行なわれ、エッチングが行なわれ
ることで、図６に示されるような表面保護絶縁膜１３の
必要な部分のみが開口された構造が形成される。
ングパッド部１７と基板コンタクト部２０とが開口する
ようにパターニングが行なわれ、エッチングが行なわれ
ることで、図６に示されるような表面保護絶縁膜１３の
必要な部分のみが開口された構造が形成される。
【００５３】さらに、図７に示されるように、チタン−
タングステン合金がスパッタリング法により形成され
る。さらに、フォトリソグラフィによりボンディングパ
ッド部のみが開口するようにパターニングが行なわれ、
加水硫酸などでチタン−タングステン合金のエッチング
が行なわれる。
タングステン合金がスパッタリング法により形成され
る。さらに、フォトリソグラフィによりボンディングパ
ッド部のみが開口するようにパターニングが行なわれ、
加水硫酸などでチタン−タングステン合金のエッチング
が行なわれる。
【００５４】さらに、ボンディングパッド部１７のメタ
ル層１０ｂの上にできたアルミナ（Ａｌ2Ｏ3；酸化膜）
を取り去ることでボンディングパッド部におけるコンタ
クト抵抗を下げる。そして、フォトレジストを適当な剥
離液で除去することで図４に示される半導体装置の構造
を製造することができる。
ル層１０ｂの上にできたアルミナ（Ａｌ2Ｏ3；酸化膜）
を取り去ることでボンディングパッド部におけるコンタ
クト抵抗を下げる。そして、フォトレジストを適当な剥
離液で除去することで図４に示される半導体装置の構造
を製造することができる。
【００５５】この工程によれば、従来の工程と比べ新た
なフォトリソグラフィ工程を追加することなく、低コス
トで耐湿性に強く、効率よく遮光ができかつ寄生容量の
少ない遮光膜を持つ半導体装置を提供することができ
る。
なフォトリソグラフィ工程を追加することなく、低コス
トで耐湿性に強く、効率よく遮光ができかつ寄生容量の
少ない遮光膜を持つ半導体装置を提供することができ
る。
【００５６】以上のように、本発明を実施することによ
り、耐湿性に強く、信号処理回路上に入射する光による
誤動作が起こりにくい半導体装置を、従来よりも低コス
トで提供することが可能となる。
り、耐湿性に強く、信号処理回路上に入射する光による
誤動作が起こりにくい半導体装置を、従来よりも低コス
トで提供することが可能となる。
【００５７】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【図１】 本発明の第１の実施の形態における半導体装
置の構成を示す模式断面図である。
置の構成を示す模式断面図である。
【図２】 図１の半導体装置の第１の製造工程を示す図
である。
である。
【図３】 図１の半導体装置の第２の製造工程を示す図
である。
である。
【図４】 第２の実施の形態における半導体装置の構成
を示す模式断面図である。
を示す模式断面図である。
【図５】 図４の半導体装置の第１の製造工程を示す図
である。
である。
【図６】 図４の半導体装置の第２の製造工程を示す図
である。
である。
【図７】 図４の半導体装置の第３の製造工程を示す図
である。
である。
【図８】 従来の半導体装置の構造を示す模式断面図で
ある。
ある。
１ Ｐ型半導体基板、２ Ｎ型埋込拡散層、３ Ｐ型埋
込分離拡散層、４ Ｎ型エピタキシャル層、５ Ｐ型拡
散層、６ Ｎ型拡散層、７ Ｎ型拡散層、８Ｐ型分離拡
散層、９ １層目メタル層（アルミニウム）、１０ ２
層目メタル層（アルミニウム）、１１ ＳｉＯ2膜、１
２ 層間絶縁膜、１３ 表面保護絶縁膜、１４ 耐腐食
性金属層（チタン−タングステン合金）、１５ 耐腐食
性金属層（チタン−タングステン合金）、１６ 信号処
理回路部、１７ ボンディングパッド部、１８ 金層、
１９ フォトレジスト、２０ 基板コンタクト部。
込分離拡散層、４ Ｎ型エピタキシャル層、５ Ｐ型拡
散層、６ Ｎ型拡散層、７ Ｎ型拡散層、８Ｐ型分離拡
散層、９ １層目メタル層（アルミニウム）、１０ ２
層目メタル層（アルミニウム）、１１ ＳｉＯ2膜、１
２ 層間絶縁膜、１３ 表面保護絶縁膜、１４ 耐腐食
性金属層（チタン−タングステン合金）、１５ 耐腐食
性金属層（チタン−タングステン合金）、１６ 信号処
理回路部、１７ ボンディングパッド部、１８ 金層、
１９ フォトレジスト、２０ 基板コンタクト部。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 大久保 勇
大阪府大阪市阿倍野区長池町22番22号
シャープ株式会社内
(56)参考文献 特開 昭64−42139（ＪＰ，Ａ)
特開 平11−288934（ＪＰ，Ａ)
特開 平２−376（ＪＰ，Ａ)
特開 平９−97892（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
H01L 21/3205
H01L 27/14
Claims (8)
- 【請求項１】 同一の半導体基板上に信号処理回路部と
ボンディングパッド部とを備えた、多層配線構造を有す
る半導体装置であって、 少なくとも１層の耐腐食性金属配線を備え、 前記ボンディングパッド部以外の部分に最上層の耐腐食
性金属が形成されていることを特徴とする、半導体装
置。 - 【請求項２】 前記耐腐食性金属は、チタン−タングス
テン合金であることを特徴とする、請求項１に記載の半
導体装置。 - 【請求項３】 前記ボンディングパッド部を形成するメ
タル構造のうち少なくとも１層の構造が、前記最上層の
耐腐食性金属と重なることを特徴とする、請求項１また
は２に記載の半導体装置。 - 【請求項４】 前記最上層の耐腐食性金属は、遮光が必
要な部分にのみ形成される、請求項１〜３のいずれかに
記載の半導体装置。 - 【請求項５】 前記最上層の耐腐食性金属は、前記半導
体基板と接続され、定電位に保たれることを特徴とす
る、請求項１〜４のいずれかに記載の半導体装置。 - 【請求項６】 半導体基板上に絶縁膜を形成する工程
と、 前記絶縁膜上に耐腐食性金属層を形成する工程と、 前記絶縁膜および耐腐食性金属のうちボンディングパッ
ド上に形成されている部分を除去する工程とを備えた、
半導体装置の製造方法。 - 【請求項７】 半導体基板上に絶縁膜を形成する工程
と、 前記絶縁膜のうち、ボンディングパッド上に形成されて
いる部分を開口する工程と、 前記開口が行なわれた半導体基板に耐腐食性金属を形成
する工程と、 前記耐腐食性金属のうち、前記ボンディングパッド上に
形成されている部分を除去する工程とを備えた、半導体
装置の製造方法。 - 【請求項８】 前記ボンディングパッド上の酸化膜を除
去する工程をさらに備えた、請求項７に記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000006478A JP3463014B2 (ja) | 2000-01-14 | 2000-01-14 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000006478A JP3463014B2 (ja) | 2000-01-14 | 2000-01-14 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001196415A JP2001196415A (ja) | 2001-07-19 |
| JP3463014B2 true JP3463014B2 (ja) | 2003-11-05 |
Family
ID=18535003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000006478A Expired - Fee Related JP3463014B2 (ja) | 2000-01-14 | 2000-01-14 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3463014B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4434606B2 (ja) | 2003-03-27 | 2010-03-17 | 株式会社東芝 | 半導体装置、半導体装置の製造方法 |
| JP2005286094A (ja) * | 2004-03-30 | 2005-10-13 | Sanyo Electric Co Ltd | 光半導体集積回路装置 |
| JP4904702B2 (ja) * | 2005-03-10 | 2012-03-28 | ソニー株式会社 | 固体撮像装置 |
| JP4770864B2 (ja) * | 2008-04-11 | 2011-09-14 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置 |
| JP6693068B2 (ja) * | 2015-03-12 | 2020-05-13 | ソニー株式会社 | 固体撮像装置および製造方法、並びに電子機器 |
-
2000
- 2000-01-14 JP JP2000006478A patent/JP3463014B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001196415A (ja) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6607941B2 (en) | Process and structure improvements to shellcase style packaging technology | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| JP3432284B2 (ja) | 半導体装置 | |
| JP3482779B2 (ja) | 半導体装置およびその製造方法 | |
| JP2916326B2 (ja) | 半導体装置のパッド構造 | |
| US5291374A (en) | Semiconductor device having an opening and method of manufacturing the same | |
| KR100393140B1 (ko) | 반도체 장치 | |
| JP2002198374A (ja) | 半導体装置およびその製造方法 | |
| JP2004014609A (ja) | 半導体装置及びその製造方法 | |
| US6127715A (en) | Photodetector element containing circuit element and manufacturing method thereof | |
| JP3514314B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004363217A (ja) | 半導体装置 | |
| JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
| JP3463014B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3106493B2 (ja) | 半導体装置 | |
| JP3481415B2 (ja) | 半導体装置及びその製造方法 | |
| JP4208172B2 (ja) | フォトダイオードおよびそれを用いた回路内蔵受光素子 | |
| US20050224984A1 (en) | Structure and method for contact pads having a protected bondable metal plug over copper-metallized integrated circuits | |
| JP2001210840A (ja) | 受光素子および半導体レーザ装置 | |
| JP4740536B2 (ja) | 半導体装置およびその製造方法 | |
| JP3087819B2 (ja) | はんだバンプ実装用端子電極形成方法 | |
| JPH07201909A (ja) | 半導体装置 | |
| JP3213507B2 (ja) | 半導体装置 | |
| JP3405697B2 (ja) | 半導体チップ | |
| JPH0794548A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030805 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |