JP4770864B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4770864B2
JP4770864B2 JP2008103003A JP2008103003A JP4770864B2 JP 4770864 B2 JP4770864 B2 JP 4770864B2 JP 2008103003 A JP2008103003 A JP 2008103003A JP 2008103003 A JP2008103003 A JP 2008103003A JP 4770864 B2 JP4770864 B2 JP 4770864B2
Authority
JP
Japan
Prior art keywords
region
element region
light receiving
tantalum
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008103003A
Other languages
English (en)
Other versions
JP2009253235A (ja
Inventor
浩之 友松
Original Assignee
日本テキサス・インスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社 filed Critical 日本テキサス・インスツルメンツ株式会社
Priority to JP2008103003A priority Critical patent/JP4770864B2/ja
Priority to US12/421,111 priority patent/US7928529B2/en
Publication of JP2009253235A publication Critical patent/JP2009253235A/ja
Priority to US13/044,108 priority patent/US20110159637A1/en
Application granted granted Critical
Publication of JP4770864B2 publication Critical patent/JP4770864B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/13Optical detectors therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、基板上にPINフォトダイオード等の受光素子が形成された光検出用の半導体装置に関する。
PINフォトダイオードは、P型半導体とN型半導体の間にIntrinsic層(高抵抗のエピタキシャル層など)を含むP−I−N構造を持ち、入射した光を光電流に変換する素子である。その原理は、エネルギー・バンド・ギャップより大きなエネルギーの光が逆バイアス印加されたPIN構造を持つシリコン(Si)中に入射されると、シリコン結晶内で電子−正孔対が生成され、それらは光キャリアとして電子はN層へ、正孔はP層へそれぞれ移動し、逆方向の電流が出力される。
例えば特許文献1は、図7(a)に示すように、N型半導体層11の表層にP型半導体層12を形成し、半導体層12上にマスク層30および絶縁層Iを形成し、図7(b)に示すように、マスク層30をエッチングストッパとして絶縁層Iに開口部Hを形成し、ウエットエッチングにより開口部H内のマスク層30を除去するフォトダイオードの製造方法を開示している。これにより、エッチングの損傷によるリークの発生を抑制している。さらに特許文献1は、図8に示すように、N型半導体層11内に碁盤の目状に複数のP型半導体層12を形成し、シリコン表面に、酸化シリコン膜25および窒化シリコン膜26からなる反射防止膜ARを形成したフォトダイオードを開示している。
特開2001−320079号
受光用の半導体装置は、PINフォトダイオードと回路素子を基板上に形成し、PINフォトダイオードによって検出された電流を電圧に変換して回路素子によって増幅し、これを外部へ出力する。このような半導体装置を光学ピックアップに用いた場合、光源からのレーザ光またはメディアディスクからの反射光は、フォトダイオードが形成された受光素子領域のみを照射すれば十分であるが、実際には、光学系の位置決め精度などのマージンを考慮し、反射光はチップ全体を照射する。
光が、回路素子領域に入射してしまうと、その光エネルギーによってPN接合に電荷が生成され、当該電荷に起因した回路素子のリークにより回路が誤動作するという問題が発生する。従来の受光用の半導体装置では、その対策として最上層のメタル配線を遮光メタル層として併用している。
図9は、従来の半導体装置の概略構成を示すもので、図9(a)は平面図、図9(b)はそのA−A線断面図である。半導体装置100は、シリコン基板(基板上にエピタキシャル成長された半導体層を含む)110を含み、シリコン基板上には、PINフォトダイオードによる受光素子が形成された受光素子領域120と、その周辺に回路素子領域130が形成されている。シリコン基板上には、金属配線層およびそれらの間に介在された層間絶縁膜を含む多層配線領域140が形成され、多層配線領域140には、受光素子領域120を露出させ、あるいはそこへの入射を可能にするための開口部Hが形成されている。また、多層配線領域140の最上層には、配線と遮光を兼ねたAl等の遮光メタル配線層150、152、154が形成されている。
遮光メタル配線層150、152,154は、配線としての配線パターンを形成しなければならないため、配線層と配線層との間には間隙160が形成され、そこが未遮光領域となってしまう。未遮光領域がシリコン酸化膜によって覆われているような場合、入射光L1がシリコン酸化膜を透過し、未遮光領域からの光が回路素子にノイズを生じさせ、回路素子が誤動作してしまうことがある。また、チップの外縁部162も遮光メタル配線150、152、154によって覆われていないため、入射光L2の一部が外縁部162から回路素子領域130に入射するおそれがある。
さらに多層配線領域140は、金属配線層142とこれを接続するヴィアコンタクト(プラグ)144を含むが、ビアコンタクト144は、開口部Hの側面から一定のマージンをもって離れた位置に形成されているため、ビアコンタクト144は、遮光部材としては完全に機能し得ず、入射光L3の一部は、開口部Hの側面から周辺回路領域130へ向けて入射するおそれがある。
本発明は、このような従来の課題を解決し、回路素子領域への光の入射を抑制し回路素子を正常に動作させることが可能な半導体装置を提供することを目的とする。
本発明に係る半導体装置は、半導体領域に形成された少なくとも1つの受光素子領域と、半導体領域に形成された少なくとも1つの回路素子領域と、前記少なくとも1つの回路素子領域上に形成された配線領域と、前記配線領域の最上層に形成された、タンタルまたはタンタル化合物から成るタンタル膜とを有し、前記配線領域は、前記受光素子領域に臨む第1の側壁を含み、前記タンタル膜は、前記第1の側壁上に形成され、前記配線領域は、前記回路素子領域の回路素子と電気的に接続された金属配線層と、当該金属配線層上に形成された絶縁層とを含み、前記タンタル膜が前記絶縁層上に形成され、前記タンタル膜および前記絶縁層に開口が形成され、前記開口によって前記金属配線層の一部が露出され、当該露出された領域が外部接続領域として機能する。
好ましくは、前記金属配線層は、第1の金属配線パターンと当該第1の金属配線層から離間して形成された第2の金属配線パターンとを含み、第1および第2の金属配線パターンの間隙上に前記タンタル膜が位置する
好ましくは、前記配線領域は、スクライブ領域に臨む第2の側壁を含み、前記タンタル膜は、前記第2の側壁上に形成される
好ましくは、前記タンタル化合物は、タンタルナイトライド(TaN)、タンタルシリコンナイトライド(TaSiN)である。更に、好ましくは、前記絶縁層は、シリコン窒化物である
本発明に係る光学読取装置は、上記特徴を備えた半導体装置と、記録媒体に光を照射する光源とを含み、前記半導体装置の受光素子領域に、前記光源から出射された光の一部または前記記録媒体からの反射光が入射される。
本発明の半導体装置の製造方法は、少なくとも1つの受光素子領域、少なくとも1つの回路素子領域、および前記受光素子領域と前記回路素子領域上に配線領域が形成された基板を用意し、前記配線領域の一部をエッチングして前記受光素子領域に対応する位置に開口部を形成し、前記開口部を含む前記配線領域上にタンタルまたはタンタル化合物から成るタンタル膜を形成し、前記タンタル膜の一部をエッチングして前記受光素子領域を露出させる工程とを含み、受光素子領域上のタンタル膜をエッチングするとき前記配線領域の外部接続領域のタンタル膜を同時にエッチングし、次にタンタル膜によって露出された前記配線領域の絶縁層をエッチングして金属配線パターンを露出させる。
好ましくは、前記配線領域は、前記受光素子領域を覆うエッチング停止層を含み、前記開口部を形成するとき前記エッチング停止層が露出するまで前記配線領域をエッチングし、次に前記エッチング停止層をエッチングして前記受光素子領域を露出させる
製造方法は、更に、前記配線領域は、前記受光素子領域を覆うエッチング停止層を含み、前記エッチング停止層が露出するまで前記配線領域をエッチングし、次に前記エッチング停止層を含む配線領域上に前記タンタル膜を形成し、次に前記エッチング停止層が露出するまで前記タンタル膜をエッチングし、次に前記エッチング停止層をエッチングして前記受光素子領域を露出させる
本発明によれば、配線領域の最上層にタンタル膜を形成することで、外部からの光を遮光し、不要な光が回路素子領域に入射することを防止することができる。さらにタンタル膜は、耐腐食性や耐熱性に非常に優れているため、タンタル膜を最上層とし、この上に他の保護膜を形成する必要はなく、既存の構造をそのまま利用することができ、コスト増加を抑制することができる。
以下、本発明の最良の実施形態について図面を参照して詳細に説明する。なお、図面は、発明の特徴部分を明示し分かり易くする説明するための誇張を含むものであり、必ずしも実際の半導体装置のスケールと同一ではない。また、図9に示す構成と同一のものについては同一参照番号を付してある。
図1(a)は、本発明の実施例に係る半導体装置の平面図、図1(b)はそのA1−A1線断面図である。本実施例に係る半導体装置200は、シリコン基板(基板上に形成されたエピタキシャル等の半導体層を含む)110を有し、シリコン基板110は、PINフォトダイオードが形成された受光素子領域120と、PINフォトダイオードにより光電変換された電流を電圧に変換して増幅する回路素子等が形成された周辺回路領域130とを含んでいる。
受光素子領域120の表面には、通常、反射防止膜(例えば、酸化シリコン膜と窒化シリコン膜からなる)が形成されている。外部からの反射光は、反射防止膜を透過して基板表面に形成されたPINフォトダイオードを照射する。PINフォトダイオードは、逆バイアス電圧の印加により空乏領域を形成する。空乏領域に光が入射されると、電子−正孔対が発生され、電子、正孔が逆バイアスされた電極に移動し、光電流が検出される。検出された電流は、電圧に変換されて増幅された後に、後述するコンタクトホール240に形成されたボンディングワイヤ等を介して外部端子から出力される。
シリコン基板110上には、回路素子領域の回路素子と電気的に接続された金属配線を含む多層配線領域210が形成されている。例えば、多層配線領域210は、4層の金属配線層を含み、金属配線層間は、PSG、SOG、TEOS等の層間絶縁膜が形成されている。金属配線層は、層間絶縁膜に形成されたヴィアホール内のヴィアコンタクトまたは埋め込みプラグ等によって電気的に接続されている。最上の金属配線パターン212(図9に示した遮光メタル配線層150、152、154に対応)は、Siからなる保護膜214によって覆われている。
多層配線領域210は、受光素子領域120の開口部Hを規定する第1の側壁220と、第1の側壁220に接続されたほぼ平坦な表面222と、多層配線領域の外縁を規定する第2の側壁224とを含んでいる。図示する例では、第2の側壁224は、チップを矩形状に切断するときのスクライブ領域に臨むものであるが、他の受光素子領域が隣接して形成されるような場合には、第2の側壁224は、他の受光素子領域の開口部を規定するものであってもよい。
本実施例において特徴的な構成は、多層配線領域210の主要部分を覆うように、タンタル(Ta)またはタンタル化合物から成るタンタル膜230が形成されている。図示するように、タンタル膜230は、第1の側壁220、表面222、第2の側壁224を覆っている。但し、タンタル膜230は、最上の金属配線パターン212とコンタクトをとるためのコンタクトホール240からは除外されている。コンタクトホール240によって露出された領域は、金属配線パターンのボンディングパッドとして機能し得る。図1には、1列に並んだ5つのコンタクトホール240が示されている。
タンタル膜230は、金属膜であるためそれ自身が光を遮光する機能を有している。多層配線領域210の表面222をタンタル膜230によって覆うことで、チップ表面を照射する光は、タンタル膜230によって反射され、最上の金属配線パターン212の間隙212aから内部に入射されることが防止される。また、第1の側壁220をタンタル膜230で覆うことによって、受光素子領域120を照射した光の一部が第1の側壁220から回路素子領域130内に入射することが防止される。同様に、第2の側壁224をタンタル膜230で覆うことによって、チップ外縁からの光が回路素子領域内に入射することが防止される。
さらにタンタル膜230は、耐腐食性、耐摩耗性が非常に高い性質を有している。このため、タンタル膜230は、保護膜としても機能し、タンタル膜230を保護する他の保護膜を必要とせず、大気中に露出することが可能である。また、タンタル膜230は、下地の保護膜214を構成するSiと非常に密着性がよく、基板に温度変化が生じても密着性は維持される。
図1に示す基板110は、パッケージ前に動作テストされる。コンタクトホール240にはマルチプローブが接触され、受光素子領域120には光が照射される。テスト工程では、一般に、レーザ光源ではなくLED光源が用いられる。レーザは、安全基準が高く、その使用が制限されるためである。LEDからの光は、レーザ光と異なり、拡がり角が大きいため、受光素子領域の開口部Hのみならずチップ全体を照射する。本実施例では、多層配線領域の主要部分にタンタル膜が形成されているため、LEDの光がタンタル膜で反射され、回路素子領域内に入射されない。これにより、信頼性を高いテスト結果を得ることができる。
次に、図1に示す半導体装置の第1の製造方法について説明する。図2(a)に示すように、基板上に回路素子領域130、受光素子領域120および多層配線領域210を形成する。このとき、多層配線領域210は、受光素子領域120上にも配され、受光素子領域120上にはエッチング停止層250が形成されている。エッチング停止層250は、多層配線領域210の金属配線パターンを形成するときに同時に形成される金属層であってもよいし、それ以外の絶縁層であってもよいが、多層配線領域210の層間絶縁膜(保護膜214を含む)252とエッチングの選択比が大きい材料であることが望ましい。
次に、図2(b)に示すように、公知のフォトリソ工程を用い、基板上にマスクMを形成し、マスクMによって露出された多層配線領域210をエッチングする。エッチングは、好ましくは2段階のエッチングで行われる。最初のエッチング、例えばドライエッチングによりエッチング停止層250が露出するまで層間絶縁膜252が除去される。次いで、エッチング停止層250がウエットエッチングにより除去され、受光素子領域120(反射防止膜)が露出される。これにより、多層配線領域210に矩形状の開口部Hが形成される。エッチング停止層250は、上記したように層間絶縁膜252に対するエッチングの選択比が高いため、エッチングをエッチング停止層250で正確に停止させることができる。また、ドライエッチングにより開口部Hを規定する第1の側壁220や第2の側壁224には、幾分のテーパが形成される。
次に、マスクMを除去した後、図2(c)に示すように、基板全面にタンタル膜230を形成する。タンタル膜230は、好ましくはPVD装置を用いてスパッタリングにより形成され、その膜厚は2300±400Åである。開口部Hのアスクペクトが低いため、タンタル膜230は、第1および第2の側壁を含めてほぼ均一な膜厚で形成される。
次に、図3に示すように、公知のフォトリソ工程を用い、タンタル膜230のパターンニングが行われる。すなわち、タンタル膜230をエッチングにより加工することで、ボンディングパッド領域に対応する位置に開口232が形成され、受光素子領域120に対応する位置に開口234が形成される。タンタル膜230は、混酸による薬液またはプラズマによりエッチングされる。
次に、図3(b)に示すようにタンタル膜230によって露出された保護膜214にコンタクトホール240が形成され、金属配線パターン212が露出される。そして、露出された金属配線パターン212がボンディングワイヤによって外部端子に電気的に接続される。
次に、半導体装置の第2の製造方法について説明する。第1の製造方法の図2(a)と同様に、基板110上に、受光素子領域120、回路素子領域130および多層配線領域210を形成し、図4(a)に示すように、多層配線領域210上にマスクMを形成する。次に、マスクMをよって露出された多層配線領域210の層間絶縁膜252(保護膜214を含む)をエッチングし、開口部Hを形成する。このエッチングは、エッチング停止層250が露出するまで行われる。これにより、多層配線領域210には、第1の側壁220および第2の側壁224が形成される。第1の製造方法と異なり、第2の製造方法では、エッチング停止層250は残したままである。
次に、図4(b)に示すように、開口部Hを含む基板全面にタンタル膜230を形成する。次に、図4(c)に示すように、タンタル膜230を加工し、ボンディングパッド領域に対応する位置に開口232が形成され、受光素子領域120に対応する位置に開口234が形成される。受光素子領域120、特に表面の反射保護膜は、エッチング停止層250によって覆われているため、タンタル膜230のエッチングによるダメージから保護される。
次に、図5(a)に示すように、エッチング停止層250がウエットエッチングにより除去され、受光素子領域120が完全に露出される。最後に、図5(b)に示すように、多層配線領域210の開口232に対応する位置から保護膜214が除去され、コンタクトホール240が形成される。
第2の製造方法では、エッチング停止層250を層間絶縁膜252のエッチングとタンタル膜230のエッチングの双方に利用することで、受光素子領域120のエッチングのダメージを最小限にすることができる。
上記実施例では、多層配線領域210の主要部分をタンタル膜230で覆う例を示したが、タンタル膜230は、多層配線領域210の表面222の一部に形成されるものであってもよい。この場合、タンタル膜230は、最上の金属配線パターン212間の間212a隙を覆う位置に形成されることが望ましい。さらにタンタル膜230は、第1の側壁220や第2の側壁224の一部に形成されるものであってもよい。
上記実施例では、タンタル膜230を示したが、タンタルナイトライド(TaN)、タンタルシリコンナイトライド(TaSiN)のようなタンタル化合物を用いることができる。タンタル化合物は、タンタル膜と同様に耐腐食性に優れている。さらにタンタル膜は、他の層との積層構造を妨げるものではない
上記実施例では、受光素子領域120が1つの場合を例示したが、基板上に複数の受光素子領域が形成されるものであってもよい。また、受光素子領域の開口部Hは矩形状に限らず、円筒状または円錐状であってもよい。さらに上記実施例では、コンタクトホール240内にボンディングワイヤを接続する例を示したが、バンプ等の他の接続部材を用いるようにしてもよい。
次に、本実施例に係る半導体装置の適用例を説明する。図6は、光学ピックアップの一構成例である。光学ピックアップ400は、回転駆動されるディスクに記録されたデータを光学的に読取り、またはデータを光学的に書き込むための装置である。光学ピックアップ400は、青色光を出射するレーザ素子またはレーザダイオード素子を含む光源410と、スプリッタ420と、受光装置430、440とを有する。スプリッタ420は、光源410から出射された青色光をディスクDに反射させるとともにその一部を受光装置430へ透過し、さらに、ディスクDの反射光を受光装置440へ透過する。受光装置430は、光源410の光出力をモニタし、その結果に基づき青色光の光出力が安定化される。受光装置440は、ディスクDの反射光をモニタし、その結果に基づきフォーカス制御やトラッキング制御が行われる。また、受光装置440は、ディスクDに書き込まれたデータの読取りにも使用される。
上記した本実施例に係る半導体装置200は、このような受光装置430、440に適用される。受光装置430、440は、青色光を受光するためのPINフォトダイオードを含み、PINフォトダイオードによって検出された信号を増幅したり、あるいは処理するための回路を1つのシリコンチップ上に集積する。集積回路は、複数のMOSトランジスタ、バイポーラトランジスタ等を含んでいる。また、PINフォトダイオードが受光する光は、青色光に限定されず、赤色光などの他の波長の光でも良い。
本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図1(a)は、本発明の実施例に係る半導体装置の概略構成を示す平面図、図1(b)は、そのA1−A1線断面図である。 本実施例に係る半導体装置の第1の製造工程を示す断面図である。 本実施例に係る半導体装置の第1の製造工程を示す断面図である。 本実施例に係る半導体装置の第2の製造工程を示す断面図である。 本実施例に係る半導体装置の第2の製造工程を示す断面図である。 本実施例の半導体装置を光学ピックアップに適用した例を示す図である。 従来のPINフォトダイオードの構成を示す断面図である。 従来のPINフォトダイオードの構成を示す断面図である。 従来の受光用半導体装置の平面図とそのA−A線断面図である。
110:シリコン基板
120:受光素子領域
130:回路素子領域
200:半導体装置
210:多層配線領域
212:金属配線パターン
212a:間隙
214:保護膜
220:第1の側壁
222:表面
224:第2の側壁
230:タンタル膜
232、234:開口
250:エッチング停止層
252:層間絶縁膜

Claims (10)

  1. 半導体領域に形成された少なくとも1つの受光素子領域と、
    半導体領域に形成された少なくとも1つの回路素子領域と、
    前記少なくとも1つの回路素子領域上に形成された配線領域と
    前記配線領域の最上層に形成された、タンタルまたはタンタル化合物から成るタンタル膜と、
    を有し、
    前記配線領域は、前記受光素子領域に臨む第1の側壁を含み、前記タンタル膜は、前記第1の側壁上に形成され、
    前記配線領域は、前記回路素子領域の回路素子と電気的に接続された金属配線層と、当該金属配線層上に形成された絶縁層とを含み、
    前記タンタル膜が前記絶縁層上に形成され、
    前記タンタル膜および前記絶縁層に開口が形成され、前記開口によって前記金属配線層の一部が露出され、当該露出された領域が外部接続領域として機能する、
    半導体装置。
  2. 前記金属配線層は、第1の金属配線パターンと当該第1の金属配線層から離間して形成された第2の金属配線パターンとを含み、第1および第2の金属配線パターンの間隙上に前記タンタル膜が位置する、請求項に記載の半導体装置。
  3. 前記配線領域は、スクライブ領域に臨む第2の側壁を含み、前記タンタル膜は、前記第2の側壁上に形成される、請求項1または2に記載の半導体装置。
  4. 半導体領域に形成された少なくとも1つの受光素子領域と、
    半導体領域に形成された少なくとも1つの回路素子領域と、
    前記受光素子領域に臨む第1の側壁と外縁部を規定する第2の側壁とを含み、前記少なくとも1つの回路素子領域上に形成された配線領域と
    を有し、
    前記配線領域は、前記回路素子領域の回路素子に電気的に接続された少なくとも第1および第2の金属配線パターンと、当該第1および第2の金属配線パターン上に形成された絶縁層と、第1および第2の金属配線パターンの間隙を覆いかつ前記第1および第2の側壁に延在するように前記絶縁層上に形成されたタンタルまたはタンタル化合物から成るタンタル膜とを有し、
    前記タンタル膜とその下方の絶縁層の一部に開口が形成され、当該開口によって第1または第2の金属配線パターンが外部接続のために露出されている、
    半導体装置。
  5. 前記タンタル化合物は、タンタルナイトライド(TaN)、タンタルシリコンナイトライド(TaSiN)である、請求項1ないしいずれか1つに記載の半導体装置。
  6. 前記絶縁層は、シリコン窒化物である、請求項1ないしいずれか1つに記載の半導体装置。
  7. 請求項1ないしいずれか1つに記載の半導体装置と、
    記録媒体に光を照射する光源と
    を含み、
    前記半導体装置の受光素子領域に、前記光源から出射された光の一部または前記記録媒体からの反射光が入射される、光学読取装置。
  8. 少なくとも1つの受光素子領域、少なくとも1つの回路素子領域、および前記受光素子領域と前記回路素子領域上に配線領域が形成された基板を用意し、
    前記配線領域の一部をエッチングして前記受光素子領域に対応する位置に開口部を形成し、
    前記開口部を含む前記配線領域上にタンタルまたはタンタル化合物から成るタンタル膜を形成し、
    前記タンタル膜の一部をエッチングして前記受光素子領域を露出させる工程と、
    を含み、
    受光素子領域上のタンタル膜をエッチングするとき前記配線領域の外部接続領域のタンタル膜を同時にエッチングし、次にタンタル膜によって露出された前記配線領域の絶縁層をエッチングして金属配線パターンを露出させる、
    半導体装置の製造方法。
  9. 前記配線領域は、前記受光素子領域を覆うエッチング停止層を含み、
    前記開口部を形成するとき前記エッチング停止層が露出するまで前記配線領域をエッチングし、次に前記エッチング停止層をエッチングして前記受光素子領域を露出させる、請求項に記載の製造方法。
  10. 前記配線領域は、前記受光素子領域を覆うエッチング停止層を含み、
    前記エッチング停止層が露出するまで前記配線領域をエッチングし、次に前記エッチング停止層を含む配線領域上に前記タンタル膜を形成し、次に前記エッチング停止層が露出するまで前記タンタル膜をエッチングし、次に前記エッチング停止層をエッチングして前記受光素子領域を露出させる、請求項に記載の製造方法。
JP2008103003A 2008-04-11 2008-04-11 半導体装置 Active JP4770864B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008103003A JP4770864B2 (ja) 2008-04-11 2008-04-11 半導体装置
US12/421,111 US7928529B2 (en) 2008-04-11 2009-04-09 Semiconductor device
US13/044,108 US20110159637A1 (en) 2008-04-11 2011-03-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008103003A JP4770864B2 (ja) 2008-04-11 2008-04-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2009253235A JP2009253235A (ja) 2009-10-29
JP4770864B2 true JP4770864B2 (ja) 2011-09-14

Family

ID=41266182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008103003A Active JP4770864B2 (ja) 2008-04-11 2008-04-11 半導体装置

Country Status (2)

Country Link
US (2) US7928529B2 (ja)
JP (1) JP4770864B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100070576A (ko) * 2008-12-18 2010-06-28 주식회사 동부하이텍 수직형 이미지 센서의 제조 방법
JP5766062B2 (ja) * 2011-08-05 2015-08-19 キヤノン株式会社 軟x線検出装置、及び軟x線検出システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250694A (ja) * 1995-03-15 1996-09-27 Toshiba Corp 固体撮像装置及びその製造方法
JP3629360B2 (ja) * 1998-01-27 2005-03-16 シャープ株式会社 回路内蔵受光素子の製造方法
US6118142A (en) * 1998-11-09 2000-09-12 United Microelectronics Corp. CMOS sensor
JP3463014B2 (ja) * 2000-01-14 2003-11-05 シャープ株式会社 半導体装置および半導体装置の製造方法
JP3628936B2 (ja) 2000-05-11 2005-03-16 日本テキサス・インスツルメンツ株式会社 フォトダイオードの製造方法
JP3615144B2 (ja) * 2000-11-22 2005-01-26 イノテック株式会社 固体撮像装置
KR100745985B1 (ko) * 2004-06-28 2007-08-06 삼성전자주식회사 이미지 센서
US7193289B2 (en) * 2004-11-30 2007-03-20 International Business Machines Corporation Damascene copper wiring image sensor

Also Published As

Publication number Publication date
US7928529B2 (en) 2011-04-19
US20090278221A1 (en) 2009-11-12
JP2009253235A (ja) 2009-10-29
US20110159637A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
JP4770857B2 (ja) 半導体装置
JP5007614B2 (ja) Pinフォトダイオード
KR101448369B1 (ko) Bsi 칩들에서의 다중 금속막 스택
US7745857B2 (en) Semiconductor device and its manufacturing method
WO2008029767A1 (fr) Dispositif de réception de lumière et procédé de fabrication de dispositif de réception de lumière
CN101026173B (zh) 半导体装置及其制造方法
US7821092B2 (en) Semiconductor device
JP4770864B2 (ja) 半導体装置
JP3366226B2 (ja) 分割フォトダイオード及び回路内蔵受光素子
JP4208172B2 (ja) フォトダイオードおよびそれを用いた回路内蔵受光素子
JP2018098399A (ja) 半導体受光素子
JP4835658B2 (ja) Pinフォトダイオードおよびその製造方法
JP2009004644A (ja) 半導体装置の製造方法及び半導体装置
US8102016B2 (en) Semiconductor integrated circuit device and method for manufacturing same
JP2007329323A (ja) 半導体装置及びその製造方法
US20070207564A1 (en) Method for manufacturing a semiconductor device
JP2010183032A (ja) 受光素子、半導体装置とその製造方法、光ピックアップ装置及び光ディスク記録再生装置
TWI660491B (zh) 影像感測器
JP5139923B2 (ja) 半導体受光素子
JP2007250917A (ja) 光半導体装置およびその製造方法
JP2009277862A (ja) 受光素子、光ピックアップ装置、光ディスク装置および受光装置
JP2006216757A (ja) 光半導体装置およびその製造方法
JP2007242675A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4770864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250