JP2007242675A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】配線が形成される回路部が受光部に隣接して形成される光検出器において、受光部への入射光を透過する開口部の底面の膜厚が不均一となる。
【解決手段】基板上に積層した第１層間絶縁膜９２の回路部に対応する領域をエッチバックして、受光部における第１層間絶縁膜９２の表面を高くする。その上に、第１Ａｌ層９４を積層しパターニングして、回路部に配線を形成する。第１Ａｌ層９４のパターンが形成されない受光部に、第１Ａｌ層９４の膜厚に応じた高さの第１層間絶縁膜９２の凸部が存在することで、その上に積層される第２層間絶縁膜９６の表面が平坦に形成される。これにより、基板上に積層される上部構造層が受光部近傍にて平坦となり、この上部構造層をエッチバックして受光部に形成する開口部の底面も平坦性が向上する。
【選択図】図４

Description

本発明は、共通の半導体基板に受光部と回路部とが隣接配置された半導体装置及びその製造方法に関し、特に、半導体基板上に積層された配線、層間膜等の上部構造層の平坦化に関する。

近年、情報記録媒体として、ＣＤ（Compact Disk）やＤＶＤ（Digital Versatile Disk）といった光ディスクが大きな位置を占めるようになってきた。これら光ディスクの再生装置は、光ピックアップ機構により光ディスクのトラックに沿ってレーザ光を照射し、その反射光を検知する。そして、反射光強度の変化に基づいて記録データが再生される。

光ディスクから読み出されるデータレートは非常に高いため、反射光を検知する光検出器は、応答速度の速いＰＩＮフォトダイオードを用いた半導体素子で構成されている。当該半導体素子の受光部にて発生した微弱な光電変換信号は増幅器にて増幅され、後段の信号処理回路へ出力される。ここで、光電変換信号の周波数特性の確保やノイズの重畳を抑制する観点から、受光部と増幅器との間の配線長をできるだけ短くするように構成される。この観点と、光検出器の製造コスト低減の観点とから、受光部と増幅器等を含む回路部とは同一の半導体チップ上に形成することが好適である。

図６は、同一半導体基板に受光部と回路部とが隣接配置された光検出器の模式的な断面図である。受光部４に対応する領域の半導体基板２にはＰＩＮフォトダイオードの構造が形成され、回路部６に対応する領域にはトランジスタ等の回路素子が形成される。

図６の光検出器は２層配線構造であり、配線構造層１０として、半導体基板２上に、第１層間絶縁膜１２、第１アルミニウム（Ａｌ）層１４、第２層間絶縁膜１６、第２Ａｌ層１８、第３層間絶縁膜２０が順次積層される。第１Ａｌ層１４及び第２Ａｌ層１８はそれぞれフォトリソグラフィ技術を用いてパターニングされる。例えば、第１Ａｌ層１４により配線２２及び平坦化パッド２４が回路部６に形成され、第２Ａｌ層１８により、配線２６及び平坦化パッド２８が回路部６に形成される。回路部６の配線構造層１０の上には、遮光のためのＡｌ層３０が積層され、さらに、保護膜としてシリコン酸化膜３２及びシリコン窒化膜３４が順次積層される。なお、層間絶縁膜は、ＳＯＧ（Spin on Glass）、ＢＰＳＧ（Borophosphosilicate Glass）、ＴＥＯＳ（Tetra-ethoxy-silane）などの材料を用いて形成される。

さて、配線構造層１０を含む上部構造層３８は、受光部４の半導体基板２の上にも積層される。受光部４における半導体基板２への光の入射効率を高めるためには、この上部構造層３８を除去することが好ましい。そこで、周囲の回路部６においては上部構造層３８を残しつつ、受光部４において選択的にエッチバックを行って、受光部４に上部構造層３８の開口部３６が形成される。

ここで、受光部４において上記各Ａｌ層は上部構造層３８の積層時に予めパターニングにより除去され、当該受光部４には層間絶縁膜１２，１６，２０等が積層される。すなわちＡｌ層が除去されている分、受光部４の上部構造層３８は周囲の回路部６よりも窪み得る。

その後、受光部４における半導体基板２への光の入射効率を高めるために、受光部４の上部構造層３８をエッチバックし、開口部３６を形成することが行われる。例えば、開口部３６の底部には、積層された層間絶縁膜の一部の厚みだけが残され得る。このように受光部４において上部構造層３８をエッチングによって薄くすることにより、半導体基板２へ光の透過率が向上し、レーザ反射光による光電変換信号の確保が図られる。ちなみに、図６では、受光部４上に積層された各層のうちエッチングで除去される部分を点線で示した。すなわち、シリコン窒化膜３４’、シリコン酸化膜３２’、層間絶縁膜２０’及び層間絶縁膜１６’がエッチングされ、残存する層間絶縁膜によって受光部４の表面の保護層４０が形成される。

各層間絶縁膜は上記ＳＯＧのような流動性を有する材料をスピンコート等の方法で塗布して形成される。ここで、回路部６には上述のように配線及び平坦化パッドを構成する金属膜が配置されるため、受光部４と回路部６との境界には当該金属膜の有無に応じた段差が生じる。この段差の窪んだコーナーには塗布材料が溜まりやすい。すなわち、エッチング処理前での受光部４の周縁部での層間絶縁膜の厚さは受光部４の中央部よりも厚くなる。特に、層間絶縁膜の凹凸を抑制するために金属膜が回路部６に比較的高い面積密度で残される上述の構成では、金属膜の厚さの分、回路部６における層間絶縁膜の表面は高くなる。それと共に、受光部４の周縁での層間絶縁膜１６，２０の厚みが増し、また層間絶縁膜が厚い範囲が受光部４のより内側まで拡大する。このようにして形成された層間絶縁膜２０の表面の形状は、その上に積層される保護膜の形状に反映され、さらに、エッチバックにより開口部３６を形成した後の受光部４の保護層４０の形状にも反映される。すなわち、保護層４０の受光部４の周縁での厚みが厚い範囲は、層間絶縁膜１６，２０と同様に受光部４の比較的内側まで拡大する。そのため、受光部４の周縁での入射光の減衰の影響や、当該周縁にて保護層表面が傾斜を有することによる入射光の屈折の影響が大きくなり、受光面内での光感度の不均一性が顕著となり得るという問題があった。特に、エッチング量を増やす程、保護層４０の中央部と周縁部とでの厚みの比が大きくなり、受光部４の中央と周縁とでの入射光の減衰の差異が拡大し得る。

本発明は上記問題を解決するためになされたものであり、受光部における上部構造層の平坦化を図り、ひいては、開口部の底面の平坦性を確保して、受光部への入射光の均一性を向上することを目的とする。

本発明に係る半導体装置は、共通の半導体基板に受光部と回路部とが隣接配置されるものであって、前記半導体基板上に積層され、前記受光部での表面が前記回路部での表面より高く形成される下地膜と、前記回路部における前記下地膜上に形成された配線と、前記配線の形成後に前記受光部及び前記回路部の上に積層される層間膜と、を有する。前記受光部と前記回路部との間の前記下地膜の表面高さの差は、前記配線の厚みに応じた大きさとすることができる。

本発明によれば、下地膜を回路部より受光部にて高くすることにより、回路部に選択的に配線を形成した後における回路部と受光部との表面の高低差が抑制され、その上の層間膜の平坦性が向上する。

本発明に係る半導体装置製造方法は、共通の半導体基板に受光部と回路部とが隣接配置される半導体装置を製造する方法であって、前記半導体基板上に下地膜を積層する下地膜積層工程と、前記回路部における前記下地膜を選択的にエッチングし、前記受光部と前記回路部との間にて前記下地膜の表面に段差を形成する段差形成工程と、前記段差形成工程後に、前記下地膜上に導電膜を積層し、当該導電膜をパターニングして配線を形成する配線形成工程と、前記配線形成工程後に、前記受光部及び前記回路部の上に層間膜を積層する層間膜積層工程と、を有する。

上記本発明に係る製造方法は、前記半導体基板上に、前記下地膜、前記配線及び前記層間膜を含む上部構造層を積層した後、前記受光部における前記上部構造層をエッチングして開口部を形成する開口部形成工程を含み得る。層間膜の平坦化により上部構造層の表面の平坦化が図られ、ひいてはこれをエッチバックして形成される開口部の底面の平坦化が図られる。

他の本発明に係る半導体装置製造方法においては、前記段差形成工程が、前記下地膜上にポジ型及びネガ型の感光性のうちのいずれかを有する第１フォトレジスト膜を積層する第１フォトレジスト膜積層工程と、フォトマスクを用い、フォトリソグラフィ法により前記第１フォトレジスト膜をパターニングして、前記受光部の位置に対応して第１エッチングマスクを形成する第１エッチングマスク形成工程と、前記第１エッチングマスクを通して露出した前記下地膜をエッチングして前記段差を形成する下地膜エッチング工程と、を有し、前記開口部形成工程が、前記上部構造層上に前記第１フォトレジスト膜とは反対の前記感光性を有する第２フォトレジスト膜を積層する第２フォトレジスト膜積層工程と、前記第１エッチングマスク形成工程と共通の前記フォトマスクを用い、フォトリソグラフィ法により前記第２フォトレジスト膜をパターニングして第２エッチングマスクを形成する第２エッチングマスク形成工程と、前記第２エッチングマスクを通して露出した前記上部構造層をエッチングし、前記開口部を形成する上部構造層エッチング工程と、を有する。

本発明によれば、下地膜をエッチングするためのエッチングマスクのパターニング及び上部構造層をエッチングするためのエッチングマスクのパターニングが、１枚のフォトマスクを共用して行われる。このフォトマスクの共用により、フォトマスクの所要枚数が削減される。

上記各製造方法において、前記下地膜をリフロー可能な材質で形成し、前記導電膜の積層前にリフロー処理を行って前記段差の角を丸めるようにすることもできる。これにより、下地膜上に積層された導電膜をパターニングする際に、段差での導電膜のエッチング残りが生じにくくなる。

また、上記各製造方法においては、前記段差を前記導電膜の厚みに応じた大きさとすることもできる。このようにすることで、層間膜の平坦性が好適に実現され得る。

本発明によれば、層間膜の平坦性が向上し、ひいては上部構造層、開口部底面を平坦性が向上して、受光部への入射光の均一性が向上する。

以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。

本実施形態は、ＣＤやＤＶＤといった光ディスクの再生装置の光ピックアップ機構に搭載される光検出器である。

図１は、本実施形態に係る光検出器である半導体素子の概略の平面図である。本光検出器５０はシリコンからなる半導体基板に形成され、受光部５２と回路部５４とを含んで構成される。受光部５２は、例えば、２×２に配列された４つのＰＩＮフォトダイオード（ＰＤ）５６を含み、光学系から基板表面へ入射する光を２×２の４区画に分割して受光する。回路部５４は、例えば、受光部５２の周囲に配置される。回路部５４は例えば、ＣＭＯＳ５８等の回路素子を含み、これら回路素子を用いて、受光部５２からの出力信号に対する増幅回路やその他の信号処理回路を受光部５２と同一の半導体チップに形成することができる。なお、図１には示されていないが、回路部５４には、回路素子に接続される配線や受光部５２を構成する拡散層に接続される配線が配置される。これら配線は、半導体基板上に積層されるＡｌ膜をパターニングして形成される。

図２は、図１に示す直線Ａ−Ａ’を通り半導体基板に垂直な断面での受光部５２及び回路部５４の構造を示す模式的な断面図である。この断面には受光部５２の２つのＰＤ５６、回路部５４のＣＭＯＳ５８、及びそれらが形成された半導体基板６０上に積層される配線や層間絶縁膜等の構造が表されている。

本光検出器５０は、ｐ型不純物が導入されたｐ型シリコン基板であるＰ-sub層７０の一方主面に、Ｐ-sub層７０より不純物濃度が低く高比抵抗を有するエピタキシャル層７２が積層された半導体基板６０を用いて形成される。Ｐ-sub層７０は各ＰＤ５６に共通のアノードを構成し、例えば、基板裏面から接地電位を印加される。分離領域７４は、基板表面側に設けられた配線７６により接地電位を印加され、Ｐ-sub層７０と共にアノードを構成する。

エピタキシャル層７２は、受光部５２ではＰＤ５６のｉ層を構成する。受光部５２において、エピタキシャル層７２の表面には、上述の分離領域７４及びカソード領域７８が形成される。

半導体基板６０の表面にはゲート酸化膜や局所酸化膜（ＬＯＣＯＳ）を構成するシリコン酸化膜８０が形成され、ゲート酸化膜の上にはＣＭＯＳ５８を構成するＭＯＳＦＥＴ等のゲート電極８２が例えば、ポリシリコンやタングステン（Ｗ）等を用いて形成される。さらにその上を覆って基板表面にシリコン酸化膜８４が形成される。

ＰＤ５６及びＣＭＯＳ５８等の回路素子の構造が形成された半導体基板６０上には、配線構造や保護膜等の構造が形成される。本光検出器５０は２層配線構造であり、配線構造層９０として、半導体基板６０上に、第１層間絶縁膜９２、第１Ａｌ層９４、第２層間絶縁膜９６、第２Ａｌ層９８、第３層間絶縁膜１００が順次積層される。

層間絶縁膜は、ＳＯＧ、ＢＰＳＧ、ＴＥＯＳといった材料を用いて形成される。本光検出器５０では、第１層間絶縁膜９２は、受光部５２での表面が回路部５４での表面より高くなるように形成される。この点については後述する。

第１Ａｌ層９４及び第２Ａｌ層９８はそれぞれフォトリソグラフィ技術を用いてパターニングされる。例えば、第１Ａｌ層９４により配線７６及び平坦化パッド１０２が回路部５４に形成され、第２Ａｌ層９８により、配線１０４及び平坦化パッド１０６が回路部５４に形成される。

上述のように分離領域７４はＰＤ５６の一部を構成し、受光部５２内又はその近傍に形成される。この分離領域７４への配線７６を第１Ａｌ層９４で形成することにより、パターニング後の第１Ａｌ層９４の配置領域は、受光部５２の近傍まで迫る一方、第２Ａｌ層９８の配置領域は、受光部５２から比較的離れた位置まで後退させることができる。なお、背景技術の欄にて上述したように、光ディスクから読み出されるデータレートは非常に高く、ＰＤ５６からの出力信号は高周波数となり得る。そこで、本光検出器５０は、分離領域７４のうち受光部５２の外周に位置する部分に直接、低抵抗の金属配線を接続し、周波数特性の確保を図る構成としている。

また、光検出器５０には、複数種類の光ディスクそれぞれに対応した受光部が混載されたり、再生データのピックアップ用とトラッキングサーボ用とで別々の受光部が設けられたりする。さらに、各受光部は、図１に示すように複数のＰＤ５６を含み得る。この場合に、図示しない光学部品の設計又は配置に応じて、受光部の間隔が狭められる。そのために、分離領域７４へのコンタクト部分だけでなく、受光部間を通す信号線も受光部に近接配置され得る。本光検出器５０では、分離領域７４へのコンタクト部分だけでなく、受光部に近接配置される他の配線も基本的に第１Ａｌ層９４を用いて形成される。

平坦化パッド１０２，１０６は、それぞれ配線７６，１０４の隙間に配置され、それぞれ第１Ａｌ層９４、第２Ａｌ層９８の上に積層される層間絶縁膜９６，１００の表面の凹凸を抑制する。

回路部５４の配線構造層９０の上には、遮光のためのＡｌ層１１０が積層され、さらに、保護膜としてシリコン酸化膜１１２が順次積層される。このようにして、半導体基板６０上に、配線構造層９０、Ａｌ層１１０及びシリコン酸化膜１１２を含む上部構造層１１４が形成される。

ここで、受光部５２のＰＤ５６への光の入射効率を高めるために、配線構造層９０及びその上の積層をエッチバックして、受光部５２に対応する領域に開口部１１６が形成される。開口部１１６の底部には、受光部５２の半導体基板６０表面の保護層１２０として、配線構造層９０を構成する層間絶縁膜が薄く残される。このように受光部５２において配線構造層９０をエッチングし開口部１１６を設けることにより、ＰＤ５６への光の透過率が向上し、レーザ反射光による光電変換信号の振幅の確保が図られる。なお、図２では、受光部５２上に積層された各層のうちエッチングで除去される部分を点線で示した。

本光検出器５０においては、開口部１１６の形成後、シリコン窒化膜１１８が堆積される。このシリコン窒化膜１１８は、シリコン酸化膜１１２と共に上面の保護膜を構成すると共に、側壁面及び底面に露出する層間絶縁膜を被覆する。シリコン窒化膜１１８は防湿性を有し、開口部１１６の側壁面及び底面から配線構造層９０への湿気の進入を抑制し、配線７６，１０４の劣化を防止する。

また、開口部１１６の底面を被覆するシリコン窒化膜１１８の厚さを調節することにより、当該シリコン窒化膜１１８に、開口部１１６の底面からＰＤ５６への入射光の反射を抑制する反射防止膜としての機能を持たせることができる。具体的には、反射防止膜としての好適なシリコン窒化膜１１８の厚みは、本光検出器５０が検出対象とするレーザ光の波長に応じて定まる。例えば、ＣＤやＤＶＤで用いられるレーザ光は７８０ｎｍ帯や６５０ｎｍ帯の波長を有する。シリコン窒化膜１１８の厚みを例えば、当該レーザ光の波長の１／４に応じた値とすることにより、反射防止の効果が得られる。

次に、図３から図５を用いて、本光検出器５０の製造方法を説明する。図３から図５は、本光検出器５０の製造方法の主要な工程における受光部５２及びその近傍の模式的な断面図を示している。

まず、上述したＰＤ５６やＣＭＯＳ５８等を形成した半導体基板６０上に、シリコン酸化膜８４を成膜する（図３（ａ））。シリコン酸化膜８４は例えば、ＣＶＤ（Chemical Vapor Deposition）法により堆積して形成される。さらに、シリコン酸化膜８４の上に、第１層間絶縁膜９２を形成する（図３（ａ））。第１層間絶縁膜９２は、例えば、ＢＰＳＧをＣＶＤ法等により堆積して形成することができる。

この第１層間絶縁膜９２の上に、ネガ型フォトレジストを例えば、スピンコート法により塗布してフォトレジスト膜１２２を成膜する（図３（ｂ））。このフォトレジスト膜１２２を、受光部５２に対応する領域を光透過可能に構成されたフォトマスク１２４を用いて露光する（図３（ｂ））。

しかる後、現像処理を行って、フォトレジスト膜１２２の未露光領域を除去することにより、受光部５２に対応する位置に残るフォトレジスト膜１２２’が形成される（図３（ｃ））。

このフォトレジスト膜１２２’をエッチングマスクとして第１層間絶縁膜９２をエッチバックして、回路部５４に対応する領域の第１層間絶縁膜９２の厚みを薄くする。一方、受光部５２に対応する領域には堆積当初の第１層間絶縁膜９２が残るので、受光部５２と回路部５４との間の第１層間絶縁膜９２の表面に段差１２６が形成される（図３（ｄ））。段差１２６の高さ、つまり第１層間絶縁膜９２のエッチバック量は、例えば、後に積層される第１Ａｌ層９４の厚みに応じた値に設定することができる。

このエッチングは、例えば、ドライエッチング法を用いて異方的に行うことができる。ドライエッチング法を用いて第１層間絶縁膜９２のエッチングを行った場合、段差１２６が急な角度になり、後に行われる第１Ａｌ層のパターニングにて段差１２６の隅にＡｌ層のエッチング残りが生じやすくなる。これを回避するために、受光部５２上のフォトレジスト膜１２２’を除去した後（図３（ｅ））、リフロー処理を行って、段差１２６の角を丸める（図３（ｆ））。ちなみに、第１層間絶縁膜９２のエッチバックはウェットエッチング法を用いて行うこともできる。このウェットエッチング法を用いた場合などは、段差１２６は比較的なだらかに形成され得る。その場合には、段差１２６を丸める処理を省略することも可能である。

エッチバックされた第１層間絶縁膜９２は、コンタクトホール形成等の処理を経た後、第１Ａｌ層９４を積層される（図４（ａ））。第１Ａｌ層９４は、例えば、ＰＶＤ（Physical Vapor Deposition）法により成膜することができる。第１Ａｌ層９４の上にフォトレジスト膜を形成し、これをパターニングして、配線７６や平坦化パッド１０２等の形成位置に残るフォトレジスト膜１２８を形成する（図４（ｂ））。このフォトレジスト膜１２８をエッチングマスクとして第１Ａｌ層９４をエッチングして、配線７６、平坦化パッド１０２等のＡｌパターンが形成される（図４（ｃ））。

フォトレジスト膜１２８を除去した後、第２層間絶縁膜９６が形成される（図４（ｄ））。第２層間絶縁膜９６は、例えば、ＳＯＧにより形成することができる。上述のように、段差１２６の高さと第１Ａｌ層９４の厚みとを実質的に等しく設定することで、第２層間絶縁膜９６が積層される土台は、受光部５２と回路部５４とで巨視的に平坦となる。これにより、受光部５２及び回路部５４の両方に亘って良好に平坦な第２層間絶縁膜９６を実現することができる。

第２層間絶縁膜９６に、コンタクトホール形成等の処理を施した後、第１Ａｌ層９４と同様にして、第２Ａｌ層９８の積層及びパターニングが行われ、配線１０４、平坦化パッド１０６等のＡｌパターンが形成される（図４（ｅ））。上述したように、第２Ａｌ層９８のパターンの配置領域は、第１Ａｌ層９４とは異なり、受光部５２から離れた位置まで後退させることができる。この第２Ａｌ層９８のパターン形成後に、第３層間絶縁膜１００が形成される（図４（ｅ））。第３層間絶縁膜１００は、例えば、ＳＯＧにより形成することができる。第２Ａｌ層９８のパターンが配置されない領域が受光部５２から離れた位置まで拡大されること、及びそのＡｌパターンが配置されない領域において第３層間絶縁膜１００の下地となる第２層間絶縁膜９６は上述の工程により平坦に形成されていることにより、第３層間絶縁膜１００は、受光部５２及びその近傍領域の上において平坦性を確保することが可能である。

第３層間絶縁膜１００の上に、さらに遮光Ａｌ層１１０及びシリコン酸化膜１１２を積層する（図４（ｆ））。これらの積層は、ＣＶＤ法やＰＶＤ法を用いて行うことができる。なお、遮光Ａｌ層１１０は、基本的に、回路部５４を覆い、かつ受光部５２を含む領域に開口が形成されるようにパターニングされる。

以上のようにして積層された上部構造層１１４の表面にフォトレジストを例えば、スピンコート法により塗布しフォトレジスト膜１３０を成膜する（図５（ａ））。このフォトレジスト膜１３０は、上記フォトレジスト膜１２２とは感光性が反対であるポジ型フォトレジストを塗布して形成される。このフォトレジスト膜１３０を、フォトレジスト膜１２２の露光処理に用いたのと同じフォトマスク１２４を用いて露光する（図５（ａ））。

しかる後、現像処理が行われる。フォトマスク１２４は上述のように受光部５２に対応する領域を光透過可能に構成されている。そのため、ポジ型のフォトレジスト膜１３０は受光部５２に対応する領域を露光され、当該領域を現像処理にて除去される。これにより、受光部５２に対応する位置に開口１３２を有するフォトレジスト膜１３０’が形成される（図５（ｂ））。

このフォトレジスト膜１３０’をエッチングマスクとして上部構造層１１４をエッチング除去し、受光部５２に対応する位置に開口部１１６を形成する（図５（ｃ））。このエッチングは、例えば、ドライエッチングを用いて異方的に行うことができる。開口部１１６の深さは、エッチング時間等の条件により調節可能であり、底部に保護層１２０分の層間絶縁膜が残るように制御する。

開口部１１６を形成するエッチバックが完了すると、フォトレジスト１３０’を除去する。そして、例えばＣＶＤ法を用いて窒化シリコンを堆積し、上部構造層１１４の上面、開口部１１６の側壁面及び底面にシリコン窒化膜１１８を形成する（図５（ｄ））。これにより図２に示す本光検出器５０の基本的な構造が形作られる。

本光検出器５０では、第１層間絶縁膜９２の受光部５２に対応する位置を凸形状に加工することによって、受光部５２及びその近傍での上部構造層１１４の上面の平坦化が図られる。この平坦な上面から開口部１１６を形成するエッチバックを始めることで、上面の平坦性が開口部１１６の底面に反映され、当該底面の平坦性が向上する。そのため、この底面を透過して受光部５２へ入射する光の開口面内での均一性が向上する。

上述の構成では、第１層間絶縁膜９２のエッチングマスクを形成するフォトリソグラフィと、上部構造層１１４のエッチングマスクを形成するフォトリソグラフィとを共通のフォトマスク１２４で行う例を示した。これにより、このフォトマスクの共用により、フォトマスクの所要枚数が削減され、マスク製造コストの低減が図られる。

なお、このようにフォトマスクを共用しつつも、フォトレジスト膜１２２’の寸法と、開口１３２の寸法とは、それぞれの露光条件等に応じて或る程度、相対的な大きさを変えることが可能である。例えば、それぞれの寸法は、それぞれの露光処理において露光時間を長くしてオーバー露光とすることで、最適露光時間にて得られる転写寸法（標準転写寸法）より或る程度拡大することが可能である。逆に、アンダー露光とすれば、標準転写寸法より或る程度小さな寸法に加工することができる。これにより、共通のマスクを用いつつ、エッチングマスクの寸法をそれぞれのエッチングプロセスが好適に行われる方向に微調整することができる。

本実施形態に係る光検出器である半導体素子の概略の平面図である。 本実施形態である光検出器の受光部及び回路部の構造を示す模式的な断面図である。 本実施形態の光検出器の製造方法の主要な工程における受光部及びその近傍の模式的な断面図である。 本実施形態の光検出器の製造方法の主要な工程における受光部及びその近傍の模式的な断面図である。 本実施形態の光検出器の製造方法の主要な工程における受光部及びその近傍の模式的な断面図である。 従来の光検出器の受光部及び回路部の構造を示す模式的な断面図である。

符号の説明

５０ 光検出器、５２ 受光部、５４ 回路部、５６ ＰＩＮフォトダイオード、５８ ＣＭＯＳ、６０ 半導体基板、７０ Ｐ-sub層、７２ エピタキシャル層、７４ 分離領域、７６，１０４ 配線、７８ カソード領域、８０，８４，１１２ シリコン酸化膜、８２ ゲート電極、９０ 配線構造層、９２ 第１層間絶縁膜、９４ 第１Ａｌ層、９６ 第２層間絶縁膜、９８ 第２Ａｌ層、１００ 第３層間絶縁膜、１０２，１０６ 平坦化パッド、１１０ 遮光Ａｌ層、１１４ 上部構造層、１１６ 開口部、１１８ シリコン窒化膜、１２０ 保護層、１２２，１２８，１３０ フォトレジスト膜、１２４ フォトマスク、１２６ 段差、１３２ 開口。

Claims (7)

1. 共通の半導体基板に受光部と回路部とが隣接配置される半導体装置であって、
   前記半導体基板上に積層され、前記受光部での表面が前記回路部での表面より高く形成される下地膜と、
   前記回路部における前記下地膜上に形成された配線と、
   前記配線の形成後に前記受光部及び前記回路部の上に積層される層間膜と、
   を有することを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記受光部と前記回路部との間の前記下地膜の表面高さの差は、前記配線の厚みに応じた大きさであること、を特徴とする半導体装置。
3. 共通の半導体基板に受光部と回路部とが隣接配置される半導体装置を製造する方法であって、
   前記半導体基板上に下地膜を積層する下地膜積層工程と、
   前記回路部における前記下地膜を選択的にエッチングし、前記受光部と前記回路部との間にて前記下地膜の表面に段差を形成する段差形成工程と、
   前記段差形成工程後に、前記下地膜上に導電膜を積層し、当該導電膜をパターニングして配線を形成する配線形成工程と、
   前記配線形成工程後に、前記受光部及び前記回路部の上に層間膜を積層する層間膜積層工程と、
   を有することを特徴とする半導体装置製造方法。
4. 請求項３に記載の半導体装置製造方法において、
   前記半導体基板上に、前記下地膜、前記配線及び前記層間膜を含む上部構造層を積層する上部構造層形成工程と、
   前記受光部における前記上部構造層をエッチングして開口部を形成する開口部形成工程と、
   を有することを特徴とする半導体装置製造方法。
5. 請求項４に記載の半導体装置製造方法において、
   前記段差形成工程は、
   前記下地膜上にポジ型及びネガ型の感光性のうちのいずれかを有する第１フォトレジスト膜を積層する第１フォトレジスト膜積層工程と、
   フォトマスクを用い、フォトリソグラフィ法により前記第１フォトレジスト膜をパターニングして、前記受光部の位置に対応して第１エッチングマスクを形成する第１エッチングマスク形成工程と、
   前記第１エッチングマスクを通して露出した前記下地膜をエッチングして前記段差を形成する下地膜エッチング工程と、
   を有し、
   前記開口部形成工程は、
   前記上部構造層上に前記第１フォトレジスト膜とは反対の前記感光性を有する第２フォトレジスト膜を積層する第２フォトレジスト膜積層工程と、
   前記第１エッチングマスク形成工程と共通の前記フォトマスクを用い、フォトリソグラフィ法により前記第２フォトレジスト膜をパターニングして第２エッチングマスクを形成する第２エッチングマスク形成工程と、
   前記第２エッチングマスクを通して露出した前記上部構造層をエッチングし、前記開口部を形成する上部構造層エッチング工程と、
   を有することを特徴とする半導体装置製造方法。
6. 請求項３から請求項５のいずれか１つに記載の半導体装置製造方法において、
   前記下地膜は、リフロー可能な材質で形成され、
   前記導電膜の積層前にリフロー処理を行って前記段差の角を丸めるリフロー工程を有すること、を特徴とする半導体装置製造方法。
7. 請求項３から請求項６のいずれか１つに記載の半導体装置製造方法において、
   前記段差は、前記導電膜の厚みに応じた大きさであること、を特徴とする半導体装置製造方法。
   

Images