JP5389208B2 - 光電変換装置 - Google Patents

光電変換装置 Download PDF

Info

Publication number
JP5389208B2
JP5389208B2 JP2012053494A JP2012053494A JP5389208B2 JP 5389208 B2 JP5389208 B2 JP 5389208B2 JP 2012053494 A JP2012053494 A JP 2012053494A JP 2012053494 A JP2012053494 A JP 2012053494A JP 5389208 B2 JP5389208 B2 JP 5389208B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
film
photoelectric conversion
wiring layer
conversion device
diffusion suppressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012053494A
Other languages
English (en)
Other versions
JP2012134545A (ja )
Inventor
隆一 三島
裕章 成瀬
Original Assignee
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

本発明は光電変換装置及びその製造方法に関し、特に配線材料の層間絶縁膜への拡散を抑制する拡散抑制膜を有する光電変換装置及びその製造方法に関する。

近年、光電変換装置としてMOSトランジスタを用いたMOS型光電変換装置が盛んに開発されている。そのような光電変換装置において多画素化にともなう画素寸法の縮小化が進んでいる。これに伴って配線材料をアルミニウムから銅への変更が検討されている。
従来の銅配線を用いた光電変換装置としては、特許文献1に開示されるような構造が提案されている。一般の半導体デバイスにおいて、銅配線を使用する場合には、層間絶縁膜として一般に用いられる酸化膜中での拡散係数が大きいために、銅の拡散を抑制する拡散抑制層を配する必要がある。銅配線の上層の拡散抑制膜としてはSiN膜を用いる場合が多い。またこれは銅に限らず、配線材料の層間絶縁膜中における拡散係数が大きい場合には必要となる。

しかしながら、拡散抑制膜を光電変換装置で用いる場合は層間絶縁膜と拡散抑制膜との多層構造となり、これによる各層間絶縁膜と拡散抑制膜の界面での反射や多重干渉による影響で光電変換素子への入射光量の低下が発生する。このため、特許文献1においては光電変換素子に対応する領域の拡散抑制膜は除去されている。

特開2005−311015号公報

このように拡散抑制膜を除去することによって、層間絶縁膜と拡散抑制膜との界面における反射、多重干渉の影響による入射光量低下は低減される。しかし、受光部上の拡散抑制膜を除去するためのフォトリソグラフィー、エッチングなどの工程が増加する。さらにエッチングをプラズマ雰囲気で行う場合が多く、このような場合には光電変換素子へのエッチングダメージが光電変換装置の特性低下につながる場合がある。

また、特許文献1に記載されているように、拡散抑制膜の光電変換素子に対応する領域を除去した場合には、平坦性を保つことが困難となる。そうすると、光電変換素子に対応した領域にレンズを配する場合やカラーフィルタを配する場合に、形成面を平坦とする必要があり、さらに層間絶縁膜や平坦化膜を形成する必要が生じる。このような膜を積層する場合には、受光部からの合計膜厚が増大し入射光量の低下が懸念される。これは最上配線上の拡散抑制膜に限られたものではなく、それよりも下層配線層の拡散抑制膜に関しても同様であるが、最上配線層の場合に特に影響が大きい。

本発明は上記課題に鑑み、配線材料の拡散を抑制する拡散抑制膜を設けた場合においても、層間絶縁膜の総膜厚を厚膜化することなく、好適な集光構造を提供することを目的とする。

または、拡散抑制膜を設けた場合においても、簡易な工程で、入射光低下を低減することが可能な光電変換装置もしくはその製造方法を提供することを目的とする。

上述の目的を達成するため、本発明の光電変換装置は、半導体基板に配された光電変換素子と、前記半導体基板上に層間絶縁膜を介して複数の配線層が配された多層配線構造を有する光電変換装置であって、前記多層配線構造は、最上配線層と、前記最上配線層よりも下層に配される第1の配線層とを有し、前記第1配線層の上部に、前記第1の配線層に含まれる配線に接して、前記第1の配線層を構成する材料の拡散を抑制する第1の拡散抑制膜が配され、前記最上配線層の上部に、前記最上配線層に含まれる配線に接して、前記最上配線層を構成する材料の拡散を抑制する第2の拡散抑制膜が配され、前記第2の拡散抑制膜は、前記最上配線層及び前記層間絶縁膜の前記光電変換素子に対応する領域を覆って配されており、前記第2の拡散抑制膜の前記光電変換素子に対応する領域にレンズが配されており、前記レンズは、前記第2の拡散抑制膜の一部を用いて形成されているかもしくは、前記第2の拡散抑制膜に直接接して配されており、前記第1の拡散抑制膜の膜厚よりも前記第2の拡散抑制膜の膜厚が厚いことを特徴とする。

本発明によれば、例えば、拡散抑制膜を用いながら、簡易な工程でかつ入射光量の低下を低減可能な光電変換装置及びその製造方法を提供することが可能となる。

本発明の実施例1による光電変換装置の受光部周辺の断面図である。 図1に示す光電変換装置の製造方法を説明するための断面図である。 図1に示す光電変換装置の製造方法を説明するための断面図である。 図1に示す光電変換装置の製造方法を説明するための断面図である。 図1に示す光電変換装置の製造方法を説明するための断面図である。 本発明の実施例2による光電変換装置の画素領域の断面図である。 図6に示す光電変換装置の製造方法を説明するための断面図である。 図6に示す光電変換装置の製造方法を説明するための断面図である。 図6に示す光電変換装置の製造方法を説明するための断面図である。 本発明の実施例3の光電変換装置の断面図である。 本発明の実施例3の光電変換装置の平面配置図である。 本発明の実施例4の光電変換装置の断面図である。 本発明の実施例4の光電変換装置の変形例の断面図である。

図面を参照して、本発明の望ましい実施形態を詳細に説明する。

(実施例1)
図1は本発明の実施例1における光電変換装置の断面構造である。なお、本実施例の説明及び各図において、説明を簡単にするために半導体基板に形成された素子領域、素子分離領域などの詳細な構成の説明は省略する。

半導体基板111には、光電変換を行う光電変換素子として機能するフォトダイオード112が複数配されている。この光電変換素子が配された領域を画素領域とよぶ。そして半導体基板上111に、後述する層間絶縁膜に埋設された配線層114、117を含む多層配線構造が配されている。

半導体基板の上面には第1の層間絶縁膜113が配される。これには、シリコン酸化膜を用いることができる。この第1の層間絶縁膜に第1の配線層114が埋設される。第1の配線層114は、第1の層間絶縁膜113に溝を形成し、この溝に銅などの導電体を埋め込み、CMP工程により溝部以外の導電体を除去することにより形成される(ダマシンプロセス)。

そして第1の配線層を覆って第1の配線を構成する材料の拡散を抑制する第1の拡散抑制膜115が配される。拡散抑制膜としてはシリコン窒化膜やシリコン炭化膜を用いることができる。この第1の拡散抑制膜115は光電変換素子に対応する領域で選択的に除去され、層間絶縁膜と拡散抑制膜との界面における入射光の反射が低減された構成となっている。

そして、さらにその上にシリコン酸化膜からなる第2の層間絶縁膜116が配されている。そして、第2の層間絶縁膜116に、画素領域に配される配線層としては最上配線層となる第2の配線層117が埋設される。この第2の配線層も第1の配線層と同様の形成プロセスにより形成することができる。

その上部に第2の拡散抑制膜としてシリコン窒化膜118が配される。さらに第2の拡散抑制膜上の光電変換素子に対応する領域に、各光電変換素子に対応した層内レンズ119が配される。また、シリコン窒化膜は第2の拡散抑制膜とともに保護膜としても機能している。

本実施例の光電変換装置は、多層配線構造の最上配線層上に配された拡散抑制膜が、光電変換素子に対応する領域にも配置され、さらに拡散抑制膜を利用したレンズを配している。もしくは拡散抑制膜と別の層で、拡散抑制膜に直接接してレンズを配していてもよい。拡散抑制膜を、層間絶縁膜の光電変換素子に対応する領域を覆って配しているために、拡散抑制膜を除去したことによる段差が生じず、このような構成のレンズを形成することが可能となる。

これにより、拡散抑制膜を光電変換素子領域に対応する領域のみ除去する工程及びそのさらに上層に配置する層間絶縁膜を形成する工程を省略することが可能となる。ここで光電変換素子に対応する領域とは、光が光電変換装置へ入射した際の光路に該当する領域である。したがって、画素領域においては遮光部材などにより遮光されていない部分がこれにあたる。レンズを配することで、受光部(光電変換素子)への入射効率を高めることができる。

次に本実施例での光電変換装置の製造方法を説明する。配線材料として銅を用い、層間絶縁膜に配線が埋設された構造に関して説明する。

まず、半導体基板に光電変換素子112やトランジスタ(不図示)の電極領域として機能する複数の半導体領域及び素子間を分離する素子分離領域を形成する。

そして、半導体基板上にトランジスタのゲート電極となるポリシリコンを形成し(不図示)、シリコン酸化膜をCVD法(化学蒸着堆積法)により堆積する。その後、CMP法(化学的機械的研磨法)により平坦化することにより第1の層間絶縁膜113を形成する。

次に、第1の層間絶縁膜にダマシン法により第1の銅配線114を埋設する(図2)。その後シリコン窒化膜などにより第1の拡散抑制膜115を全面に形成した後、リソグラフィ技術及びドライエッチング技術により光電変換素子に対応した領域に配された拡散抑制膜115を除去する(図3)。しかし、層間絶縁膜との屈折率差がそれほど大きくない場合には、そのまま残してもよい。

次にCVD法によりシリコン酸化膜を形成し、第2の層間絶縁膜116を形成する。第2の層間絶縁膜の形成において、第1の拡散抑制膜の段差の影響を低減したい場合には、CMP法によって平坦化しても良い。

次に画素領域では最上配線層となる第2の配線層117をダマシン法により形成する(図4)。そして第2の拡散抑制膜として機能するシリコン窒化膜118をCVD法により形成する。この第2の拡散抑制膜は保護膜としても機能させるため、第1の拡散抑制膜よりも膜厚を厚くし、保護機能を高める(図5)。また保護特性を高めるために、光電変換素子に対応する領域も含めて全面を覆って配するのがよい。

その後、光電変換素子に対応する領域に層内レンズ119をリソグラフィ技術、及びドライエッチング技術などを用いて形成することで、本実施例の光電変換装置を形成する。

なお、本実施例では省略したが、第1の層間絶縁膜113と半導体基板111との間に、層間絶縁膜と半導体基板との界面における入射光の反射を低減させるために反射防止膜を用いることもできる。これには、例えばシリコン窒化膜を用いることができる。さらに、銅配線の形成においては、シングルダマシン法、デュアルダマシン法いずれの方法を用いて形成してもよく、配線層数も2層に限られたものではない。

また層内レンズ119は凸状レンズを形成したが、凹状レンズを形成することも可能である。またレンズの形成方法としては,第2の拡散抑制膜となるシリコン窒化膜を厚めに形成した後、レンズ形状としたレジストパターンをエッチングによりシリコン窒化膜に転写する。これにより、シリコン窒化膜の一部をレンズ形状とすることもできる。これにより、さらに工程を短縮化することが可能となる。また層内レンズ上部には必要に応じてカラーフィルタやマイクロレンズを設ける構造についても同様に適用できるものである。このような構成においても、第2の拡散抑制膜が光電変換素子に対応する領域で除去されていないために、層間絶縁膜や平坦化膜を別途設けることなく、これら部材を配することが可能となり,低背化することが可能となる。更に、第2の拡散抑制膜が光電変換素子に対応する領域も覆って配されているため、保護膜と拡散抑制膜とを兼ねた構造とすることが可能になる。これにより保護膜としての機能を有しつつ、拡散抑制膜をパターニングする工程をなくすことができる。

(実施例2)
図6は本発明の実施例2における光電変換装置の断面構造図である。本実施例は、実施例1を変形したものであり、最上配線層が埋設される層間絶縁膜(シリコン酸化膜)とその上部に配される拡散抑制膜(シリコン窒化膜)との界面に反射防止膜(シリコン酸窒化膜)を配した。シリコン酸窒化膜はシリコン酸化膜216とシリコン窒化膜219との界面における入射光の反射を抑制する。したがって、シリコン酸窒化膜に限られるものではなく、界面での反射を低減するものであればよい。

本実施例の製造方法について説明する。まず、第1の配線層214を形成し、第1の拡散抑制膜215を形成するところまでは実施例1と同様である。

その後、CVD法によりシリコン酸化膜216を形成する。第1の拡散抑制膜215の段差の影響を低減したい場合にはCMP法によって平坦化する。

そして、CVD法によりシリコン酸窒化膜218をシリコン酸化膜216(層間絶縁膜)上に形成する(図7)。これにより、シリコン酸化膜216とシリコン酸窒化膜218との2層構造(積層構造)が形成される。つまり、層間絶縁膜上に、層間絶縁膜と拡散抑制膜との界面における入射光の反射を低減する反射防止膜を形成し、層間絶縁膜と反射防止膜の積層構造を形成している。その後、この2層構造の配線を配置する領域に対してエッチングを行ない、配線溝を形成する(図8)。この時同時にビアホール部分もエッチングにより形成することもできる(デュアルダマシン)。そしてメッキなどにより銅を配線溝及びビアホールに形成し、溝部分以外の銅をCMP法により除去することにより第2の配線層217を形成する(図9)。そして、保護膜及び第2の配線層の材料の拡散抑制膜として機能するシリコン窒化膜219を形成する。そして、さらにシリコン窒化膜219上の光電変換素子に対応する領域に層内レンズ220を形成して図6の光電変換装置とする。

本実施例では、第2の層間絶縁膜216を構成するシリコン酸化膜と第2の配線層217上のシリコン窒化膜219との層間にシリコン酸窒化膜による反射防止膜218を配する。これにより、シリコン酸化膜216とシリコン窒化膜219界面での反射が抑制され、光の損失をさらに低減することが可能となる。

また本実施例の製造方法によれば、シリコン酸化膜216、シリコン酸窒化膜218の2層構造を形成した後、配線溝を形成する工程において、反射防止膜もシリコン酸化膜と同時にエッチングしている。これにより工程の短縮が可能となり、光電変換素子の受光部に対応する領域を含んだ配線層が配されない領域全体(配線溝が形成されない領域)に、反射防止膜を形成することが可能となる。

(実施例3)
図10、11は本発明の実施例3における光電変換装置の断面構造図及び平面配置図である。まず図11の平面配置図に関して説明する。

811は光電変換領域である。1つの光電変換素子から読み出される信号の単位を画素とし、光電変換素子が配されている領域を画素領域とよぶこともできる。画素は、1つの光電変換素子及びこの光電変換素子から出力線へ信号を読み出すための素子集合の最小単位である。この素子集合に含まれるのは、転送MOSトランジスタなどの転送部、増幅MOSトランジスタなどの増幅部、リセットMOSトランジスタなどのリセット部である。隣接する光電変換素子において、上記素子を共有することも可能であるが、この場合にも1つの光電変換素子の信号を読み出すための素子集合の最小単位で定義づけられる。

812が光電変換領域から読み出された信号を増幅するための信号処理回路である。ただし、増幅回路に限らず、画素のノイズをCDS処理により除去する回路であっても良い。また単に複数列から並列に読み出される信号をシリアルに変換するための回路であっても良い。813は画素領域に配されたMOSトランジスタを駆動するための垂直シフトレジスタである。814は信号処理回路のMOSトランジスタを駆動するための水平シフトレジスタである。812〜814が周辺回路に含まれうるものであり、これらが配された領域を周辺回路領域とよぶ。これら周辺回路は総じて言うならば、光電変換素子からの信号出力を制御しているということもできる。また、更に光電変換装置内においてAD変換を行なう場合には、AD変換回路がこれに含まれても良い。画素領域811及び周辺回路812〜814は同一半導体基板に配されている。

次に図10について説明する。半導体基板311には、光電変換素子として機能するフォトダイオード314がアレイ状に複数配された画素領域312が配されている。これは図11の811に対応する領域である。

また同一の基板上には周辺回路313も配されている。これは図11の8112〜814の何れかもしくは全てに対応する。画素領域の配線層数より周辺回路領域の配線層数のほうが多くなっている。

本実施例の光電変換装置の製造方法について説明する。画素領域の最上配線層となる第2の配線層320の形成までは、実施例1などを用いて形成すればよいため説明は省略する。

第2の配線層320を形成した後、第2の配線層320を覆って、拡散抑制膜として機能する第1のシリコン窒化膜321を形成する。周辺回路領域313においては、この第1のシリコン窒化膜321を層間絶縁膜として機能させる。この第1のシリコン窒化膜321に、第1のビアプラグ322を形成し、さらに周辺回路領域313に第3の配線層323を形成する。第3の配線層の配線材料としてはアルミニウムを用いることが好ましい。これは、第3の配線層で外部と電気的に接続するためのボンディングパッドを構成しており、ボンディングパッドと、外部のデバイスと電気的接続を取るための配線との接続が銅と比べて容易なためである。

そして、第3の配線層323上には第2のシリコン窒化膜324からなる保護膜を形成する。

したがって画素領域は、第1のシリコン窒化膜321、第2のシリコン窒化膜324が積層された構造となる。そしてこのシリコン窒化膜の積層構造に対して上述した転写エッチングなどにより、層内レンズ325を形成する。

本実施例での光電変換装置では、画素領域の最上配線層上のシリコン窒化膜を拡散抑制膜及び周辺回路領域の層間絶縁膜として兼用する。本実施例においても、拡散抑制膜を光電変換素子に対応する領域のみ除去する工程を省略でき、拡散抑制膜を除去した際に必要となる層間絶縁膜を形成することも必要なくなる。このため、画素領域の光電変換素子上の合計膜厚を低減できる。そして層内レンズを形成することで受光部への入射効率を高めることができる。

さらに、周辺回路領域においては第2の配線層と第3の配線層との間に配された層間絶縁膜がシリコン窒化膜単層となるため、ビアコンタクト形成が容易になる。

次に本実施例での光電変換装置の製造方法を説明する。

半導体基板311に光電変換素子をアレイ状に配置した画素領域312と周辺回路領域313を形成する。光電変換素子の形成や、周辺回路を構成するトランジスタ形成方法は従来と同じ方法で形成すればよい。第1の層間絶縁膜316は、シリコン酸化膜を例えばCVD法により堆積し、その後CMP法により平坦化することで形成する。

次に、第1の層間絶縁膜316にダマシン法によって第1の配線層317を埋設する。そして、第1の拡散抑制膜318を全面に形成し、その後リソグラフィ技術及びドライエッチング技術により受光部上が除去する。

周辺回路領域の第1の拡散抑制膜318は周辺回路領域全面にわたって形成されていてもよい。そして、例えばCVD法によりシリコン酸化膜からなる第2の層間絶縁膜319を形成する。第2の層間絶縁膜319の形成にあたっては、第1の拡散抑制膜318の段差の影響を抑制したい場合には、CMP法によって平坦化しても良い。

次に画素領域での最上配線層となる第2の配線層320をダマシン法により形成する。次に拡散抑制膜及び周辺回路領域の第3の層間絶縁膜として機能する第1のシリコン窒化膜321をCVD法により形成する。その後、周辺回路領域において、シリコン窒化膜321に第1のビアプラグを形成する。その後、第3の配線層323を形成した後、画素領域、周辺回路領域全体に第2のシリコン窒化膜324を形成する。

その後、画素領域に積層された第1のシリコン窒化膜321、第2のシリコン窒化膜324を用いて、光電変換素子に対応した領域に層内レンズ325を形成することで、本実施例における光電変換装置を形成する。

本実施例では、画素領域は2層の配線層、周辺回路領域は3層の配線層からなり、周辺回路領域の方が配線層の数が多い。そして周辺回路領域は、2層の銅配線層と1層のアルミニウム配線層で構成される。また、画素領域の配線層数は2層に限られるものではなく、また周辺回路部において、画素領域に配置されている配線層より上層の配線材料もアルミニウムに限定されるものではない。周辺回路領域においては、画素領域の最上配線層よりも上層に、シリコン窒化膜で形成された層間絶縁膜を介して銅配線を複数形成することも可能である。

(実施例4)
実施例1〜3においては、画素領域の最上配線層上に配された拡散抑制膜に関して述べてきた。実施例4においては、多層配線構造のうちの最上配線層以外の配線層及びその拡散抑制膜に関して述べる。

図12は本発明の実施例4の光電変換装置の断面図を示す。本実施例においては実施例2の構成に対して、更に画素領域の最上配線層以外の配線層(たとえば第1の配線層)の拡散抑制膜とその拡散抑制膜が接する層間絶縁膜の間に反射防止膜を設けた構造となっている。そしてこの拡散抑制膜は光電変換素子に対応する領域においてもパターニングされずに残されている構成となっている。このような構成によれば、第1の拡散抑制膜をパターニングする工程をなくすことができ、工程の簡易化をはかることが可能となる。あわせて、第1の拡散抑制膜をエッチングする際のエッチングダメージを光電変換素子に与えることが無くなる。図12を用いて本実施例の光電変換素子を説明する。図6と同様の構成に関しては同様の符号を付し詳細な説明は省略する。

図12において、第1の配線層214上に配された第1の拡散抑制膜221がその下地膜全体を覆って配されている。つまり、光電変換素子に対応する領域にも第1の拡散抑制膜221が配された構成となっている。そして第1の拡散抑制膜221の下部の光電変換素子212に対応する領域には反射防止膜222が配されている。これは、実施例2と同様のプロセスで形成することができる。

本実施例によれば、第1の拡散抑制膜もパターニングする必要がなくなるため、工程の簡易化をはかることが可能となる。また同時に第1の拡散抑制膜のパターニングのためのエッチング工程がなくなるため、光電変換素子に対するエッチングダメージもなくすことができる。

また本実施例の変形例を、図13に示す。変形例において実施例4と異なるのは、画素領域の最上配線層上の拡散抑制膜218と保護膜219を別の構成部材で形成している。

なお本発明はこれら実施例に限定されるものではなく、複数の実施例を適宜組み合わせることが可能である。また配線形成プロセスは層間絶縁膜に配線を埋設するダマシンプロセスに関して説明したがこれに限られるものではない。配線材料が銅などの層間絶縁膜内を拡散する拡散係数が大きいものを用いた場合に、拡散抑制膜を用いる光電変換装置であれば適用可能である。また配線材料に関しても銅に限られるものではなく、層間絶縁膜内の拡散が問題になる配線材料を用いる構成に適用可能である。

112 光電変換素子
114、117、214、217、317,320 配線層
118、219 拡散抑制膜
218 反射防止膜
119、220 レンズ

Claims (8)

  1. 半導体基板に配された光電変換素子と、
    前記半導体基板上に層間絶縁膜を介して複数の配線層が配された多層配線構造を有する光電変換装置であって、
    前記多層配線構造は、最上配線層と、前記最上配線層よりも下層に配される第1の配線層とを有し、
    前記第1配線層の上部に、前記第1の配線層に含まれる配線に接して、前記第1の配線層を構成する材料の拡散を抑制する第1の拡散抑制膜が配され、
    前記最上配線層の上部に、前記最上配線層に含まれる配線に接して、前記最上配線層を構成する材料の拡散を抑制する第2の拡散抑制膜が配され、前記第2の拡散抑制膜は、前記最上配線層及び前記層間絶縁膜の前記光電変換素子に対応する領域を覆って配されており、
    前記第2の拡散抑制膜の前記光電変換素子に対応する領域にレンズが配されており、前記レンズは、前記第2の拡散抑制膜の一部を用いて形成されているかもしくは、前記第2の拡散抑制膜に直接接して配されており、
    前記第1の拡散抑制膜の膜厚よりも前記第2の拡散抑制膜の膜厚が厚いことを特徴とする光電変換装置。
  2. 前記複数の配線層を構成する材料は銅であることを特徴とする請求項1記載の光電変換装置。
  3. 前記複数の配線層の少なくとも1つはダマシン構造であることを特徴とする請求項1または2のいずれかに記載の光電変換装置。
  4. 前記第1及び第2の拡散抑制膜はシリコン窒化膜を含んでいることを特徴とする請求項1〜3のいずれか1項に記載の光電変換装置。
  5. 前記層間絶縁膜と、前記第1及び第2の拡散抑制膜の界面には反射防止膜が配されていることを特徴とする請求項1〜4のいずれか1項に記載の光電変換装置。
  6. 前記反射防止膜は、シリコン酸窒化膜を含むことを特徴とする請求項5記載の光電変換装置。
  7. 更に、前記半導体基板に、前記光電変換素子からの信号出力を制御する周辺回路が配され、前記第2の拡散抑制膜が、前記周辺回路における異なる配線層の間に配される層間絶縁膜であることを特徴とする請求項1〜6のいずれか1項に記載の光電変換装置。
  8. 前記第2の拡散抑制膜が、保護膜を兼ねていることを特徴とする請求項1〜7のいずれか1項に記載の光電変換装置。
JP2012053494A 2012-03-09 2012-03-09 光電変換装置 Active JP5389208B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012053494A JP5389208B2 (ja) 2012-03-09 2012-03-09 光電変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012053494A JP5389208B2 (ja) 2012-03-09 2012-03-09 光電変換装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007044009 Division 2007-02-23

Publications (2)

Publication Number Publication Date
JP2012134545A true JP2012134545A (ja) 2012-07-12
JP5389208B2 true JP5389208B2 (ja) 2014-01-15

Family

ID=46649682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012053494A Active JP5389208B2 (ja) 2012-03-09 2012-03-09 光電変換装置

Country Status (1)

Country Link
JP (1) JP5389208B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6362482B2 (ja) * 2014-08-28 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4725092B2 (ja) * 2004-12-10 2011-07-13 ソニー株式会社 固体撮像装置及びその製造方法
JP4686201B2 (ja) * 2005-01-27 2011-05-25 パナソニック株式会社 固体撮像装置及びその製造方法
JP5087888B2 (ja) * 2006-08-28 2012-12-05 ソニー株式会社 固体撮像装置及びその製造方法
JP2008091643A (ja) * 2006-10-02 2008-04-17 Matsushita Electric Ind Co Ltd 固体撮像装置

Also Published As

Publication number Publication date Type
JP2012134545A (ja) 2012-07-12 application

Similar Documents

Publication Publication Date Title
US20040000669A1 (en) Solid-state imaging device, solid-state imaging apparatus and methods for manufacturing the same
US20060172450A1 (en) Manufacturing method for image pickup apparatus
US20060220025A1 (en) Image sensor and method of manufacturing the same
US20080079106A1 (en) Solid-state imaging device
JP2006191081A (ja) 受光領域が拡張されたイメージセンサ及びその製造方法
US20080142919A1 (en) CMOS image sensors with light shielding patterns and methods of forming the same
JP2008192951A (ja) 固体撮像装置およびその製造方法
JP2004221527A (ja) イメージ素子及びその製造方法
JP2009176777A (ja) 固体撮像装置とその製造方法、及びカメラ
JP2009277732A (ja) 固体撮像装置の製造方法
JP2009290000A (ja) 固体撮像装置
JP2011204915A (ja) 半導体装置、半導体装置の製造方法、半導体装置の設計方法、及び電子機器
JP2005209677A (ja) 半導体装置
JP2010258157A (ja) 固体撮像装置およびその製造方法
US7365298B2 (en) Image sensor and method for manufacturing the same
KR20040065963A (ko) 이미지 소자 및 그 제조 방법
US20090251573A1 (en) Solid-state imaging apparatus and manufacturing method thereof
JP2005012189A (ja) 光電変換装置およびその製造方法
US20090189236A1 (en) Solid-state imaging device and method for manufacturing the same
US20130321680A1 (en) Manufacturing method for semiconductor device and semiconductor device
US20100203665A1 (en) Methods of manufacturing an image sensor having an air gap
US20100176474A1 (en) Back-lit image sensor and method of manufacture
US20120268631A1 (en) Solid-state imaging device and method for manufacturing the same
US20120267690A1 (en) Solid-state image pickup device and image pickup system
JP2006093687A (ja) イメージセンサー及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131008