JP6440384B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6440384B2
JP6440384B2 JP2014115282A JP2014115282A JP6440384B2 JP 6440384 B2 JP6440384 B2 JP 6440384B2 JP 2014115282 A JP2014115282 A JP 2014115282A JP 2014115282 A JP2014115282 A JP 2014115282A JP 6440384 B2 JP6440384 B2 JP 6440384B2
Authority
JP
Japan
Prior art keywords
region
manufacturing
removal
semiconductor device
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014115282A
Other languages
English (en)
Other versions
JP2015230928A5 (ja
JP2015230928A (ja
Inventor
光輝 高見
光輝 高見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014115282A priority Critical patent/JP6440384B2/ja
Priority to US14/726,127 priority patent/US9601540B2/en
Publication of JP2015230928A publication Critical patent/JP2015230928A/ja
Publication of JP2015230928A5 publication Critical patent/JP2015230928A5/ja
Application granted granted Critical
Publication of JP6440384B2 publication Critical patent/JP6440384B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は半導体装置の製造方法に関する。
近年、半導体装置の一つである固体撮像装置において、導波路を設けた固体撮像装置が提案されている。特許文献１には、導波路を形成する時の平坦性を向上させる方法が開示されている。それは、導波路を形成するための絶縁体の開口に、埋め込み部材を形成した後に、周辺領域に配された埋め込み部材を除去してから、平坦化処理を行う方法である。
特開２０１２−１８２４２７号公報
特許文献１に記載された方法で平坦化処理を行えば１つの固体撮像装置の平坦性は向上するが、半導体ウエハ面内で同時に形成される他の固体撮像装置に相当する部分においては、埋め込み部材の膜厚ばらつきが生じてしまう可能性がある。固体撮像装置ではない半導体装置においても、開口に埋め込み部材を形成する構造を有し、平坦化処理を行う場合には、同様のばらつきが生じうる。そこで、本発明は、ウエハ面内をより平坦にすることが可能な半導体装置の製造方法を提供することを目的としている。
本発明の半導体装置の製造方法の１つは、それぞれが半導体装置となる複数の部分を有し、前記複数の部分のそれぞれの上に複数の開口を有する絶縁体が設けられたウエハを準備する工程と、前記複数の開口のそれぞれの中と、前記絶縁体の上とに埋め込み部材を形成する工程と、前記絶縁体の上に形成された埋め込み部材の少なくとも一部を除去する工程と、前記少なくとも一部を除去する工程の後に、前記埋め込み部材を平坦化する工程と、を有し、前記複数の部分は、第１部分と、前記第１部分よりも前記ウエハの外側に位置する第２部分と、を有し、前記第１部分と前記第２部分のそれぞれは、第１領域と、前記第１領域とは異なる位置の第２領域を有し、前記複数の開口は、前記第１部分と前記第２部分のそれぞれにおいて、前記第１領域に前記第２領域よりも高い密度で配置されており、前記少なくとも一部を除去する工程は、前記第１部分の前記第２領域に位置する埋め込み部材を除去する工程と、前記第２部分の前記第２領域に位置する埋め込み部材を除去する工程と有し、前記第１部分の前記第２領域に位置する埋め込み部材を除去する工程における第１除去量と、前記第２部分の前記第２領域に位置する埋め込み部材を除去する工程における第２除去量と、が異なる。
本発明によれば、ウエハ面内をより平坦にすることが可能な半導体装置の製造方法を提供することができる。
実施例１の固体撮像装置の製造方法を説明する断面模式図。 実施例１の固体撮像装置の製造方法を説明する断面模式図。 実施例１の固体撮像装置の製造方法を説明する平面模式図。 実施例１の固体撮像装置の製造方法を説明する断面模式図。 実施例２の固体撮像装置の製造方法を説明する断面模式図。 実施例３の固体撮像装置の製造方法を説明する断面模式図。 実施例３の固体撮像装置の製造方法を説明する断面模式図。
本発明は、半導体装置の製造方法に関するものであり、半導体ウエハに複数の半導体装置を形成する際の製造方法である。本発明によって、平坦化処理の後に、ウエハ面内での平坦性の向上が可能となる。また、本発明の製造方法は、例えば、固体撮像装置の製造方法として好適である。以下に、本発明の実施例として固体撮像装置の製造方法について説明する。
（実施例１）
本実施例の製造方法について、図１〜図４を用いて説明する。まず、図３（ａ）を用いてウエハ３００について説明する。図３（ａ）はウエハ３００と固体撮像装置となる部分３０４を説明するための平面模式図である。ここで、平面模式図は、各構成を平面視した時の図面であり、各構成の正射影図である。ウエハ３００は、中心３０５を有する円形状であり、一部外縁が中心３０５側に窪んだノッチ３０３を有する。ウエハ３００は、半導体ウエハ、例えばシリコンウエハであり、また、半導体基板やシリコン基板とも称される。ウエハ３００は、固体撮像装置となる有効領域３０１と、固体撮像装置にならない無効領域３０２とを有する。有効領域３０１には、１つの固体撮像装置、すなわち１つのチップとなる部分３０４が複数設けられている。この１つのチップとは、ウエハ３００をダイシングして個片化したものである。
複数の部分３０４は、ウエハ３００上に２次元に配置されている。複数の部分３０４のうち、任意の位置に設けられた部分３１１〜３１３に着目して、詳細な説明を行う。部分３１１は、部分３１１〜３１３のうち最も中心３０５の近くに位置している。部分３１３は、部分３１１〜３１３のうち最も中心３０５から離れ、外縁の近くに位置している。部分３１２は、部分３１１と部分３１３との間に位置し、部分３１１よりも中心３０５から離れて位置している。なお、中心３０５から外縁に向かう方向を、外側に向かう方向とする。
各部分の構成について、図３（ｂ）を用いて説明する。図３（ｂ）は、１つの部分３０４の平面模式図であり、すなわち固体撮像装置の平面構造を示す概略図である。図３（ｂ）において、部分３０４は、撮像領域１０３（第１領域）と、周辺領域１０４（第２領域）を備える。撮像領域１０３は、受光領域１０３ａや、遮光領域１０３ｂを含んでいてもよい。撮像領域１０３には、複数の画素が２次元状に配されている。遮光領域１０３ｂに配された画素は、光電変換素子が遮光された、いわゆるオプティカルブラック画素である。本実施例では、遮光領域１０３ｂは撮像領域１０３に含まれているものとしたが、周辺領域１０４が含んでいてもよい。周辺領域１０４は、撮像領域１０３以外の領域である。本実施例おいて、周辺領域１０４には、垂直走査回路３２２、水平走査回路３２３、列アンプ回路３２４、列ＡＤ変換回路３２５、メモリ３２６、タイミングジェネレータ３２７、パッド部３２８が配される。これらの回路は、画素からの信号を処理するための信号処理回路である。なお、上述の回路の一部が配されていなくてもよいし、他の回路が設けられていてもよい。
次に、本実施例の製造方法について、図１及び図２を用いて説明する。図１及び図２は、製造方法の各工程における部分３１１の断面模式図であり、図３（ｂ）で示す直線ＡＢに沿った断面模式図である。ここでは、複数の部分３０４のうち、部分３１１に着目して説明する。また、以降の説明において、一般の半導体プロセスで形成可能な構成については、詳細な説明は省略する。
図１（ａ）を用いて、絶縁体を有するウエハを準備する工程を説明する。まず、主面１０２の上に設けられた絶縁体を有するウエハである半導体基板１０１を準備する。半導体基板１０１には、部分３１１を含む複数の部分３０４が配列しており、各部分は撮像領域１０３と周辺領域１０４を有する。半導体基板１０１の主面１０２は、半導体基板１０１と素子が形成される領域の絶縁体との界面とする。この絶縁体とは、例えば、半導体基板１０１上に該半導体基板と接して配された熱酸化膜などである。
半導体基板１０１の中には、複数の素子を構成する複数の半導体領域が設けられている。撮像領域１０３には、光電変換素子１０５、フローティングディフュージョン（以下、ＦＤ）１０６、画素トランジスタ、ウェル１０７が設けられている。画素トランジスタは、増幅トランジスタや、リセットトランジスタを含む。光電変換素子１０５は、例えばフォトダイオードであり、電荷蓄積領域として機能するＮ型半導体領域を示す。ＦＤ１０６はＮ型半導体領域である。本実施例では、ＦＤ１０６は増幅トランジスタのゲート電極１１０ｂにプラグ１１４を介して電気的に接続されているが、信号出力線に電気的に接続されていてもよい。ウェル１０７には、信号を増幅する増幅トランジスタや、増幅トランジスタの入力ノードをリセットするリセットトランジスタなどのソース・ドレイン領域が設けられている（不図示）。周辺領域１０４には、ウェル１０８が設けられており、ウェル１０８には、信号処理回路を構成する周辺トランジスタのソース・ドレイン領域が設けられている。ここで、半導体基板１０１には、素子分離部１０９が設けられている。素子分離部１０９は、ＳＴＩ法などによって形成された、シリコン酸化膜からなる絶縁体である。
半導体基板１０１の上には、ゲート電極１１０ａ、１１０ｂが設けられている。ゲート電極１１０ａ、１１０ｂは、半導体基板１０１の主面１０２上に不図示のシリコン酸化膜などの絶縁膜を介して配される。ゲート電極１１０ａは光電変換素子１０５とＦＤ１０６との間の電荷の転送を制御する。ゲート電極１１０ｂは画素トランジスタ、周辺トランジスタのゲートである。
半導体基板１０１の上に設けられた絶縁体は、少なくとも複数の層間絶縁膜を有する。図１（ａ）においては、絶縁体は、半導体基板１０１の主面１０２の上に設けられた、保護層１１１と、エッチングストップ部材１１７と、複数の層間絶縁膜１１３ａ〜１１３ｅと、複数の拡散防止膜１１５を含む。また、絶縁体は、その内部に配線構造を有していてもよい。配線構造は、例えば第１配線層１１２ａ、第２配線層１１２ｂ、それらと電気的に接続するプラグ１１４などを含む。層間絶縁膜は、複数の配線層や半導体基板などを互いに絶縁するために設けられている。保護層１１１は、シリコン窒化膜であるが、シリコン窒化膜、シリコン酸化膜を含む複数の層で構成されてもよい。保護層１１１は、後の工程で光電変換素子に与えられうるダメージを低減する機能、反射防止の機能、あるいはシリサイド工程における金属の拡散を防止する機能を有していてもよい。エッチングストップ部材１１７は、例えばシリコン窒化膜であり、その面積は、その後に形成される開口１１６の底の面積より大きいことが望まれている。なお、保護層１１１及びエッチングストップ部材１１７は必ずしも形成される必要はない。また、第１配線層１１２ａ、第２配線層１１２ｂはダマシン法（デュアルダマシン法）によって形成され、銅を主成分とした導電体からなる。プラグ１１４は、例えばタングステンを主成分とした導電体からなる。層間絶縁膜１１３ａ〜１１３ｅは、例えば、シリコン酸化膜であり、便宜的に半導体基板１０１に近いほうから順に、第１〜第５層間絶縁膜１１３ａ〜１１３ｅとする。複数の拡散防止膜１１５は、第１〜第５層間絶縁膜１１３ａ〜１１３ｅの間に設けられおり、例えば、シリコン窒化膜である。複数の拡散防止膜１１５は、エッチストップ膜、配線層を構成する導電体（金属）の拡散防止膜、あるいは両方の機能を備えている。
図１（ｂ）を用いて、絶縁体に開口を形成する工程を説明する。絶縁体に複数の開口１１６を形成する。図１（ａ）の第５層間絶縁膜１１３ｅの上に、開口１１６を形成したい部分に開口を有する不図示のフォトレジストパターンを形成する。そして、フォトレジストパターンをマスクにしてドライエッチングを行って、絶縁体のうちフォトレジストパターンの開口に対応する部分を除去することで、開口を形成する。開口１１６は、絶縁体を貫通してもよく、また、底面に絶縁体の一部が残っていてもよく、図１（ｂ）では開口１１６は、エッチングストップ部材１１７を露出している。なお、開口１１６の平面形状は、円形や、四角形であり、複数の光電変換素子１０５に渡って延在する溝のような形状であってもよい。
ここで、開口１１６の平面的な配置について説明する。複数の開口１１６は、絶縁体のうち複数の光電変換素子１０５のそれぞれと重なった位置に形成される。本実施例においては、周辺領域１０４よりも撮像領域１０３の方が、開口１１６の配される密度が高い。開口１１６の密度とは、平面視した時に、単位面積における開口１１６の占める面積の割合（面積占有率）によって決まる。本実施例においては、撮像領域１０３には多数の開口１１６が配されており、周辺領域１０４には開口１１６が形成されていない。しかし、周辺領域１０４に開口１１６が配されていてもよい。
次に、図１（ｃ）を用いて、ウエハ全体に埋め込み部材を形成する工程を説明する。埋め込み部材は、各部分の開口の中、及び開口が形成された絶縁体の上に形成される。開口が形成された絶縁体の上に、導波路を構成する部材である第１埋め込み部材１１８を形成する。第１埋め込み部材１１８は、開口１１６の内部を埋めるように撮像領域１０３と周辺領域１０４に渡って形成される。この時、第１埋め込み部材１１８は、開口だけでなく絶縁体の上にも形成される。なお、開口の内部の全体が埋められる必要はなく、開口の内部の一部に空隙が残ってもよい。
ここで、第１埋め込み部材１１８を形成する前に、ライナー膜（不図示）を形成してもよい。すなわち、埋め込み部材を形成する工程は、第１膜を形成する工程と、第１膜の上に第２膜を形成する工程の複数の工程を有していてもよい。まず、第１埋め込み部材１１８を形成する前に、第１膜として、開口１１６の側面と第５層間絶縁膜１１３ｅの上に、ライナー膜（不図示）を形成する。その後、ライナー膜の上に第１埋め込み部材１１８を、より厚い膜厚で形成する。ライナー膜や第１埋め込み部材１１８は、高密度プラズマＣＶＤ法、平行平板型プラズマＣＶＤ法、あるいはスパッタによる成膜や、ポリイミド系高分子に代表される有機材料の塗布によって行うことができる。なお、複数の方法で第１埋め込み部材１１８を形成してもよい。例えば、最初の工程では、ライナー膜との密着性が高くなるような条件で第１埋め込み部材１１８の一部を形成し、次の工程では、開口１１６内部の埋め込み性が高くなるような条件で第１埋め込み部材１１８の残りの一部を形成してもよい。あるいは、複数の異なる材料を順次形成することによって第１埋め込み部材１１８を形成してもよい。例えば、シリコン窒化膜を最初に堆積させ、次に埋め込み性能の高い有機材料を堆積させることによって、第１埋め込み部材１１８を形成してもよい。
第１埋め込み部材１１８の材料は、第１〜第５の層間絶縁膜１１３ａ〜１１３ｅの屈折率よりも高い材料であればよい。層間絶縁膜１１３ａ〜１１３ｅがシリコン酸化膜である場合は、第１埋め込み部材１１８の材料としては、シリコン窒化膜やポリイミド系の有機材料が挙げられる。シリコン窒化膜は屈折率が１．７〜２．３の範囲である。周囲のシリコン酸化膜の屈折率は１．４〜１．６の範囲である。そのため、スネルの法則に基づいて、第１埋め込み部材１１８と層間絶縁膜１１３ａ〜１１３ｅとの界面に入る光が反射し、光が第１埋め込み部材１１８に閉じ込められる。つまり、第１埋め込み部材と層間絶縁膜とで導波路が構成される。またシリコン窒化膜の水素含有量を多くすることが可能であり、水素供給効果によって基板のダングリングボンドを終端することができる。これによって、白傷などのノイズを低減することが可能となる。また、ポリイミド系の有機材料は屈折率が約１．７である。ポリイミド系の有機材料の埋め込みの容易性はシリコン窒化膜より優れている。第１埋め込み部材１１８の材料については、屈折率差などの光学特性と製造工程上の長所との兼ね合いを考慮して適宜選定することが好ましい。但し、第１埋め込み部材１１８の屈折率が必ずしも複数の層間絶縁膜１１３ａ〜１１３ｅより高い必要はない。第１埋め込み部材１１８に入射した光が伝搬する構成であれば光導波路として機能する。例えば開口１１６の側壁に光を反射する部材が第１膜として形成され、第１膜の上に、第１埋め込み部材１１８が埋め込まれた構成としてもよい。また、開口１１６に配された第１埋め込み部材１１８と複数の層間絶縁膜１１３ａ〜１１３ｅとの間にギャップ（隙間）があってもよい。ギャップは真空であってもよいし、気体が配されていてもよい。これらの場合、第１埋め込み部材１１８を構成する材料の屈折率と複数の層間絶縁膜１１３ａ〜１１３ｅを構成する材料の屈折率とは、どのような大小関係になっていてもよい。
そして、図２（ａ）を用いて、絶縁体の上に形成された埋め込み部材の少なくとも一部を除去する工程を説明する。第１埋め込み部材１１８のうち、複数の部分において、絶縁体の上に形成された第１埋め込み部材１１８の少なくとも一部を除去する。具体的には、一部とは、第１埋め込み部材１１８のうち周辺領域１０４に設けられた部分である。この除去の方法は、第１埋め込み部材１１８の上に形成されたレジストパターン（不図示）をマスクにしたドライエッチングや、リフトオフなどを用いることができる。
第１埋め込み部材１１８のうち除去される一部について、平面で見たときの観点と深さ方向で見たときの観点から説明する。平面的には、一部とは、第１埋め込み部材１１８のうち周辺領域１０４の絶縁体の上に配された部分のうちの少なくとも一部である。少なくとも一部が除去されれば良いが、周辺領域１０４の絶縁体の上に配された部分の大部分を除去することが好ましい。周辺領域１０４に配された部分の全面を除去してもよい。そして、深さ方向において、一部とは、第１埋め込み部材１１８の厚み方向の少なくとも一部である。つまり、周辺領域１０４に配された第１埋め込み部材１１８の厚みが、第１埋め込み部材１１８を形成した直後の厚みに比べて、薄くなっていればよい。少なくとも一部とは、全てでもよいが、絶縁体が露出しない程度に第１埋め込み部材１１８が存在することが好ましい。ここで、本実施例においては、この第１埋め込み部材１１８のうち除去される一部が、ウエハの面内で分布をもっていることが特徴である。この特徴については、後に詳述する。
次に、図２（ｂ）を用いて、埋め込み部材を平坦化する工程を説明する。図２（ａ）のような一部が除去された第１埋め込み部材１１８に対して、ＣＭＰ法や機械的研磨、エッチングなどの平坦化処理を施す。本実施例では、ＣＭＰ法によって平坦化が行われる。ここで、図２（ａ）に示すように第１埋め込み部材１１８の膜厚が異なるため、ＣＭＰ法による平坦化処理の際の研磨ばらつきを低減することが可能となる。
次に、図２（Ｃ）を用いて、残りの工程を説明する。図２（ｃ）に示すように、平坦化処理を施した第１埋め込み部材１１８の上面に、この順に、第６層間絶縁膜１１９、第３配線層１１２ｃ、及び層内レンズ１２０を形成する。第６層間絶縁膜１１９は第５層間絶縁膜１１３ｅと同じ材料で形成されることが好ましい。本実施例においては、第６層間絶縁膜１１９はシリコン酸化膜である。次に、第２配線層１１２ｂの所定の導電部材と接続するためのスルーホールが第６層間絶縁膜１１９と第１埋め込み部材１１８とを貫通して形成され、導電体からなるプラグ１２１が形成される。次に、プラグ１２１に接続する第３配線層１１２ｃが形成される。本実施例では、第３配線層１１２ｃの導電部材はアルミニウムで構成される。第３配線層１１２ｃの上を覆い、層内レンズ１２０を有する層を形成する。層内レンズ１２０は光電変換素子１０５に対応して配される。層内レンズ１２０は例えばシリコン窒化膜で形成される。層内レンズ１２０を形成する方法は、周知の方法を用いることができる。その後、必要に応じて、層内レンズ１２０の上に、カラーフィルター、マイクロレンズなどが形成され、ウエハ３００をダイシングすることによって、固体撮像装置が完成する。
ここで、図４を用いて、絶縁体の上に形成された埋め込み部材の少なくとも一部を除去する工程について、詳細に説明する。図４（ａ１）〜図４（ｃ１）はそれぞれ部分３１１〜３１３における、少なくとも一部を除去するためのレジストパターンを形成する工程を示した断面模式図である。そして、図４（ａ２）〜図４（ｃ２）は、図４（ａ１）〜図４（ｃ１）の状態から少なくとも一部を除去する工程を行った後を示す断面模式図である。図１及び図２は各工程での部分３１１を示しているので、図４（ａ２）は図２（ａ）と等しい図面である。
図４（ａ１）〜図４（ｃ１）は、図１（ｃ）の工程の後に、それぞれレジストパターン４０１〜４０３を形成する工程を行った状態を示している。部分３１１にはレジストパターン４０１が形成され、部分３１２にはレジストパターン４０２が形成され、部分３１３にはレジストパターン４０３が形成されている。レジストパターン４０１〜４０３は、基本的には膜厚Ｔ０である。しかし、各部分の周辺領域１０４におけるレジストパターン４０１〜４０３の厚みは、膜厚Ｔ１〜膜厚Ｔ３である。本実施例における、これらの膜厚の関係は、膜厚Ｔ１＜膜厚Ｔ２＜膜厚Ｔ３＜膜厚Ｔ０の関係となっている。このレジストパターンをマスクに、例えば、ドライエッチングを行うことで、レジストパターンと第１埋め込み部材１１８を除去し、残ったレジストパターンを除去することで、図４（ａ２）〜図４（ｃ２）の構成が得られる。
図４（ａ２）は、図２（ａ）と同じ状態の図面である。図４（ａ２）〜図４（ｃ２）において、撮像領域１０３における第１埋め込み部材１１８の膜厚は、部材を形成した当初の膜厚Ｔ１０（不図示）である。しかし、周辺領域１０４における第１埋め込み部材１１８の膜厚は、図４（ａ２）〜図４（ｃ２）において膜厚Ｔ１１〜膜厚Ｔ１３である。本実施例における、これらの膜厚の関係は、膜厚Ｔ１１＜膜厚Ｔ１２＜膜厚Ｔ１３＜膜厚Ｔ１０となる。このような工程を有することで、後に行われる埋め込み部材を平坦化する工程におけるウエハ全体での平坦性を向上させることが可能となる。
この膜厚の関係は、次の埋め込み部材を平坦化する工程における平坦化処理の処理速度のばらつきの分布と相殺されるように、決定される。例えば、次の平坦化する工程での処理速度がウエハの外側で速い場合には、部分３１３に形成されるレジストパターン４０３の膜厚Ｔ１３を厚くする。そして、第１埋め込み部材１１８が膜厚Ｔ１３となるように、すなわちウエハの外側により多く残るように、一部を除去する工程を行う。また、処理速度がウエハの内側で速い場合には、膜厚の関係を逆にすればよい。この処理速度は、ＣＭＰ法の場合には、パッドの圧力や、使用する研磨材などで調整可能であり、他の方法においても適宜調整可能である。
ここで、第１埋め込み部材１１８の除去量を変える方法として膜厚の異なるレジストパターンを形成する方法がある。膜厚の異なるレジストパターンを形成する際には、別々に形成する方法や、フォトレジスト膜を用いて面積階調やグレートーンなどの階調マスクを用いて露光量を調整し、現像して、異なる厚みを有するレジストパターンを形成する方法などがある。また、第１埋め込み部材１１８の除去量を変える方法としては、各部分によって、第１埋め込み部材１１８の一部を除去する工程を行う回数を変える方法もある。これらの方法は、限定されるものではなく、第１埋め込み部材１１８の一部を除去する工程が終わった時に、ウエハの位置によって、その除去量が異なっていれば良い。ここで、除去量とは、膜厚方向において処理を行う前の高さから処理を行った後の高さの差分である。例えば、ある部分の第２領域内の１つの位置で差分を求めてもよく、ある部分の第２領域内の複数の位置でその差分を求めて平均化してもよい。
以上に述べた製造方法による平坦化処理について説明する。撮像領域１０３と周辺領域１０４のように、開口１１６の密度が異なる２つの領域があった場合に、その開口を埋めるように第１埋め込み部材１１８を形成すると、開口１１６の密度の高い領域と開口１１６の密度の低い領域との間で大きな段差が生じる。そのため、従来技術では平坦化処理をする工程の前に、第１埋め込み部材１１８のうち、周辺領域１０４に配された部分を一部除去することによって、撮像領域１０３と周辺領域１０４との段差をある程度軽減させていた。しかしながら、第１導波路部材の除去工程、平坦化処理の工程のそれぞれにおいて、ウエハの面内で第１導波路部材の膜厚分布が残ってしまう可能性があった。本発明では、第１導波路部材の除去工程において、平坦化処理の工程で生じるウエハレベルの研磨プロファイルを反映させるように、ウエハにおける部分の位置に応じて、それぞれの部分の領域の第１導波路部材の除去量を異ならせている。これにより、平坦化処理を行う工程において、より良い平坦性を得ることができる。
（第２実施例）
本発明に係る固体撮像装置の製造方法の第２実施例を説明する。本実施例の製造方法は、第１実施例とは、絶縁体の上に形成された埋め込み部材の少なくとも一部を除去する工程が２つの除去する工程を有する点で異なる。本実施例を、図５を用いて説明する。図５は、部分３１１と部分３１２を示す断面模式図である。本実施例において第１実施例と同一の構成については同一の符号を付し詳細な説明を省略する。
図５（ａ１）を用いて、第１の除去する工程を説明する。図５（ａ１）は、第１実施例の図１（ｃ）の工程の後に、レジストパターン５０１を形成した工程を示している。ここで、レジストパターン５０１は、部分３１１と部分３１２の第１埋め込み部材１１８の上に設けられている。レジストパターン５０１は、撮像領域１０３においては膜厚Ｔ２０の厚みを有し、部分３１１と部分３１２の両方において周辺領域１０４に開口を有する。このレジストパターン５０１をマスクに用いて、エッチング等によって第１埋め込み部材１１８の一部を除去し、レジストパターン５０１を剥離することで、図５（ａ２）の構成が得られる。図５（ａ２）に示すように、部分３１１及び部分３１２は、周辺領域１０４において膜厚Ｔ３１を有する第１埋め込み部材１１８を有する。
次に、第２の除去する工程を行う。第２の除去する工程では、図５（ａ２）の第１埋め込み部材１１８の上に、再度、フォトレジストパターンを形成し、除去を行う。まず、部分３１１には図５（ｂ１）に示すレジストパターン５０２が形成され、部分３１２には図５（ｃ１）に示すレジストパターンが形成される。レジストパターン５０２は、撮像領域１０３においては膜厚Ｔ２１の厚みを有し、周辺領域１０４に開口を有する。レジストパターン５０３は、撮像領域１０３においては膜厚Ｔ２１の厚みを有し、周辺領域１０４においても膜厚Ｔ２１の厚みを有する。このようなレジストパターン５０２、５０３をマスクに用いて、エッチング等によって第１埋め込み部材１１８の一部を除去し、レジストパターン５０２、５０３を剥離することで、図５（ｂ２）及び図５（ｃ２）の構成が得られる。図５（ｂ２）に示すように、部分３１１は、周辺領域１０４において膜厚Ｔ３２を有する第１埋め込み部材１１８を有する。図５（ｃ２）に示すように、部分３１２は、周辺領域１０４において膜厚Ｔ３１を有する第１埋め込み部材１１８を有する。ここで、膜厚Ｔ３２＜膜厚Ｔ３１である。このような工程の後に、図２（ｂ）に示すような第１埋め込み部材１１８を平坦化する工程を行うことで、より平坦な上面を得ることが可能となる。
（第３実施例）
本発明に係る固体撮像装置の製造方法の第３の実施例を説明する。本実施例の製造方法は、第１実施例とは、埋め込み部材を形成する工程と少なくとも一部を除去する工程が複数回行われる点が異なる。本実施例を、図６及び図７を用いて説明する。図６及び図７は、部分３１１を示す断面模式図である。本実施例において第１実施例と同一の構成については同一の符号を付し詳細な説明を省略する。また、本実施例においては、他の実施例と同一の工程については、説明を省略する。
図６（ａ）は、図２（ａ）と同一の工程を経た部分３１１の断面模式図である。つまり、図６（ａ）は、ライナー膜や第１埋め込み部材１１８を形成した後、第１埋め込み部材１１８の周辺領域１０４に配された一部を除去する工程を経た状態を示している。ここで、図３（ａ）に示す各部分における除去量を変化させる。
次に、図６（ｂ）に示すように、撮像領域１０３及び周辺領域１０４に渡って、導波路を構成する第２埋め込み部材１２２を形成する。第２埋め込み部材１２２は、第１埋め込み部材１１８と同じ材料でもよく、異なる材料でもよい。本実施例では、第１埋め込み部材１１８と第２埋め込み部材１２２は、プラズマＣＶＤ法によって形成された窒化シリコンを材料としている。ここで、周辺領域１０４に位置する第２埋め込み部材１２２を除去してもよく、また、その場合に各部分における除去量を変化させてもよい。
そして、図６（ｃ）に示すように、第２埋め込み部材１２２と第１埋め込み部材１１８とを平坦化する工程を行う。図６（ｃ）においては、周辺領域１０４に第２埋め込み部材１２２がなく、撮像領域１０３に第２埋め込み部材１２２が存在している。しかし、周辺領域１０４に第２埋め込み部材１２２が設けられていてもよく、また、撮像領域１０３に第２埋め込み部材１２２がなくてもよく、その両方であってもよい。
その後、図７に示す構成が形成される。まず、第１、第２埋め込み部材の上に、低屈折率部材１２３を形成する。低屈折率部材１２３は、シリコン酸窒化膜で形成され第１埋め込み部材１１８及び第２埋め込み部材１２２の屈折率よりも低い屈折率を有する。低屈折率部材１２３は必ずしも設けられる必要はない。そして、周辺領域１０４に形成された第１埋め込み部材１１８と低屈折率部材１２３を除去する。周辺領域１０４に第２埋め込み部材１２２がある場合には、第２埋め込み部材１２２を除去する。特に、この工程では、後述のプラグ１２１が配される位置、及びプラグ１２１が配される位置から所定の距離以内に配された第１埋め込み部材１１８などを除去する。この工程によって、後のプラグを形成するためのスルーホールを形成するためのエッチングを容易にすることができる。また、埋め込み部材の一部を除去する工程において、本工程を行ってもよい。除去する方法は、周知のエッチングなどの方法を用いることができる。そして、第７層間絶縁膜１２４を形成する。第７層間絶縁膜１２４は第５層間絶縁膜１１３ｅと同じ材料で形成されることが好ましい。必要に応じて、第７層間絶縁膜１２４の上面が平坦化されてもよい。その後、プラグ１２１、第３配線層１１２ｃ、及び層内レンズ１２０を形成する。層内レンズ１２０の上に平坦化層１２６、カラーフィルター１２７ａ、１２７ｂ、マイクロレンズ１２８を形成する。平坦化層１２６は例えば有機材料で形成される。カラーフィルター１２７ａ、１２７ｂは光電変換素子１０５に対応して配される。
このような製造方法においても、各部分における除去量を変化させることによって、より良い平坦性を有する固体撮像装置を提供することが可能である。
本発明は上述の実施例の製造方法に限定されない。各実施例は、適宜変更、組み合わせが可能である。例えば、第２実施例の図５（ｂ）の工程を第１実施例の製造方法に適用することも可能であるし、他の実施例に適用してもよい。また、本発明の半導体装置として、固体撮像装置を例に説明を行ったが、他の半導体装置であってもよい。更に、本発明の開口と埋め込み部材によって形成されるものは、導波路に限らず、貫通電極や素子分離を形成する場合などにも適用でき、開口に部材を埋め込む工程を有していれば良い。
１０１ 半導体基板（ウエハ）
１０３ 撮像領域
１０４ 周辺領域
１０５ 光電変換素子
１１３ａ〜１１３ｅ 第１〜第５層間絶縁膜
１１６ 開口
１１８ 第１導波路部材
４０１〜４０３ 第１〜第３レジストパターン

Claims (15)

  1. 半導体装置の製造方法であって、
    第１部分および第２部分を有し、前記第１部分および前記第２部分のそれぞれの上に複数の開口を有する第１部材が設けられたウエハを準備する工程と、
    前記第１部材の上に、前記複数の開口のそれぞれの中を埋め込む第２部材を形成する工程と、
    前記第２部材を部分的に除去する工程と、
    前記部分的に除去する工程の後に前記第２部材を平坦化する工程と、を有し、
    前記第１部分は第１領域および第２領域を有し、前記複数の開口は前記第１領域に前記第２領域よりも高い密度で配置されており、前記第２部分は第３領域および第４領域を有し、前記複数の開口は前記第３領域に前記第４領域よりも高い密度で配置されており、
    前記部分的に除去する工程は、
    前記第１領域において前記第２部材を覆う第１のレジストパターンおよび前記第３領域において前記第２部材を覆うレジストパターンをマスクとして用いて、前記第２領域および前記第４領域において前記第２部材の一部を除去する第１の除去工程と、
    前記第１領域において前記第２部材を覆う、前記第１のレジストパターンとは別の第２のレジストパターンをマスクとして用いて、前記第２領域において前記第２部材の一部を除去する第２の除去工程と有し、
    前記第２領域において、前記第１の除去工程および前記第２の除去工程の一方で除去される前記第２部材の前記一部は、前記第１の除去工程および前記第２の除去工程の他方で除去される前記第２部材の前記一部と前記第１部材との間に位置し、
    前記部分的に除去する工程では、前記第２領域における前記第２部材の第１除去量と、前記第４領域における前記第２部材の第２除去量と、が異なることを特徴とする半導体装置の製造方法。
  2. 前記第１のレジストパターンおよび前記第２のレジストパターンの一方を剥離した後に、前記第１のレジストパターンおよび前記第２のレジストパターンの他方を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第２の除去工程では、レジストパターンが前記第３領域および前記第４領域において前記第２部材を覆うことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 半導体装置の製造方法であって、
    第１部分および第２部分を有し、前記第１部分および前記第２部分のそれぞれの上に複数の開口を有する第１部材が設けられたウエハを準備する工程と、
    前記第１部材の上に、前記複数の開口のそれぞれの中を埋め込む第２部材を形成する工程と、
    前記第２部材を部分的に除去する工程と、
    前記部分的に除去する工程の後に前記第２部材を平坦化する工程と、を有し、
    前記第１部分は第１領域および第２領域を有し、前記複数の開口は前記第１領域に前記第２領域よりも高い密度で配置されており、前記第２部分は第３領域および第４領域を有し、前記複数の開口は前記第３領域に前記第４領域よりも高い密度で配置されており、
    前記部分的に除去する工程は、
    前記第３領域において前記第２部材を覆うレジストパターンをマスクとして用いて、前記第４領域において前記第２部材の一部を除去する第１の除去工程と、
    前記第１領域において前記第２部材を覆うレジストパターンをマスクとして用いて、前記第２領域において前記第２部材の一部を除去する第２の除去工程と有し、
    前記部分的に除去する工程では、前記第２領域における前記第２部材の第１除去量と、前記第４領域における前記第２部材の第２除去量と、が異なり、
    前記第１の除去工程および前記第２の除去工程の一方での、前記第２領域における前記第２部材の除去量は、前記第２除去量に相当し、
    前記第１の除去工程および前記第２の除去工程の他方での、前記第２領域における前記第２部材の除去量は、前記第１除去量と前記第２除去量の差に相当することを特徴とする半導体装置の製造方法。
  5. 前記第１の除去工程および前記第２の除去工程の一方での、前記第２領域における前記第２部材の除去量は、前記第２除去量に相当することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  6. 前記第１の除去工程および前記第２の除去工程の他方での、前記第２領域における前記第２部材の除去量は、前記第１除去量と前記第２除去量の差に相当することを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記第２の除去工程は前記第１の除去工程の後に行われる、請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
  8. 前記部分的に除去する工程は、前記第１部材が露出しないように行われることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
  9. 前記第２領域および前記第４領域には、前記複数の開口は設けられていないことを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記第１部材は、複数の配線層を互いに絶縁するための複数の層間絶縁膜を含んで構成され、前記複数の開口の各々は、前記複数の層間絶縁膜の少なくとも１つの層間絶縁膜を貫通することを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置の製造方法。
  11. 前記第１領域および前記第３領域には複数の光電変換素子が設けられており、前記第２領域および前記第４領域には前記光電変換素子からの信号を処理するための回路が設けられており、前記複数の開口は前記複数の光電変換素子に対応して設けられており、
    前記第２部材が前記少なくとも１つの層間絶縁膜と共に光導波路を構成することを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記第２部分は前記第１部分よりも前記ウエハの外側に位置することを特徴とする請求項１乃至１１のいずれか１項に記載の半導体装置の製造方法。
  13. 前記第１除去量は、前記第２除去量よりも多いことを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記ウエハをダイシングして複数のチップに分割する工程を有し、
    前記複数のチップの或る１つが前記第１領域および前記第２領域を有し、前記複数のチップの別の１つが前記第３領域および前記第４領域を有することを特徴とする請求項１乃至１３のいずれか１項に記載の半導体装置の製造方法。
  15. 前記第２部材は、前記部分的に除去する工程の前に形成される第１埋め込み部材と、前記部分的に除去する工程と前記第２部材を平坦化する工程との間に前記第１埋め込み部材の上に形成される第２埋め込み部材と、を含むことを特徴とする請求項１乃至１４のいずれか１項に記載の半導体装置の製造方法。
JP2014115282A 2014-06-03 2014-06-03 半導体装置の製造方法 Expired - Fee Related JP6440384B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014115282A JP6440384B2 (ja) 2014-06-03 2014-06-03 半導体装置の製造方法
US14/726,127 US9601540B2 (en) 2014-06-03 2015-05-29 Method for producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014115282A JP6440384B2 (ja) 2014-06-03 2014-06-03 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2015230928A JP2015230928A (ja) 2015-12-21
JP2015230928A5 JP2015230928A5 (ja) 2017-07-13
JP6440384B2 true JP6440384B2 (ja) 2018-12-19

Family

ID=54702715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014115282A Expired - Fee Related JP6440384B2 (ja) 2014-06-03 2014-06-03 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9601540B2 (ja)
JP (1) JP6440384B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6556511B2 (ja) * 2015-06-17 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10163973B2 (en) * 2017-03-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming the front-side illuminated image sensor device structure with light pipe
KR102534249B1 (ko) * 2018-01-12 2023-05-18 삼성전자주식회사 이미지 센서
JP2019220682A (ja) * 2018-06-15 2019-12-26 シャープ株式会社 固体撮像素子の製造方法
US11121162B2 (en) 2019-05-07 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Light pipe structure with high quantum efficiency
US11404468B2 (en) * 2019-06-21 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Wavelength tunable narrow band filter

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156360A (ja) 1998-06-30 2000-06-06 Fujitsu Ltd 半導体装置の製造方法
JP3566885B2 (ja) * 1999-06-02 2004-09-15 シャープ株式会社 トレンチアイソレーションの形成方法及び半導体装置の製造方法
JP2002026119A (ja) 2000-07-10 2002-01-25 Sharp Corp 半導体装置の製造方法
JP3443089B2 (ja) 2000-11-20 2003-09-02 沖電気工業株式会社 半導体素子の製造方法
JP2002208628A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置の製造方法
JP4948715B2 (ja) 2001-06-29 2012-06-06 富士通セミコンダクター株式会社 半導体ウエハ装置およびその製造方法
JP2003023066A (ja) * 2001-07-09 2003-01-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP5241902B2 (ja) * 2011-02-09 2013-07-17 キヤノン株式会社 半導体装置の製造方法
JP5921129B2 (ja) * 2011-02-09 2016-05-24 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法
JP2013118295A (ja) * 2011-12-02 2013-06-13 Sharp Corp 固体撮像素子の製造方法、固体撮像素子、および電子情報機器
JP6061544B2 (ja) * 2012-08-07 2017-01-18 キヤノン株式会社 撮像装置の製造方法
CN105027296B (zh) * 2013-03-07 2018-11-06 夏普株式会社 半导体装置及其制造方法
US9575249B2 (en) * 2013-08-05 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a metal grating in a waveguide and device formed

Also Published As

Publication number Publication date
US9601540B2 (en) 2017-03-21
US20150349018A1 (en) 2015-12-03
JP2015230928A (ja) 2015-12-21

Similar Documents

Publication Publication Date Title
US20230386922A1 (en) Method for manufacturing a semiconductor device having a dummy section
JP6440384B2 (ja) 半導体装置の製造方法
US7205623B2 (en) Image sensor and method of manufacturing same
JP5241902B2 (ja) 半導体装置の製造方法
JP5783741B2 (ja) 固体撮像装置、及び固体撮像装置の製造方法
JP5921129B2 (ja) 固体撮像装置、及び固体撮像装置の製造方法
JP5709564B2 (ja) 半導体装置の製造方法
TWI749682B (zh) 用於接合墊結構的隔離結構及其製造方法
JP2011159706A (ja) 固体撮像装置、および、その製造方法、電子機器、半導体装置
JP6061544B2 (ja) 撮像装置の製造方法
US8039293B2 (en) Method of manufacturing photoelectric conversion device
JP6039294B2 (ja) 半導体装置の製造方法
US7683411B2 (en) Image sensor and method of manufacturing the same
JP5968481B2 (ja) 半導体装置の製造方法
JP6190175B2 (ja) 固体撮像装置の製造方法
KR101038807B1 (ko) 이미지센서 및 그 제조방법
US9929303B2 (en) Method of manufacturing solid-state image sensor
JP5950531B2 (ja) 半導体装置の製造方法及び半導体ウエハ
JP2015230929A (ja) 固体撮像装置の製造方法
TW201810632A (zh) 彩色濾光片裝置及形成方法
JP5329001B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181120

R151 Written notification of patent or utility model registration

Ref document number: 6440384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees