JP2000156360A

JP2000156360A - 半導体装置の製造方法

Info

Publication number: JP2000156360A
Application number: JP11186411A
Authority: JP
Inventors: Masanobu Hatanaka; 正信畠中; Naoyuki Takada; 尚幸高田; Motomori Miyajima; 基守宮嶋; Shuichi Miyata; 修一宮田
Original assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Current assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Priority date: 1998-06-30
Filing date: 1999-06-30
Publication date: 2000-06-06

Abstract

(57)【要約】【課題】本発明は、表面に凹凸のある酸化絶縁膜を研磨
する工程を含む半導体装置の製造方法に関し、凹部内に
絶縁膜を埋め込む際のスループットを向上するととも
に、その研磨面の平坦性を向上すること。【解決手段】半導体基板２１上に開口部を有する研磨ス
トップ膜２６を形成し、開口部を通して半導体基板２１
をエッチングして溝２３ａ〜２３ｄを形成し、溝２３ａ
〜２３ｄの中と半導体基板２１の上に絶縁膜２７を形成
する工程と、第１の研磨スラリーを絶縁膜２７の研磨面
に供給するとともに第１の硬さの研磨表面を有する第１
の研磨布１０２を用いて酸化絶縁膜を研磨し、続いて、
第２の研磨スラリーを絶縁膜２７の研磨面に供給すると
ともに第１の硬さよりも軟いの第２の硬さを有する第２
の研磨布１０１を用いて研磨ストブ膜２６が露出するま
で酸化絶縁膜２７の研磨面を研磨する工程を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、より詳しくは絶縁膜の研磨工程やシャロー
トレンチアイソレーション（ＳＴＩ）の形成工程を含む
半導体装置の製造方法に関する。

【０００２】

【従来の技術】近年、半導体デバイスにおいては、微細
化の進展に伴い、従来から用いてきたＬＯＣＯＳ（Loca
l oxidation of silicon）法を用いた素子分離方法で
は、素子間を精度良く分離することが難しくなってきて
いる。そのため、ＬＯＣＯＳ法に代わる新しい素子分離
方法としてシャロートレンチを用いた方法が注目され、
すでに使用されつつある。

【０００３】図１〜図３は、従来のシャロートレンチの
形成工程を示す断面図である。まず、図１(a) に示すよ
うに、シリコン基板１の表面に酸化膜５と窒化膜６をこ
の順に形成する。続いて、図１(b) に示すように、フォ
トリソグラフィー法により素子分離領域となる領域の窒
化膜５及び酸化膜６を除去する。

【０００４】さらに、図１(c) に示すように窒化膜６及
び酸化膜５をマスクとしてシリコン基板１をエッチング
により除去して種々の幅を有する第１の溝３ａ〜第４の
３ｄを浅く形成する。このとき、溝によってシリコン基
板１が区画されることによって、狭い面積の第１の溝３
ｃによって区画された領域は狭い面積の凸状の第１の素
子領域２ｃとなり、中程度の幅の溝３ｂによって区画さ
れた領域は中程度の面積の第２の素子領域２ｂとなり、
広い幅の溝３ａ，３ｄにより区画された領域は広い面積
の第３の素子領域２ａとなる。

【０００５】次いで、図２(a) に示すように、膜厚が第
１〜第３の溝３ａ〜３ｄの深さよりも厚いシリコン酸化
膜７をシリコン基板１上に形成して第１の溝３ａ〜第４
の溝３ｄを埋め込む。この場合、幅の狭い第４の溝３ｄ
内にシリコン酸化膜７を緻密に埋め込む条件でシリコン
酸化膜７を形成すると、シリコン酸化膜７の膜厚は広い
幅の第１の素子領域２ａの上で最も厚くなる一方、狭い
幅の第３の素子領域２ｃ上で最も薄くなるのが一般的で
ある。また、幅の広い第１、第２の溝３ａ，３ｂのシリ
コン酸化膜７の膜厚ｔ₁、ｔ₂よりも幅の狭い第３の溝
３ｂが集まっている領域の膜厚ｔ₃が厚くなる。

【０００６】次に、図２(b) に示すように全面にフォト
レジスト８を形成する。続いて、フォトレジスト８を露
光、現像してフォトレジスト８に窓９ａ，９ｂを形成す
る。それらの窓９ａ，９ｂの形成位置は、幅の広い第１
の素子領域２ａ及び中程度の幅の第２の素子領域２ｂの
上方の位置である。続いて、窓９ａ，９ｂを通してシリ
コン酸化膜７をエッチングする。この場合のシリコン酸
化膜７のエッチング深さは窒化膜６を露出させない程度
に浅くしてもよい。

【０００７】次いで、図３(a) に示すようにレジスト膜
８を除去した後に、図３(b) に示すようにシリコン酸化
膜７の表面を研磨する。この場合、第１の素子領域２ａ
と第２の素子領域２ｂの上のシリコン酸化膜７の研磨は
容易に進み、窒化膜６で研磨が実質的に停止する。これ
により、第１〜第４の溝３ａ〜３ｄ内にシリコン酸化膜
７が埋め込まれ、第１〜第３の素子領域２ａ〜２ｃでは
シリコン酸化膜７が除去された状態になる。

【０００８】シリコン酸化膜７が埋め込まれた第１〜第
４の溝３ａ〜３ｄは、シャロートレンチとなって第１〜
第３の素子領域２ａ〜２ｃを分離することになる。以上
のような工程において、第１の素子領域２ａ及び第２の
素子領域２ｂの上のシリコン酸化膜７の幅を狭くするの
は、シリコン酸化膜７のうち膜厚の厚い部分での研磨を
促進してシリコン酸化膜７の研磨面を平坦にするためで
ある。最も広い幅の第１の素子領域２ａ及び中程度の幅
の第２の素子領域２ｂにシリコン酸化膜７を厚く残す
と、その領域の研磨抵抗が大きくなって、均一な研磨が
得られ難くなるからである。

【０００９】

【発明が解決しようとする課題】ところで、上記したシ
ャロートレンチの作成方法によれば、フォトリソグラフ
ィ工程とエッチング工程と研磨工程という複数の異なる
工程が必要になるので、半導体装置の製造の工程が増え
ることになる。また、シリコン酸化膜７の膜厚にバラツ
キがある場合に、エッチングの後に第１及び第２の素子
領域２ａ，２ｂ上にシリコン酸化膜７が残ったり、第１
及び第２の素子領域２ａ，２ｂの上に残るシリコン酸化
膜７の膜厚にバラツキが生じているので、上記した方法
ではシリコン酸化膜７の膜厚のバラツキを解消すること
はできない。

【００１０】さらに、シリコン酸化膜７が均一であると
しても、例えば２５枚の半導体ウェハのＳＴＩを形成し
たところ、図４に示すようなエッチング量のバラツキが
生じて、半導体ウェハ上に残ったシリコン酸化膜７の膜
厚は不均一になり易い。素子領域２ａ〜２ｃ上の各々の
シリコン酸化膜７の膜厚が不均一になる場合に素子領域
２ａ〜２ｃからシリコン酸化膜７が完全に除去されるま
で研磨すると、第１〜第４の溝３ａ〜３ｄの中でも研磨
が進んでその中のシリコン酸化膜７の上面が湾曲し、皿
形状（ディッシング）となる。

【００１１】本発明の目的は、シャロートレンチ形成の
スループットを向上するとともに、溝の中に埋め込まれ
たシリコン酸化膜の研磨による平坦性を向上することが
できる半導体装置の製造方法を提供するものである。

【００１２】

【課題を解決するための手段】上記した課題は、半導体
基板の主面の上に絶縁膜を形成する工程と、第１の硬さ
を有する第１の研磨布を用いて前記絶縁膜の一部を研磨
する工程と、前記第１の研磨布による前記絶縁膜の研磨
の後に、前記第１の硬さよりも軟い第２の硬さを有する
第２の研磨布を用いて、前記絶縁膜を研磨する工程とを
有することを特徴とする半導体装置の製造方法によって
解決される。

【００１３】上記した半導体装置の製造方法において、
前記半導体基板の前記主面の凹凸の段差は、例えば２０
ｍｍ四方の任意の領域において２００ｎｍ未満であり、
かつ、５ｍｍ四方の任意の領域において例えば５０ｎｍ
未満であることが好ましい。上記した半導体装置の製造
方法において、前記半導体基板は、１×１０⁴Ｎ／ｍ²
〜１×１０¹⁰Ｎ／ｍ²のヤング率を有する弾性体が下部
に形成された研磨ヘッドの下に取り付けられるようにし
てもよい。

【００１４】上記した半導体装置の製造方法において、
前記絶縁膜は、例えばシリコン酸化膜である。上記した
半導体装置の製造方法において、前記第１の研磨布によ
り前記絶縁膜を研磨する際には、第１のスラリーが前記
絶縁膜の上に供給され、前記第２の研磨布により前記絶
縁膜を研磨する際には、第２のスラリーが前記絶縁膜の
上に供給されるようにしてもよい。

【００１５】上記した半導体装置の製造方法において、
前記第１の研磨布は、圧縮加重に対する圧縮歪み量の比
が０．０６μｍ・ｃｍ²／ｇ以下であることが好まし
い。上記した半導体装置の製造方法において、前記第２
の研磨布による前記絶縁膜の研磨の後に、前記研磨スト
ップ膜を除去することによって、前記溝内に充填された
前記絶縁膜を前記半導体基板の上面から突出させて凸部
を形成する工程とを含むようにしてもよい。

【００１６】上記した半導体装置の製造方法において、
前記絶縁膜を形成する前に、前記半導体基板の上の第１
の領域に研磨ストップ膜を形成する工程と、前記研磨ス
トップ膜に覆われない第２の領域に溝を形成する工程を
有し、前記第２の研磨布による前記絶縁膜の研磨は、前
記研磨ストップ膜が露出するまで続けられるようにして
もよい。この場合、前記絶縁膜はプラズマＣＶＤ法によ
り形成されたシリコン酸化膜であって、前記研磨ストッ
プ膜はＣＶＤ法により形成されたシリコン窒化膜である
ようにしてもよい。

【００１７】この場合、前記研磨ストップ膜と前記半導
体基板の間に初期酸化膜を形成する工程をさらに含むと
ともに、前記半導体基板はシリコン基板であり、前記絶
縁膜はＣＶＤ法により形成されたシリコン酸化膜であ
り、前記研磨ストップ膜はＣＶＤ法により形成されたシ
リコン窒化膜であり、前記初期酸化膜は前記半導体基板
の表面に形成されたシリコン酸化膜であり、前記第２の
研磨布により前記絶縁膜を研磨した後の状態では、前記
溝に埋め込まれた前記絶縁膜の膜厚の値は、前記溝の底
から前記研磨ストップ膜の最上面までの高さの値の１倍
〜２倍の範囲に存在するようにしてもよい。

【００１８】また、前記絶縁膜よりも研磨速度の遅い研
磨用被覆膜を前記絶縁膜の上に形成する工程をさらに含
むようにしてもよい。ここで、前記半導体基板はシリコ
ン基板であり、前記絶縁膜はＣＶＤ法により形成された
シリコン酸化膜であり、前記研磨ストップ膜はＣＶＤ法
により形成されたシリコン窒化膜であり、前記第２の研
磨布により前記絶縁膜を研磨した後の状態では、前記溝
に埋め込まれた前記絶縁膜の膜厚は、前記溝の底から前
記研磨ストップ膜の最上面までの高さの１．１倍〜１．
５倍の範囲に存在し、前記研磨用被覆膜は３０ｎｍ〜１
５０ｎｍの膜厚を有するようにしてもよい。

【００１９】また、前記溝の中には、前記半導体基板の
一部を突出させてなる微小凸部を形成するようにしても
よい。また、前記第２の研磨布を使用して前記絶縁膜を
研磨する工程においては、前記絶縁膜の研磨から前記研
磨ストップ膜の研磨に変わる際の前記第２の研磨布によ
る研磨トルクの変化を検出する方法によって研磨終了点
を検出するようにしてもよい。

【００２０】また、前記第２の研磨布を使用して前記絶
縁膜を研磨する工程においては、前記絶縁膜に向けて波
長１００ｎｍ〜１０００ｎｍの単一波長のレーザ光を照
射して、前記絶縁膜の研磨から前記研磨ストップ膜の研
磨に変わる際の前記レーザ光の反射強度の変化点を検出
する方法によって研磨終了点を検出するようにしてもよ
い。

【００２１】次に、上記した発明の作用について説明す
る。本発明においては、半導体基板に形成した溝内に絶
縁膜を充填する際に、研磨布を変える２ステップの研磨
によって半導体基板上の絶縁膜を除去するようにしてい
る。これによれば、第１ステップの研磨によって絶縁膜
の凸部の体積を減らし、その後の第２ステップの研磨に
よる平坦化が促進される。

【００２２】第１ステップの研磨工程の研磨では、研磨
布として圧縮加重（ｇ／ｃｍ²）に対する圧縮歪み量
（μｍ）の比が０．０６（μｍ・ｃｍ²／ｇ）以下の硬
さの硬い研磨表面を有する研磨布を用い、研磨剤として
酸素を主成分とする絶縁膜の研磨レートが２００ｎｍ／
分以下と小さい第１の研磨レートとなるような研磨剤を
用いて研磨する。

【００２３】第１ステップの研磨工程では、被研磨基板
の表面の凹凸差が小さくなった時点で研磨レートが非常
に遅くなるため、ここで研磨を終了する。第２ステップ
の研磨工程では、絶縁膜の研磨レートが第１の研磨レー
トよりも大きい第２の研磨レートとなるような研磨剤を
用い、かつ第１の研磨布に比べて軟らかい研磨布を用い
る。そして、研磨対象物の研磨布への押圧力を小さくし
て研磨布の表面追随性を低下させ、かつ研磨布を高速回
転させて線速度を上げて研磨を行う。

【００２４】ここで、研磨布の表面追随性とは、被研磨
基板の被研磨面に凹凸が存在し、かつ研磨布が比較的軟
らかい場合、研磨中に被研磨面の凹凸に従って研磨布の
表面が変形する性質をいう。第２ステップの研磨工程に
おいて、研磨レートが大きくなるような研磨剤を用い、
かつ比較的軟らかい研磨布を用いるのは、表面を平坦化
するためである。

【００２５】第２ステップの研磨工程では窒素を主成分
とする研磨ストップ膜が現れ、研磨面が平坦になった時
点で研磨が終る。これにより、半導体基板の溝が絶縁膜
により埋め込まれ、平坦化した基板表面が得られる。こ
れに対して、従来の技術、即ち第１ステップの研磨を省
略して第２ステップの研磨と同じ条件だけで研磨を行っ
た場合には、研磨は被研磨基板のパターンの疎密の影響
を受けて微細な凸部領域の研磨の制御が不可能になる。

【００２６】なお、絶縁膜が充填された溝は、素子分離
として適用してもよいし、或いは、溝から突出した絶縁
膜の凸部、又は、その凸部に囲まれた凹部をアライメン
トマークとして適用してもよい。ところで、層間絶縁膜
の表面に凹凸が生じている場合に、特定のスラリーを用
いて特定の硬さの研磨布によって層間絶縁膜を研磨する
と、従来の研磨方法に比べてその平坦性は改善される。
そのスラリーとしては、ＯＨ基を有する分散剤中にシリ
カ系物質又は酸化セリウムよりなる砥粒を含むものがあ
る。また、研磨布としては、圧縮加重に対する圧縮歪み
量の比が０．０６μｍ・ｃｍ²／ｇ以下である硬さのも
のが好ましい。この場合、被研磨基板と研磨布の相対線
速度は４０ｎｍ／分が好ましい。

【００２７】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。（第１の実施の形態）まず、本発明の実施の形態に用い
られる研磨装置について説明し、その後にその研磨装置
を用いた研磨方法について説明する。

【００２８】研磨装置図５(a) 、(b) は本発明の実施の形態に用いられる研磨
装置について示す側面図であり、図５(a) はその側面
図、図５(b) はその上面図である。その研磨装置は、研
磨板３１とその上に配置される基板保持具３２とを有し
ている。

【００２９】研磨板３１は、基台１０１とその上面に張
りつけられる研磨布１０２とを有し、さらにその下面の
中心には回転可能な支持軸１０３が固着されている。基
台１０１は、例えばアルマイトにより被覆されたアルミ
ニウム板や熱変形の小さい大理石、御影石などの石板か
ら構成されている。研磨布１０２として第１の研磨工程
では非常に硬いものを用い、第２の研磨工程で軟らかい
ものを用いる。硬い研磨布として、例えば厚さ１２７０
μｍの発砲性ポリウレタンからなるローデル（Rodel ）
社製の商品名ＩＣ−１０００があり、また軟らかい研磨
布として、例えばローデル社製の不織布構造の商品名Ｓ
ｕｂａ４００がある。

【００３０】研磨布１０２としては、渦巻き状の溝（Ｋ
グルーブ）、又は縦横の格子状の溝、又は多数の孔など
が研磨面に形成されたものを用いる。基板保持具３２
は、保持台１０４とリテイナーリング１０５とを有して
いる。基板保持具３２の保持台１０４は、その下面に、
表面張力を利用して被研磨基板（研磨対象物）３３が張
りつけられ、また、その上面の中央には回転可能な支持
軸１０６が取付けられている。さらに、保持台１０４に
は、押し下げられる方向に押圧力Ｐが加えられ、これに
よって被研磨基板３３全体を研磨布１０２に押圧できる
ようになっている。保持台１０４には、保持台１０４を
貫通する多数の小孔（不図示）が形成されており、小孔
に窒素等ガスを外部から吹き込んで被研磨基板３３に吹
き出させることによって被研磨基板３３への押圧力を部
分的に調整することができるようになっている構造のも
のもある。この押圧力は、研磨剤とともに研磨対象物の
研磨レートを左右する。

【００３１】基板保持具３２のリテイナーリング１０５
は、保持台１０４の下面における被研磨基板３３の横方
向の移動を規制するために設けられているものである。
またリテナーリング１０５は、保持台１０４下側に被研
磨基板３３を貼り付けた状態で、被研磨基板３３の下面
からの被研磨基板３３の突出量と同程度の突出量となる
ように保持台１０４の周縁に取付けられる。リテイナー
リング１０５は、高さを調節できない固定式のもの又は
高さを調節できる調整式のものがあり、どちらを選択し
てもよい。

【００３２】研磨装置は、その製造元の違いによって基
板保持具３２の構造が異なっているため、被研磨基板を
押圧する力についての呼び方が異なる。研磨装置とし
て、例えば、ストラスバー社の商品名６ＤＰ−ＳＰや商
品名６ＥＤではウェハを貼り付けた板がウェハを下方に
押す力をダウンホースといい、ウェハを貼り付ける板に
設けられている小孔から放出されるガスがウェハを押す
力をバックプレッシャーという。

【００３３】研磨装置ＭＩＲＲＡ３４００（商品名）の
場合、保持台１０４の保持面のメンブレンに加わる圧力
をメンブレン圧力といい、保持台１０４の裏側をゴムチ
ューブにより加える圧力をインナーチューブ圧力とい
う。なお、押圧力とは異なるが、保持台１０４上に突出
する高さを調整するためにリテーナリング１０５に加え
る圧力であるリテイナーリング圧力も規定することがあ
る。研磨レートに多少影響を与えるためである。

【００３４】また、研磨の最中には研磨面に研磨剤が供
給される。研磨剤として、分散剤又は研磨促進剤に砥粒
を分散させたものを使用する。分散剤又は研磨促進剤と
しては、テトラメチルアンモニウムハイドロオキサイド
（ＴＭＡＨ;(CH₃)₄NOH）アミン系材料のような有機物、
又はKOH 、NH₄OH などの無機物を使用する。砥粒とし
て、コロイダルシリカ、ヒュームドシリカのようなシリ
カ、又は酸化セリウム（CeO₂）を用いる。

【００３５】次に、図５に示す研磨装置を用いて被研磨
基板３３を研磨する方法の概要について説明する。ま
ず、基板保持具３２の保持台１０４の下面に被研磨基板
３３を貼り付ける。次に、基板保持具３２を降ろして被
研磨基板３３の被研磨面を研磨布１０２の表面に接触さ
せる。そして、研磨板３１と基板保持具３２ともに支持
軸１０６を中心として互いに回転させ、更に、研磨板３
１の上で基板保持具３２をＸ軸方向に一定の速度で往復
動させる。その往復動作を以下に振動という。

【００３６】この場合、２つの支持軸１０３、１０６の
駆動力により回転する保磁台１０４と基台１０１の相対
速度を所定の値に設定するとともに、振動の速度を所定
の値に設定して、被研磨基板３３を研磨する。そのよう
な回転動作と振動によって被研磨基板３３の研磨が進む
が、本実施形態では研磨の最初から最後まで同じ条件で
研磨するのではなく、研磨条件を変えて２ステップで実
施する。

【００３７】この２ステップの研磨条件として、研磨
剤、研磨布又は回転速度のうちの少なくとも１つの条件
を異ならせる。研磨剤については上記した材料から選択
する。研磨布については、第１ステップに使用する研磨
布として、第２ステップで使用する研磨布よりも硬いも
のを選択する。例えば第１の研磨工程では、図６に示す
ように、研磨布１０２として圧縮加重に対する圧縮歪み
量の比が０．０６μｍ・ｃｍ²／ｇ以下の硬い研磨表面
を有するものを用いることが必要である。例えばローデ
ル社の商品名ＩＣ−１０００はその条件を満たしてい
る。

【００３８】研磨布１０２が単一材料により形成された
単層構造を有する場合には、その研磨布１０２の素材の
特性を示す物理量のうちのヤング率が、１０⁶〜１０⁹
Ｎ／ｍ²オーダー、好ましくは１×１０⁷Ｎ／ｍ²〜５
×１０⁸Ｎ／ｍ²である素材から整形された研磨布を使
用する。一方、研磨布１０２である商品名Ｓｕｂａ４０
０は図７に示すような柔らかい性質を有しているので、
第１の研磨工程に使用するよりも第２の研磨工程で使用
するのが好ましい。また、ローデル社の研磨布である商
品名ＩＣ１４００も使用可能である。

【００３９】なお、図６及び図７の縦軸は線形目盛りで
表した圧縮歪み量を示し、横軸は線形目盛りで表した圧
縮加重を示す。次に、研磨装置における被研磨基板３３
表面の複数の点における線速度について説明する。被研
磨基板３３の所定部分での線速度は、以下のような式か
ら求められる。以下の式において、図５(b) に見られる
ように、研磨板３１の半径をＬ0 とし、研磨板３１の中
心及び基板保持具３２の中心からそれぞれ被研磨基板３
３上の任意の点（ｘ，ｙ）に至る距離をＬ１，Ｌ２とす
る。また、研磨板３１の中心及び基板保持具３２の中心
と点（ｘ，ｙ）とを結ぶ２つの直線とＸ軸とのなす内角
の角度をそれぞれθ，φとする。さらに、基板保持具３
２の中心が振動する範囲を研磨板３１の中心からＸ軸方
向に所定の距離ｌ0 内とする。

【００４０】また、研磨板３１及び基板保持具３２はそ
れぞれ支持軸１０３，１０６を中心として同じ方向に回
転し、それらの角速度をそれぞれω１及びω２とする。
この場合、任意の点（ｘ，ｙ）において、プラテン（研
磨板３１）による線速度、ヘッド（基板保持具３２）に
よる線速度およびヘッドの振動成分は、それぞれ次のよ
うな式で示される。

【００４１】研磨板３１による線速度（ｖpx, ｖpy）
は次式（１）、（２）で示される。

【００４２】

【数１】

【００４３】

【数２】

【００４４】基板保持具３２による線速度（ｖhx, ｖ
hy）は次式（３）、（４）で示される。

【００４５】

【数３】

【００４６】

【数４】

【００４７】基板保持具３２の振動ｆは次の式（５）
で表される。ただし、ヘッドの振動が角速度ω₃で周期
的に振動しているとする。

【００４８】

【数５】

【００４９】また、振動の微分値ｆ’は、時間の関数
として基板保持具３２のＸ軸方向の線速度に影響を与
え、次の式（６）で表される。

【００５０】

【数６】

【００５１】以上のことから、被研磨基板３３表面の任
意の点（ｘ，ｙ）における線速度は〜を合成して式
（７）、（８）で表される。但し、研磨板３１と基板保
持具３２の回転方向は同一の方向としている。

【００５２】

【数７】

【００５３】

【数８】

【００５４】上記した式を各社の研磨装置に適用した場
合の被研磨基板３３の線速度を以下の条件の下で上記の
式を用いて計算した結果を表１に示す。表１の計算で
は、各社の研磨装置の回転の条件を次のような値とし
た。但し、表１中の測定点Ａ〜Ｅは、図５(b) に示した
被研磨基板３３の中央の点をＡとし、左右の点をＢ，Ｃ
とし、上下の点をＤ，Ｅとした。なお、表１を求める際
に振動成分を計算に含めなかった。

【００５５】研磨装置６ＤＰ−ＳＰＬ0 ＝１７．５ｃｍ ◇第１ステップの研磨基板保持具の回転数＝４５ｒｐｍ研磨板の回転数＝４５ｒｐｍ ω１＝９０πｒａｄ／ｍｉｎ ω２＝９０πｒａｄ／ｍｉｎ ◇第２ステップの研磨基板保持具の回転数＝３０ｒｐｍ研磨板の回転数＝３０ｒｐｍ ω１＝６０πｒａｄ／ｍｉｎ ω２＝６０πｒａｄ／ｍｉｎ研磨装置６ＥＤＬ0 ＝２４ｃｍ ◇第１及び第２の研磨工程基板保持具の回転数＝４０ｒｐｍ研磨板の回転数＝３３ｒｐｍ ω１＝６６πｒａｄ／ｍｉｎ ω２＝８０πｒａｄ／ｍｉｎ研磨装置ＭＩＲＲＡ３４００Ｌ0 ＝１２．７ｃｍ ◇第１及び第２の研磨工程基板保持具の回転数＝９７ｒｐｍ研磨板の回転数＝１０３ｒｐｍ ω１＝２０６πｒａｄ／ｍｉｎ ω２＝１９４πｒａｄ／ｍｉｎ

【００５６】

【表１】

【００５７】次に、半導体基板にシャロートレンチアイ
ソレーションを形成する工程を例に挙げて、研磨の具体
例を説明する。図８は、本発明の第１の実施の形態に係
るシャロートレンチアイソレーションを作成する方法に
ついて示すフローチャートである。また、図９(a) 〜
(c) 、図１０(a),(b) はシャロートレンチアイソレーシ
ョンを形成する工程を示す断面図である。

【００５８】図８においてＰ１で示す SiN膜に被覆され
た凹凸のある基板の形成工程は次のようになる。まず、
図９(a) に示すように、直径８インチのシリコン基板
（半導体基板）１の表面に膜厚約１０ｎｍの酸化膜２５
と膜厚約１００〜２５０ｎｍの窒化膜２６を順に形成す
る。ここで、酸化膜は酸化シリコン（SiO₂）であり、窒
化膜２６は窒化シリコン（Si₃N₄）、窒化酸化シリコン
（SiON）のように窒素を成分とする下地絶縁膜である。
窒化シリコンを成長する場合には、例えば反応ガスとし
てジクロールシラン（SiH₂Cl₂）とアンモニア（NH₃）
を用いて、成長温度を８００℃、成長雰囲気圧力を約
０．２Torrに設定する条件を採用する。

【００５９】続いて、図９(b) に示すように、素子分離
領域となる領域の窒化膜２６及び酸化膜２５を除去した
後に、図９(c) に示すように、窒化膜２６及び酸化膜２
５に覆われない部分のシリコン基板２１をエッチングし
て深さが０．２μｍ〜０．５μｍ程度の浅い第１〜第４
の溝（凹部）２３ａ〜２３ｄを形成する。このとき、第
１〜第４の溝２３ａ〜２３ｄによりシリコン基板１の素
子形成領域が区画され、０．２５μｍ程度の狭い幅の第
１の溝２３ｃに隣接した領域は狭い面積の第１の素子領
域２２ｃとなり、幅１０μｍの中程度の幅の溝２３ｂに
隣接した領域は中程度の面積の第２の素子領域２２ｂと
なり、数十μｍ以上の広い幅の溝２３ａ，２３ｄに隣接
した領域は広い面積の第３の素子領域２ａとなる。

【００６０】続いて、シリコン基板２１の露出面を熱酸
化して膜厚約１０ｎｍのシリコン酸化膜２４を形成す
る。これによって、第１〜第４の溝２３ａ〜２３ｄに隣
接する凸状の素子形成領域が窒化膜２６により覆われた
基板の形成工程が終了する。次に、図８に示すＰ２の工
程に移る。この工程では、図１０(a) に示すように、Ｉ
ＣＰ（誘導結合型プラズマ）法、ＥＣＲ（Electron Cyc
lotron Resonance）法のような、いわゆる高密度プラズ
マ（ＨＤＰ（high density prasma ）ＣＶＤ（Chemical
Vapor Deposition ）法を用いて、シリコン基板２１の
表面に第１〜第４の溝２３ａ〜２３ｄの深さよりも厚い
膜厚、例えば約７３０ｎｍ程度のシリコン酸化膜２７を
シリコン基板２１に形成し、併せてこのシリコン酸化膜
２７を第１〜第４の溝２３ａ〜２３ｄ内に完全に埋め込
む。高密度プラズマＣＶＤ法を用いて成膜すると、幅の
狭い第３の溝２３ｃ内へのシリコン酸化膜２７の埋め込
みがより完全に行われる。このシリコン酸化膜２７は、
不純物がドープされたＰＳＧ、ＢＰＳＧ、ＢＳＧのよう
なものであってもよい。

【００６１】ＨＤＰ−ＣＶＤ法によってシリコン酸化膜
２７を成長する場合には、例えば反応チャンバ（不図
示）内にSiH₄を約１５０sccm、酸素を約２３０sccm、希
釈ガスを約４００sccmの流量で導入する。そのシリコン
酸化膜の露出面の形状は平坦ではなく、凹凸が生じてい
る。しかも、第１の素子領域２２ａ、第２の素子領域２
２ｂの上のシリコン酸化膜２７の膜厚が厚くなる一方、
狭い面積の第３の素子領域２２ｃの上のシリコン酸化膜
２７の膜厚が薄くなっている。また、狭い第３の溝２３
ｃの埋込領域のシリコン酸化膜２７の膜厚ｔ₆は、第２
の溝２３ｂ又は第１の溝２３ａの埋込領域のシリコン酸
化膜２７の膜厚ｔ₄，ｔ₅よりも厚くなっている。その
厚くなっている量は溝２３ａ〜２３ｄの深さが０．４μ
ｍ、狭い第３の溝２３ｃの幅が０．２５μｍ程度の場合
に、シリコン酸化膜２７を第１の素子領域２２ａで約７
３０nmの厚さに成長させると、ｔ₆はｔ₄、ｔ₅よりも
約１．１倍厚くなる。

【００６２】この状態のシリコン基板２１が、上記した
被研磨基板３３と呼ばれるものである。次いで、図１の
Ｐ３に示す第１ステップの研磨工程に移る。第１ステッ
プの研磨工程では、研磨布１０２として硬い商品名ＩＣ
−１０００を用いる。また、研磨剤として、フジミ社製
の商品名PLANERLITE-6103 、キャボット社の商品名ＳＳ
−２５、或いはロデール社製の商品名ロデール２３７１
を用いる。PLANERLITE-6103 、ＳＳ−２５を用いる場合
には純水により希釈する。研磨材料の種類による研磨結
果の違いについては後述する。

【００６３】まず、シリコン酸化膜２７を下側にして被
研磨基板３３を基板保持具３２の下面に取付けた後に、
研磨板３１を所定の回転数Ｒ₁で回転させるとともに、
基板保持具３２も研磨板３１と同じ方向又は反対方向に
所定の回転数Ｒ₂で回転させる。続いて、基板保持具３
２と研磨板３１とを近づけると同時に流量３５０ｃｃ／
分でスラリーを研磨布１０２の上に流し、これにより研
磨布１０２と被研磨基板３３の間にスラリーを供給す
る。スラリーは、スラリー供給ノズル１０７から供給さ
れる。

【００６４】そして、基板保持具３２を押圧することに
よって被研磨基板３３のシリコン酸化膜２７と研磨布１
０２を接触させて研磨を開始する。その研磨状態を所定
の時間維持すると、狭い面積の第３の素子領域２２ｃ、
及び中程度の面積の素子領域２２ｂ上に突出しているシ
リコン酸化膜２７のみが硬い研磨布１０２によって主と
して研磨されてシリコン酸化膜２７の体積が減少する。
所定の研磨時間が経過した時点で第１ステップの研磨工
程を終了する。

【００６５】このように硬い研磨布１０２を用いると、
凸部の突出量の大きな部分が選択的に研磨パッドに接触
し、凸部は凹部に比べて強く研磨布１０２に接触するの
で凸部の研磨レートは速くなり、選択研磨が実現する。
そして、第１ステップの初期段階では、主に凸部の平坦
化に研磨が消費される。なお、第１ステップの研磨を有
効に行うためは、第１〜第４の溝２３ａ〜２３ｄを除い
た領域に存在するシリコン窒化膜２６の残存領域が、ウ
エハ上面の全面積の１０％以上、好ましくは３０％以上
であって最大７０％程度の被研磨基板３３を用いること
が好ましい。

【００６６】次に、図１のＰ４に示す第２ステップの研
磨工程に移る。この第２ステップの研磨工程では、研磨
布１０２としてＩＣ−１４００を用いて残りのシリコン
酸化膜２７を除去する。この場合のスラリーの材料を変
える。その材料として、例えば、ＫＯＨを含む分散剤
（研磨促進剤）中にヒームドシリカ（砥粒）を分散させ
たものを用いる。例えば、キャボット社のＳＳ−２５
（商品名）があり、このＳＳ−２５を純水により１：１
に希釈する。

【００６７】このスラリーを研磨布１０２上に流量３０
０ｃｃ／分で供給しながら、研磨板３１を回転数Ｒ₃で
回転させるとともに、基板保持具３２も研磨板３１と同
じ方向又は逆方向に回転数Ｒ₄で回転させる。そして、
被研磨基板３３を研磨布１０２に押しつけると、シリコ
ン酸化膜２７の研磨が開始し、さらに窒化膜２６を研磨
終点として研磨を終了する。第２ステップの研磨では、
柔らかい研磨布１０２に交換されるので、シリコン酸化
膜２７の凸部への研磨布１０２の押圧力が第１ステップ
の研磨よりも小さくなってシリコン酸化膜２７の凸部の
研磨量と凹部の研磨量の差が小さくなる。

【００６８】そのような第２ステップの研磨工程では、
図１０(b) に示すように、広い面積の第１の素子領域２
２ａ上のシリコン酸化膜２７も併せて研磨され、除去さ
れる。即ち、全ての素子領域２２ａ〜２２ｃ上のシリコ
ン酸化膜２７が研磨され、除去されてシリコン窒化膜２
６が現れ、この状態で研磨レートが小さくなる。全ての
窒化膜２６が現れた時点で、研磨を停止する。これによ
り、シリコン酸化膜２７が埋め込まれた第１〜第３の溝
２３ａ〜２３ｄによって素子分離用のシャロートレンチ
アイソレーション（ＳＴＩ）が形成される。続いて、窒
化膜２６と酸化膜２５を除去する。

【００６９】その後に、ＳＴＩによって分離された第１
〜第３の素子領域２２ａ〜２２ｃにＤＲＡＭ、ＳＲＡＭ
又はロジック回路、その他の素子を作成する。なお、上
記した実施形態では、被研磨物である絶縁膜としてＨＤ
Ｐ−ＣＶＤ法により形成されたシリコン酸化膜２７を用
いているが、成膜とスパッタエッチングを同時に或いは
繰り返しながら成膜した膜を用いてもよい。このような
膜であれば、第１の実施の形態と同じように狭い溝内へ
の埋め込みがより完全になる。

【００７０】次に、第１ステップの研磨と第２ステップ
の研磨の条件を変えた場合に、研磨がどのように相違す
るかを説明する。第１例図１０(a) に示す状態で、シリコン酸化膜２７の研磨に
使用する研磨装置としてストラバー社製の商品名６ＤＳ
−ＳＰを使用し、第１ステップの研磨と第２ステップの
研磨を行なう。

【００７１】まず、第１ステップの研磨は、研磨布１０
２としてＩＣ−１０００を用いて行なう。また、スラリ
ーとして、アミン系の分散剤（研磨促進剤）中にコロイ
ダルシリカ（砥粒）を分散させた研磨剤（スラリー）を
用いたもの。例えば、フジミ社製の商品名PLANERLITE-6
103 を使用する。その研磨布１０２、その他の研磨条件
を表２に示す。

【００７２】

【表２】

【００７３】スラリーであるPLANERLITE-6103 は、ポリ
シリコンの研磨剤として使用されるのが一般的であり、
シリコン酸化膜２７と化学的にほとんど反応しないため
研磨レートは小さいが、上記した押圧力（ダウンフォー
ス、バックプレッシャー）の条件などによって研磨レー
トを２００ｎｍ／分以下になるように調整する。研磨レ
ートを大きくすると、機械的な圧力が強くなって、第１
〜第４の溝２３ａ〜２３ｄの上のシリコン酸化膜２７の
研磨速度も大きくなるからである。

【００７４】表２に示す条件によって図１０(a) に示す
シリコン酸化膜２７を研磨すると、面積の大きな第１の
素子領域２２ａの上のシリコン酸化膜２７の上部は図１
１に示すように丸みを帯びてその体積が小さくなる。こ
のように第１の素子領域２２ａのシリコン酸化膜２７の
凸部のみが丸みを帯びる程度に研磨されるのは次のよう
な理由による。

【００７５】即ち、面積の狭い第３の素子領域２２ｃ、
及び中程度の面積の第２の素子領域２２ｂ上に突出して
いるシリコン酸化膜２７はそれぞれ機械的に弱くなって
いるために、硬質の研磨布によって物理的な圧力が加わ
るからである。また、第１の素子領域２２ａ上のシリコ
ン酸化膜２７は、その突出量が大きいので研磨布１０２
に押圧される力が強くその体積が大きく減少する。

【００７６】以上のように、図１０(a) において凸部と
なっているシリコン酸化膜２７の量を減らすことで、次
の第２の研磨工程において第１〜第４の溝２３ａ〜２３
ｄの上のシリコン酸化膜２７の過剰研磨が抑制される。
次に、第２ステップの研磨工程に移る。第２ステップの
研磨では研磨布をＩＣ−１０００からＩＣ−１４００に
交換するとともに、商品名ＳＳ−２５を純水で１対１の
割合で希釈したスラリーとして使用する。ＩＣ−１４０
０は、ＩＣ１０００と同じ発泡ポリウレタンから成形さ
れているが、その下にはＳｕｂａ４００と同程度の柔ら
かさを持った素材が形成されている２重構造を有する研
磨布である。

【００７７】この第２ステップの研磨条件を表３に示
す。

【００７８】

【表３】

【００７９】一方、第２の研磨工程の研磨では、表３に
示すように押圧力を小さくし、かつ研磨板３１を比較的
高速回転させ、さらに被研磨基板３３の表面の凹凸に対
する研磨板３１表面の研磨布１０２の追従性（表面の凹
凸に対する研磨布変形の追従性）を低下させて研磨す
る。これにより、面積の広い第１の素子領域２２ａに残
った厚いシリコン酸化膜２７での研磨レートが高くな
り、ついには窒化膜２６の上のシリコン酸化膜２７が除
去される。窒化膜２７は、研磨の終点検出用の膜として
機能する。これにより、第１〜第４の溝２３ａ〜２３ｄ
内に埋め込まれたシリコン酸化膜２７の表面から窒化膜
２６の表面を含む領域は平坦になる。

【００８０】以上のように、第１ステップの研磨工程で
は、機械的要素が強い研磨を行って広い面積又は中程度
の面積の第１又は第２の素子領域２２ａ，２２ｂに存在
するシリコン酸化膜２７の体積を減らすと、第２ステッ
プの研磨を終えたときに第１〜第４の溝２３ａ〜２３ｄ
内のシリコン酸化膜２７の上面が皿状に窪む現象、即ち
ディッシングが発生しにくくなる。

【００８１】しかも、本実施形態では、従来技術のよう
にレジストを用いてシリコン酸化膜をエッチングする工
程を有していないので、工程が短縮されてスループット
が向上する。ところで、以上のような第１ステップの研
磨工程を開始する前のシリコン酸化膜２７の表面段差と
第１ステップの研磨工程を終えた状態の被研磨基板の表
面段差をそれぞれ段差測定器（ＨＲＰ）によって測定し
たところ、図１２〜図１５のようになった。

【００８２】図１２、図１３は、初期のシリコン酸化膜
２７の表面の段差形状であり、図１４、図１５は第１ス
テップの研磨を終えたシリコン酸化膜２７の表面の段差
形状である。測定領域は、ＤＲＡＭを形成しようとする
シリコン基板のうち、スクライブ部分と、周辺回路領域
内の大パターン形成部分と、セル部の周辺と、セル内部
の４つの領域である。

【００８３】窒化膜２６が存在するスクライブ部分と周
辺回路領域内の大パターン形成部分は、それ自体で面積
が広いので、第１ステップの研磨を終えると、図１２か
ら図１４への変化に見られるように、それらの部分の上
に残るシリコン酸化膜２７の凸部は角が丸められた状態
になる一方で、セル部の周辺とセル内部では図１３、図
１５を比較するとシリコ酸化膜の凸部がかなり低くなっ
ていることわかる。

【００８４】その後で、第２ステップの研磨を終える
と、図１０(b) に示すように被研磨基板３３の研磨面は
平坦になる。第２例図１０(a) に示す状態で、シリコン酸化膜２７の研磨に
使用する研磨装置としてアプライドマテリアル社のＭＩ
ＲＲＡ３４００を使用し、第１ステップの研磨と第２ス
テップの研磨を行なう。

【００８５】第２例では、研磨布、スラリーについては
第１例と同じものを用いた。第１ステップの研磨の条件
を表４に示し、第２ステップの研磨の条件を表５に記載
する。

【００８６】

【表４】

【００８７】

【表５】

【００８８】第１ステップの研磨工程では、第１例と同
様に、面積の狭い第３の素子領域２２ｃに突出している
シリコン酸化膜２７は、硬い研磨布１０２との接触によ
り物理的に除去され易い。一方、広い面積の第１の素子
領域２２ａ上のシリコン酸化膜２７は機械的に強い上、
研磨剤が研磨対象となるシリコン酸化膜と化学的に反応
しにくいものであるため、その領域ではシリコン酸化膜
２７が殆ど研磨されず、その上部の角は図１１に示した
ように丸みを帯びる。

【００８９】第２ステップの研磨工程の研磨では、研磨
対象物と化学的に反応する研磨剤を用い、研磨対象物と
研磨布１０２との押圧力を小さくし、かつ基台１０１を
高速回転させて研磨する。これにより、被研磨基板３３
の被研磨面による研磨布１０２の表面追随性を低下させ
て、広い面積の第１の素子領域２２ａに残った厚いシリ
コン酸化膜２７を研磨し、かつ第１〜第４の溝２３ａ〜
２３ｄにシリコン酸化膜２７が埋め込まれ、平坦化した
面を得ることができる。

【００９０】第２の実施の形態によれば、単一の研磨工
程だけで簡便に被研磨基板の凹部内にシリコン酸化膜２
７を埋め込み、かつ被研磨基板３３の表面を平坦化する
ことが可能となる。次に、図１１に示すように、第１ス
テップの研磨を終えた状態において、第１の素子領域２
２ａでのシリコン基板２１の上に存在する全ての膜の厚
さｔ₁₀と、第１の溝２３ａのうちのシリコン基板２１の
上面から突出している厚さｔ₁₁を調べる。なお、以下
に、厚さｔ₁₀を素子領域での膜厚、ｔ₁₁を突出し量とい
う。

【００９１】まず、上記した第１ステップの研磨の後に
はｔ₁₀とｔ₁₁がどの様に分布し、さらに、第２ステップ
の研磨の後にはｔ₁₀、ｔ₁₁がどのように分布するかを調
べたところ、図１６(a), (b)ようになった。第１ステッ
プの研磨の後の膜厚を示す図１６(a) では、第１ステッ
プの研磨の後のｔ₁₀とｔ₁₁には約６００ｎｍの膜厚差が
あった。これに対して、第２ステップの研磨の後の膜厚
を示す図１６(b) では、ｔ₁₀とｔ₁₁には約８０ｎｍの膜
厚差となってかなり平坦化されていることがわかる。

【００９２】第３例図１０(a) に示す状態で、シリコン酸化膜２７の研磨に
使用する研磨装置としてアプライドマテリアル社のＭＩ
ＲＲＡ３４００を使用し、第１ステップの研磨と第２ス
テップの研磨を行なう。第３例では、第１ステップの研
磨の際のスラリーを除いて研磨条件を第２例と同じにし
た。本例では、第１ステップの研磨に使用するスラリー
として、分散剤としてＫＯＨを含んでいる商品名ＳＳ−
２５を純水で希釈したものを用いた。この場合、ＳＳ−
２５の量を１とした場合に純水の量を２．５とした。ま
たスラリーに含まれる砥粒として、シリカ又は酸化セリ
ウム（CeO₂）を含むものを用いてもよい。また、分散剤
としてＮＨ₄ＯＨを含んでいるものを使用してもよい。

【００９３】第１ステップの研磨の条件を表６に示し、
第２ステップの研磨の条件を表７に記載する。なお、被
研磨基板３３と基台１０１の相対線速度を４０ｍ／ｍｉ
ｎ以上とすることが好ましい。

【００９４】

【表６】

【００９５】

【表７】

【００９６】上記した条件で第１ステップの研磨を行な
ったところ、図１２、図１３で示したシリコン酸化膜２
７の初期状態の表面の凹凸は、図１７、図１８のように
なり、面積の大きなスクライブ部では、図１７(a) に示
すように、第１例及び第２例で示す場合に比べて、シリ
コン酸化膜２７の膜厚は大幅に減少した。その他の領域
でも図１７(b) 、図１８(a) 、図１８(b) に示すよう
に、シリコン酸化膜２７はほぼ平坦になった。

【００９７】この第１ステップの研磨の条件によって研
磨されたシリコン酸化膜２７の膜厚の分布を調べたとこ
ろ、図１９(a) に示すようになり、膜厚ｔ₁₀と膜厚₁₁の
膜厚差は数十ｎｍであり、極めて平坦になっていること
がわかる。したがって、シリコン酸化膜２７のさらなる
平坦化を行なうための第２ステップの研磨では、その研
磨量は僅かであって研磨時間が短くてすみ、スループッ
トがさらに向上する。その第２ステップの研磨を終えた
状態でのシリコン酸化膜２７の膜厚の分布を調べたとこ
ろ、図１９(b) に示すようになり、膜厚ｔ₁₀と膜厚 ₁₁の
膜厚差はさらに小さくなってシリコン酸化膜２７の上面
の平坦性がさらに良くなっていることがわかる。

【００９８】以上のように、第１ステップの研磨によっ
てシリコン酸化膜２７の平坦性が極めて改善された理由
として次のことが推測される。まず、純水によって１／
２．５倍の濃度に希釈されたスラリーによる研磨は、機
械的要素の他に化学的な要素が大きいと考えられる。シ
リコン酸化膜（SiO₂）は、水中で次式（10）のような平
衡反応を示す。

【００９９】 SiO₂＋ H₂O ⇔ Si(OH)₄ （10）その水中にＫＯＨを添加すると、Ｋイオンの触媒作用に
より反応が式（10）の右側に進み易くなる。これは、Si
O₂からSi(OH)₄に変わる間にKSi(OH)₃などの中間体が生
じて、式（１０）の右側への反応をよりスムーズに起こ
させるからである。一般に使用されている研磨剤はその
反応を利用してシリコン酸化膜を研磨します。

【０１００】その水にＫＯＨだけでなく、アミン系分散
剤（例えばＴＭＡＨ（テトラメチルアンモニウムハイド
ロオキサイド）を添加すると、アミン系分散剤によって
ＫＯＨのイオンへの解離率が低下する。これは、[H⁺]
[OH^-] ＝１０^-14＝１Ｅ−１４という法則があるため
に、アミン系の分散剤によってもＯＨ^-イオンもしくは
ＯＨマイナスイオンは生成されるので、結果的にＫＯＨ
の解離率が低下するからである。

【０１０１】もとより、アミン系分散剤により形成され
るイオンの種類によっては式（10）において触媒作用を
示すが、分子自体が大きくなると、その大きさがシリコ
ン酸化膜の表面反応を阻害するためにＫ⁺イオンもしく
はＫプラスイオンのような強力な触媒作用を示さなくな
ることが多い。例として挙げたＴＭＡＨにより生成され
るN(CH₃)₄プラスイオンにおいてもＫ⁺イオンもしくは
Ｋプラスイオンのような強力な触媒作用は示さない。

【０１０２】従って、ＫＯＨとアミン系分散剤を水に同
時に添加した場合に、化学式（10）において、右側への
反応が進み難くなる。これは、スラリーにおいても同様
で、ＫＯＨ系スラリーとアミン系スラリーを混ぜること
によってそれぞれが式（10）の右側への反応を阻害し合
うためにシリコン酸化膜の研磨レートを低下させること
になる。

【０１０３】なお、酸化セシウムは、シリカと異なり、
シリコン酸化膜に対して還元的な反応を及ぼしながら研
磨を行わせる。以上のことから、研磨の際の化学的な要
素を調整することによって、研磨レートの制御や研磨状
態の制御が容易になる。例えば、スラリーとして商品名
ＳＳ−２５と商品名PLANAERLITE6103 を混合したものを
使用すると、その混合比の違いによって図２０〜図２３
に示すように研磨状態が相違する。

【０１０４】図２０〜図２３は、ＤＲＡＭのスクライブ
部、周辺回路の大パターン部、セル部の周辺部、セル内
部のそれぞれに形成したシリコン酸化膜２７の第１ステ
ップの研磨を行なった後の状態を示している。また、図
２０、図２１は、商品名ＳＳ−２５にその２倍の量の商
品名PLANAERLITE6103 を加えたスラリーを使用してい
る。さらに、図２２、図２３は、商品名ＳＳ−２５と商
品名PLANAERLITE6103 を同じ割合で加えたスラリーを使
用している。その他の研磨条件は、表６と同じに設定し
た。

【０１０５】それらの実験結果によれば、ＳＳ−２５の
割合が多いほど、研磨量が増える上に、研磨面の平坦性
が増すことがわかる。したがって、それらの混合比を調
整することによって研磨状態を調整することが可能にな
る。次に、ＳＳ−２５の純水による希釈度が研磨レート
にどのような影響を及ぼすかを説明する。

【０１０６】図２４は、ＳＳ−２５と純水の割合と研磨
レートの関係を示すものであり、その関係から、シリコ
ン酸化膜（SiO₂）については、純水による希釈度が大き
くなるにつれて、研磨レートが小さくなってくることが
わかる。なお、図２４の破線は、純水によるＳＳ−２５
の希釈度とシリコン窒化膜（Si₃N₄）の研磨レートの関
係磨レートの関係を示すものであるが、希釈度はシリコ
ン窒化膜の研磨レートには殆ど影響を及ぼさないので、
その希釈度を変えることはシリコン窒化膜の研磨ストッ
プ機能を損なうものではないことがわかる。なお、図２
４の結果からシリコン窒化膜に対するシリコン酸化膜の
研磨選択比を求めると、図２５のようになる。

【０１０７】上記した実施形態では、半導体基板の溝内
及び素子領域上に形成された埋込絶縁膜を研磨して平坦
化する方法として、硬さの異なる研磨布を交換する２ス
ップ研磨法を使用することについて説明した。しかし、
その研磨工程の後に、溝内の埋込絶縁膜にディッシング
が発生しているかどうかについて調べてみると、溝の幅
の相違によってディッシングの発生状況が異なることが
実験によって確認された。

【０１０８】その実験は、試料として図２６(a),(b) に
示すようなパターンを有するＴＥＧ(test element grou
p ）パターンを用いて行われた。ＴＥＧパターンは、８
インチのシリコン基板５１に複数個形成されている。本
ＴＥＧには、実製品レベルのパターンも形成されてい
る。本ＴＥＧ内の単一の最大活性領域のパターンは、例
えば８００μｍ×６００μｍである。

【０１０９】図２６(a),(b) において、シリコン基板５
１には一辺の長さＬの正方形の溝（trench）５２が３８
０ｎｍの深さに形成されている。また、その溝５２は、
幅１００〜１５０μｍの凸状の活性領域５３に囲まれて
形成されており、溝５２の底面とその周囲のシリコン基
板５１の最上面との段差は３８０ｎｍとなっている。活
性領域５３のシリコン基板５１の表面には、SiO₂よりな
る初期酸化膜５４が１０ｎｍの厚さに形成され、さら
に、その活性領域５３の上には初期酸化膜５４を介して
シリコン窒化膜５５が９９ｎｍの厚さに形成されてい
る。シリコン窒化膜５５は研磨停止膜として機能する。

【０１１０】なお、活性領域５３は、例えば実質的に素
子形成領域又はスクライブ領域に相当する領域である。
次に、ＴＥＧパターンの溝５２内に埋込絶縁膜を充填す
る工程について説明する。まず、図２７(a) に示すよう
に、高密度プラズマ（ＨＤＰ）ＣＶＤ法を用いてシリコ
ン基板５１の上に埋込絶縁膜としてシリコン酸化膜５６
を形成した。シリコン酸化膜５６は、活性領域５３の上
で最も突出した状態となる。

【０１１１】なお、シリコン酸化膜５６の膜厚は、溝５
２の深さよりも厚く、例えば７００ｎｍに設定される。
次に、研磨装置としてアプライドマテリアル社の商品名
ＭＩＲＲＡ３４００を使用してシリコン酸化膜５６を２
ステップで研磨した。その研磨装置は図５で示したよう
な概要構成を有している。

【０１１２】ＭＩＲＲＡ３４００の研磨装置では、半導
体ウェハを支持する研磨ヘッドと、半導体ウェハと研磨
ヘッドの間に介在するエアバックのような弾性体と、研
磨ヘッドの下面の周囲に取り付けられるリテイナーリン
グとを有している。その弾性体のヤング率として、１×
１０¹⁰Ｎ／ｍ²〜１×１０⁴Ｎ／ｍ²の範囲、好ましく
は、１×１０⁵Ｎ／ｍ²〜１×１０⁷Ｎ／ｍ²の範囲の
値を選択する。その弾性体は、半導体ウェハの被研磨面
にかかる応力を一様に分布させるために設けられてい
る。

【０１１３】即ち、第１ステップの研磨は、図５に示し
た研磨布１０２として硬質のＩＣ−１０００を用いて行
う。その研磨布１０２の上面には、K-grooveと呼ばれる
複数の同心円の溝が形成されている。また、研磨布１０
２の上に供給されるスラリーとしてＫＯＨを含む商品名
ＳＳ−２５を純水で希釈したものを用いた。なお、純水
は、体積で換算してＳＳ−２５の２．５倍で供給され
る。その研磨布１０２、スラリー、その他の研磨条件を
表８に示す。

【０１１４】

【表８】

【０１１５】この第１ステップの研磨工程は、溝５２の
中央におけるシリコン酸化膜５６の膜厚が５３０ｎｍ〜
５５０ｎｍの厚さになった時点で終了される。第１ステ
ップの研磨が終了すると、図２７(b) に示すように、活
性領域５３におけるシリコン酸化膜５６の突出部が薄く
且つ丸くなる。その第１ステップの研磨工程に続いて第
２ステップの研磨工程に移る。

【０１１６】第２ステップの研磨工程では、研磨布１０
２を硬いＩＣ−１０００から柔らかいＩＣ−１４００に
交換してシリコン酸化膜５６を研磨する。そのＩＣ−１
４００の上面にはK-grooveが形成されている。第２ステ
ップの研磨で使用されるスラリーは、第１ステップの研
磨で使用したものと同じものとする。その研磨布１０
２、スラリー、その他の研磨条件を表９に示す。

【０１１７】

【表９】

【０１１８】第２ステップの研磨は、図２７(c) に示す
ように、シリコン窒化膜５５がシリコン基板５１の全面
で露出した状態で終了する。上記した第１ステップの研
磨工程によるシリコン酸化膜５６の研磨量は３００ｎｍ
〜３８０ｎｍであり、第２ステップの研磨工程によるシ
リコン酸化膜５６の研磨量は１００ｎｍ〜２００ｎｍと
なる。第１及び第２の研磨工程によれば、平坦面上のシ
リコン酸化膜の研磨量に換算すると、約５００ｎｍの厚
さが研磨されたことになる。

【０１１９】シリコン酸化膜５６の研磨を終えた後に、
溝５２の中央部でのシリコン酸化膜５６の最大ディッシ
ング量と溝５２の広さ（底面積）との関係を測定したと
ころ図２８の実線で示すような結果が得られた。なお、
図２８の横軸は対数目盛で示され、その縦軸は比例目盛
で示されている。図２８の実線によれば、溝５２の一辺
の長さＬが長くなるにつれ、即ち、溝５２の底面積が増
えるにつれて最大ディッシング量が増えることがわか
る。

【０１２０】ところで、従来のように１ステップのみの
研磨法によれば、１ｍｍ×１ｍｍの大きさの溝内のシリ
コン酸化膜の最大ディッシング量は３００ｎｍとなる。
これに対して、本発明の２ステップ研磨法を用いると、
１ｍｍ×１ｍｍの大きさの溝５２内でのシリコン酸化膜
５６の最大ディッシング量は約８０ｎｍとなって、従来
の最大ディッシング量の１／４になることがわかった。
その従来の１ステップ研磨の条件を表１０に示す。

【０１２１】

【表１０】

【０１２２】このように、本発明の２ステップ研磨法に
よれば、第１ステップの研磨工程により硬い研磨布１０
２を使用して活性領域５３でのシリコン酸化膜５６の突
出部を研磨によって選択的に減らすことを目的としてい
る。従って、第１ステップの研磨工程は、シリコン基板
５１の表面に本質的に存在する凹凸などのモホロジーの
影響を受け難く、シリコン基板５１の全体に渡って均一
にシリコン酸化膜５６を研磨仕上げすることができる。

【０１２３】半導体基板の表面に存在する凹凸は、２０
ｍｍ四方の任意の領域において凹凸による段差が２００
ｎｍ未満であり、または５ｍｍ四方の任意の領域におい
て凹凸による段差が５０ｎｍ未満であることは、基板面
の全体を均一に研磨するために最も好ましい。そのよう
な凹凸が存在する場合には、半導体基板と支持基板の間
に上記した弾性体を介在させることによって基板面の全
体に渡って均一な研磨速度が得られることになる。

【０１２４】ところで、半導体基板の表面のモフォロジ
ーの相違が、第１ステップの研磨（選択研磨ともい
う。）工程終了後のシリコン酸化膜の表面にどのような
影響を及ぼすかを実験した。半導体基板として、図２９
に示すように主面に１１μｍの厚さのシリコン膜をエピ
タキシャル成長した８インチの円形のシリコンウェハＷ
₁，Ｗ₂を用いた。なお、図２９において、符号Ｎｃ
は、面方位を示すノッチを示している。

【０１２５】実験に際して用いる第１のシリコンウェハ
Ｗ₁としては、図３０の左側に示すように、凹凸が緩や
かに変化するものを用い、第２のシリコンウェハＷ₂と
しては、図３０の右側に示すように凹凸が小刻みに変化
するものを用いた。そして、それら第１及び第２のシリ
コンウェハＷ₁，Ｗ₂の主面の上にプラズマＣＶＤ法に
よって１０００ｎｍの厚さのシリコン酸化膜Ｓ₀を形成
した後に、表８に示した条件でシリコン酸化膜Ｓ₀を６
０秒間研磨した。その研磨量は、平均で３５０ｎｍとな
った。なお、研磨装置としては図５(c) に示したような
基板支持具３２を有するアプライドマテリアル社のＭＩ
ＲＲＡ３４００を使用した。

【０１２６】そして、第１のシリコンウェハＷ₁上と第
２のシリコンウェハＷ₂上のそれぞれのシリコン酸化膜
Ｓ₀の膜厚を測定したところ、図３１、図３２のような
膜厚分布が得られた。そのシリコン酸化膜Ｓ₀の膜厚
は、光学式膜厚測定法によって図２９の破線に沿って４
９箇所で測定された。図３１のよれば、第１のシリコン
ウェハＷ₁の上のシリコン酸化膜Ｓ₀は、シリコンウェ
ハＷ₁の表面に沿って凹凸の変化が緩やかな膜厚分布と
なるように研磨された。したがって、シリコンウェハＷ
₁に複数個形成される半導体装置においては、研磨後に
溝内に残るシリコン酸化膜Ｓ₀の膜厚が均一になる。

【０１２７】しかし、図３２によれば、第２のシリコン
ウェハＷ₂の上のシリコン酸化膜Ｓ ₀は、シリコンウェ
ハＷ₂の表面に沿って凹凸の変化が激しい膜厚分布とな
るように研磨された。したがって、シリコンウェハＷ₂
に複数個形成される半導体装置においては、研磨後に溝
内に残るシリコン酸化膜Ｓ₀の膜厚が不均一になる。し
たがって、半導体ウェハ上のシリコン酸化膜を選択研磨
によって研磨する場合には、半導体ウェハの表面のモフ
ォロジーが上記した条件となることが好ましいことにな
る。

【０１２８】さらに、本発明者は、図２６(b) で破線で
示すように、複数の微小な活性領域（ダミー凸部）５７
を溝５２内に形成した場合に、２ステップ研磨終了後の
溝５２のシリコン酸化膜５６の最大ディッシング量と溝
５２の底面積との関係を測定したところ、図２８の破線
で示すような結果が得られた。図２８の破線によれば、
溝５２内にダミー凸部５７を形成しない場合に比べて、
ダミー凸部５７を形成した場合の方が最大ディッシング
量が半分以下になることがわかった。例えば、７．５ｍ
ｍ×７．５ｍｍの大きさの溝５２内に、１０μｍ×１０
μｍの平面形状のダミー凸部５７を５０μｍピッチで複
数個配置したところ、溝５２内のシリコン酸化膜５６の
最大ディッシング量が６１．５ｎｍとなった。即ち、ダ
ミー凸部５７を溝５２内に形成した場合には、それを溝
５２内に形成しない場合に比べて、シリコン酸化膜５６
の最大ディッシングが約１／２となった。

【０１２９】従って、２ステップによる研磨法において
は、面積の広い溝内にダミー凸部を複数形成しておくこ
とは、ディッシングを抑制する効果がさらに高くなるこ
とがわかる。なお、微小な活性領域（ダミー凸部）５７
は、シリコン基板５１の一部であって、活性領域５３の
シリコン基板５１の最上面と同じ高さを有している。

【０１３０】ところで、２ステップ研磨方法の終点の検
出は方法としては、研磨対象がシリコン酸化膜からシリ
コン窒化膜に変わる時の研磨速度の差によって生じる研
磨トルクの変化を利用する方法、もしくは、波長１００
ｎｍ〜１０００ｎｍの単一波長のレーザ光を被研磨面に
照射して研磨対象がシリコン酸化膜からシリコン窒化膜
に変わる時のレーザ光の反射光路の光路差に依存する反
射強度の変化を利用する方法などがある。（第２の実施の形態）半導体ウェハのうち、ＤＲＡＭセ
ル、ＳＲＡＭセル等が形成される活性領域とウェハ分割
用のスクライブライン領域の上の埋込絶縁膜を研磨する
ために、上記したような２ステップ研磨法を採用しても
溝内の埋込酸化膜にディッシングが発生する可能性があ
ることは既に述べた。

【０１３１】そこで、図３３に示した半導体ウェハ６０
の複数箇所にそれぞれ図３４に示すＴＥＧパターン６１
を形成して、溝の上での埋込酸化膜のディッシングの発
生状況を調べた。ＴＥＧパターン６１内にある活性領域
パターンのうち、単一の最大活性パターンは、例えば８
００μｍ×６００μｍである。それらのＴＥＧパターン
６１は、図３４に示したように、シリコンウェハ６０に
おいて、幅１００μｍのスクライブライン６２に囲まれ
た領域に平面正方形の溝６３を形成する。その溝６３の
一辺の長さＬ₁は、スクライブライン６２の中心から換
算して２０mmとなっている。また、その溝６３の中には
約５mm×２０mmの長方形の第１の活性パターン密集領域
６４と、約５mm×１５mmの長方形の第２の活性パターン
密集領域６５とが間隔をおいてＬ字状に形成されてい
る。また、溝６３内において、約１５mm×１５mmの大き
さの残りの領域６６には、ダミー凸部（微小活性領域）
６７が複数個形成されている。そのダミー凸部６７は、
スクライブライン６２と同じ高さを有している。

【０１３２】そのダミー凸部６７は、７μｍ×７μｍの
平面形状で且つ２５mmピッチで複数個配置されるか、又
は、１０μｍ×１０μｍの平面形状で且つ２５mmピッチ
で複数個配置されている。７μｍ×７μｍのダミー凸部
６７は面積に換算して溝６３内の残りの領域６６の８％
を占めることになる。また、１０μｍ×１０μｍの複数
のダミー凸部６７は、面積に換算して溝６３内での残り
の領域６６の１６％を占めることになる。

【０１３３】そして、複数のＴＥＧパターン６１の活性
領域６４，６５及びスクライブ領域６２の上にそれぞれ
初期酸化膜を介してシリコン窒化膜を形成し、各ＴＥＧ
パターンの全体にシリコン酸化膜を形成した後に、シリ
コン窒化膜が半導体ウェハ６０の全面に渡って露出する
までシリコン酸化膜を２ステップ研磨法により研磨し
た。

【０１３４】なお、溝６３の底面は、シリコンウェハ６
０の活性領域６４，６５及びスクライブライン６２とダ
ミー凸部６７のそれぞれの上面に対して３８０ｎｍの深
さを有している。シリコン酸化膜を２ステップ研磨法に
よって研磨したところ、８％のダミー凸部６７を有する
ＴＥＧパターン６１においては、溝６３の上で図３５の
ようなディッシングが発生して、溝６３の側面の頂から
上方に突出したシリコン酸化膜の量が最小で１０ｎｍと
なった。また、１６％のダミー凸部６７を有するＴＥＧ
パターン６１においては、図３６のようなディッシング
が発生して、溝６３の側面の頂から上方に突出したシリ
コン酸化膜の量が最小で３０ｎｍとなった。

【０１３５】なお、図３５，図３６において、TOP 、LE
FT、CENTOER 、RIGHT 、BOTTOMは、図３３のTOP 、LEF
T、CENTOER 、RIGHT 、BOTTOMの領域に形成された各Ｔ
ＥＧパターン６１でのディッシング量を示している。と
ころで、第１及び第２の活性領域６４，６５にそれぞれ
ＭＯＳトランジスタのゲート電極を形成する場合に、溝
６３の上のシリコン酸化膜の好ましいディッシング量が
どの位になるかを検討してみる。

【０１３６】まず、２ステップ研磨法によりシリコン酸
化膜の研磨を終えた状態では、シリコン窒化膜上にシリ
コン酸化膜の研磨残が発生しているおそれがある。そこ
で、その研磨残を除去するために、溝６３内に充填され
たシリコン酸化膜の膜厚が１０ｎｍ程度減少するまでシ
リコン窒化膜上にフッ酸を供給する必要がある。これに
続いて、シリコン窒化膜を１７０℃のリン酸によって除
去した後に、第１及び第２の活性領域６４，６５、スク
ライブライン６２及びダミー凸部６７の上にさらにフッ
酸を供給して初期酸化膜を除去する。ついで、シリコン
ウェハ６０における第１及び第２の活性領域６４，６
５、スクライブライン６２及びダミー凸部６７のそれぞ
れの表面を熱酸化して犠牲酸化膜を１０ｎｍの厚さに形
成すると、それらの表面を構成するシリコンウェハ６０
が５ｎｍだけ消費される。この結果、溝６３の深さは実
質的に５ｎｍだけ浅くなったに等しいことになる。さら
に、その犠牲酸化膜をフッ酸によって除去するが、この
とき溝６３内のシリコン酸化膜の厚さが１６．８ｎｍ減
少するまでフッ酸が供給される。その後に、シリコンウ
ェハ６１の露出面である第１及び第２の活性領域６４，
６５、スクライブライン６６及びダミー凸部３７の各表
面を熱酸化して１０ｎｍの厚さのゲート酸化膜を形成す
る。このとき、シリコン基板の表面は５ｎｍだけ消費さ
れるので、溝６３の深さはさらに５ｎｍだけ浅くなる。

【０１３７】以上のフッ酸処理や熱酸化処理を経てゲー
ト酸化膜を形成した直後には、溝６３の上に存在するシ
リコン酸化膜は合計で２８．８ｎｍ厚さだけ減少するこ
とになすなる。従って、溝６３内のシリコン酸化膜が約
３０ｎｍ以上に減少すれば、溝６３内のシリコン酸化膜
には、第１及び第２の活性領域の表面よりも低いディッ
シング面が発生ことが防止される。

【０１３８】したがって、図３６に示したように、ダミ
ー凸部６７の面積占有率は１６％以上にする必要がある
ことがわかる。なお、ダミー凸部６７の面積占有率が高
すぎても研磨処理に支障をきたすので、その面積占有率
を４０％以下にすることが好ましい。そのようなダミー
凸部６７の面積占有率の調整によってディッシング量の
調整が可能である。しかし、溝６３内のシリコン酸化膜
のディッシング量が溝６３のコーナー部とそこから離れ
た部分では差が生じている。そのようなディッシング量
の分布の均一化を図り、さらに、ディッシング量を減ら
すために、本発明者等は、溝６３内を充填するためのシ
リコン酸化膜の上にさらにシリコン窒化膜からなる研磨
用被覆膜を数十ｎｍの厚さに形成する工程を採用した。

【０１３９】その研磨用被覆膜を使用して２ステップ研
磨法によりシリコン酸化膜を研磨する工程を図３７(a)
〜(e) に基づいて説明する。まず、図３７(a) に示すよ
うに、シリコンウェハ６１のうち広い第１の活性領域６
４ａに隣接して形成される広い第１の溝６３ａを形成す
るとともに、狭い第２の溝６３ｂを介して密集した複数
の狭い第２の活性領域６４ｂを形成する。また、第１の
溝６３ａの中には、孤立した第３の活性領域６８が形成
されている。

【０１４０】第１及び第２の溝６３ａ、６３ｂの深さ
は、シリコンウェハ６１の最上面に対して３８０ｎｍと
なっている。また、シリコンウェハ６１のうち第１及び
第２の活性領域６４ａ、６３ｂ、第３の活性領域６８な
どの上には、膜厚１０ｎｍのSiO₂よりなる初期酸化膜７
０を介して膜厚９９ｎｍのシリコン窒化膜よりなる研磨
停止膜７１が形成されているので、研磨停止膜７１の上
面と溝６３の底面の差は、４８９ｎｍとなる。

【０１４１】その後に、シリコンウェハ６１のうち、溝
６３ａ，６３ｂ、活性領域６４ａ，６４ｂ等が形成され
た面側の全体に膜厚７００ｎｍのシリコン酸化膜６９を
形成する。続いて、図３７(b) に示すように、プラズマ
ＣＶＤ法により膜厚５０ｎｍのシリコン窒化膜（研磨用
被覆膜）７２をシリコン酸化膜６９の上に形成する。

【０１４２】次に、表８と同じ条件の第１ステップの研
磨工程によって研磨用被覆膜７２とシリコン酸化膜６９
を研磨する。第１ステップの研磨工程の初期の段階で
は、図３８(c) に示すようにシリコン酸化膜６９が最も
突出した第１の活性領域６４ａの上で研磨用被覆膜７２
が研磨されてそこからシリコン酸化膜６９が露出する。
そして、第１の溝６３ａの上のシリコン酸化膜６９の膜
厚が５３０ｎｍ〜５５０ｎｍの厚さとなった時点で第１
ステップの研磨を終了すると、図３７(d) に示すよう
に、第１の活性領域６４ａの上の凸形状のシリコン酸化
膜６９が薄くなるとともにその凸形状の角が丸くなる。
この場合、溝６３ａ、６３ｂの上や第２の活性領域６４
ｂの上のシリコン酸化膜６９は研磨用被覆膜７２によっ
て研磨レートが小さくなっている。

【０１４３】第１ステップの研磨工程を終了した時点で
は、シリコンウェハ６１全体でシリコン酸化膜６９が露
出することになる。なお、研磨用被覆膜７２の膜厚は、
シリコン酸化膜６９の膜厚や、活性領域６４，６５の大
きさなどに合わせて適度に調整することにより、面積の
広い活性領域６４，６５の上の凸状のシリコン酸化膜６
９の研磨レートに対して、溝６３や狭い活性領域６８の
上のシリコン酸化膜６９の研磨レートをより遅くして研
磨による平坦化処理のマージンをより広げることができ
る。

【０１４４】続いて、表９と同じ条件の第２ステップの
研磨工程によってシリコン酸化膜６９を研磨する。その
第２ステップの研磨は、図３７(e) に示すようにシリコ
ンウェハ６１全体で研磨停止膜７１が露出した時点で終
了される。このようなシリコン窒化膜よりなる研磨用被
覆膜７２を用いることによって、ＴＥＧパターン６１の
溝６３におけるシリコン酸化膜６９のディッシング量の
分布を調べたところ、図３８，図３９のような結果が得
られた。なお、図３８，図３９に示したディッシング量
は、図３４において「・」で示した箇所で測定された。

【０１４５】図３８は、ダミー凸部６７の占有面積率を
８％とした場合の研磨分布を示している。図３８におい
て、最大のディッシング量が存在する領域では、溝６３
の上のシリコン酸化膜６９はシリコンウェハ６１の最上
面から上方に約５５ｎｍの量で突出し、しかも、溝６３
の上のシリコン酸化膜６９の膜厚分布は均一化してい
る。

【０１４６】図３９は、ダミー凸部６７の占有面積率を
１６％とした場合の研磨量分布を示している。図３９に
おいて、最大のディッシング量が存在する領域では、溝
６３の上のシリコン酸化膜６９は、シリコンウェハ６１
の最上面から上方に約６０ｎｍの量で突出し、しかも、
溝６３の上のシリコン酸化膜６９の膜厚分布は均一化し
ている。

【０１４７】したがって、２ステップの研磨を終えてか
ら第１の活性領域６４にゲート電極を形成するまでの間
に、溝６３の上のシリコン酸化膜６９の厚さが例えば３
０ｎｍ程度減ったとしても、溝６３の上のシリコン酸化
膜６９がシリコンウェハ６１の最上面よりも低くなるこ
とはない。（第３の実施の形態）上記した第１実施形態では、シリ
コン基板に溝を形成し、活性領域にシリコン窒化膜を形
成し、シリコン基板上に埋込用のシリコン酸化膜を形成
した後に、２ステップ研磨法によりシリコン酸化膜を行
うことにより、溝内に埋め込まれるシリコン酸化膜の平
坦性を高めるようにしている。さらに、第４実施形態で
は、２ステップの研磨の前に、シリコン酸化膜６９の上
にシリコン窒化膜７２を形成する工程を加えることによ
り、その平坦性はさらに向上させている。

【０１４８】本実施形態では、２ステップ研磨の前に、
シリコンウェハの活性領域の上に突出するシリコン酸化
膜をエッチングにより除去する工程をさらに加えてい
る。例えば、図３７(a) に示すように、プラズマＣＶＤ
法によりシリコン酸化膜６９を形成するまでは第２実施
形態と同じである。次に、図４０(a) に示すように、シ
リコン酸化膜６９のうち最も突出量が大きな第１の活性
領域６４ａの上の突出部分の一部をフォトリソグラフィ
ー法によって除去してその膜厚を薄くする。続いて、シ
リコン酸化膜６９の上に、膜厚５０ｎｍのシリコン窒化
膜（研磨用被覆膜）７２を形成する。

【０１４９】さらに、表８と同じ条件の第１ステップの
研磨工程によって研磨用被覆膜７２とシリコン酸化膜６
９を研磨して、第１の溝６３ａの上のシリコン酸化膜６
９の膜厚が５３０ｎｍ〜５５０ｎｍの厚さになった時点
で第１ステップの研磨を終了すると、図４０(b) に示す
ように、第１の活性領域６４ａの上のシリコン酸化膜６
９の突出部分は薄くなるとともに凸形状の角が丸くな
る。この場合、第１の活性領域６４ａの上のシリコン酸
化膜６９の研磨速度が第４実施形態の第１ステップの研
磨に比べて速く、しかも、溝６３ａ，６３ｂや第３の活
性領域６８の上に存在するシリコン酸化膜６９は研磨用
被覆膜７２の存在によって研磨レートが小さくなってい
る。

【０１５０】なお、研磨用被覆膜７２の膜厚は、研磨停
止膜７１の膜厚や、活性領域６４ａ，６４ｂの大きさや
などに合わせて適度に調整することにより、面積の広い
活性領域６４の上の凸状のシリコン酸化膜６９の研磨レ
ートに対して、溝６３ａ，６３ｂや狭い活性領域６８の
上のシリコン酸化膜６９の研磨レートを遅くして研磨に
よる平坦化処理のマージンをより広げることができる。

【０１５１】続いて、表９と同じ条件の第２ステップの
研磨工程によってシリコン酸化膜６９を研磨する。その
第２ステップの研磨は、図４０(c) に示すようにウェハ
全体で研磨停止膜７１が露出した時点で終了される。こ
のような研磨用被覆膜７２を用いることによって、図３
４(b) に示したＴＥＧパターンの溝６３に埋め込まれた
シリコン酸化膜のディッシング量の分布を調べたとこ
ろ、図４１のような結果が得られた。

【０１５２】図４１は、ダミー凸部の占有面積率を０％
とした場合の研磨分布量を示し、溝６３において最大の
ディッシング量が存在する領域では、溝６３の上のシリ
コン酸化膜は、シリコンウェハ６１の最上面から上方に
約７０ｎｍの量で突出している。したがって、溝６３内
にダミー凸部６７を形成しない場合には、面積の大きな
活性領域６４の上に存在するシリコン酸化膜と研磨用被
覆膜７２の一部を予めエッチングによって除去した後
に、２ステップ研磨を行うことが好ましいことがわか
る。

【０１５３】これにより、活性領域６４上の研磨停止膜
７１の除去からゲート酸化膜を形成する前までの間の諸
工程により溝６３上のシリコン酸化膜の膜厚が減少して
も、溝６３の中のシリコン酸化膜はシリコンウェハ６１
の最上面よりも低くなることが防止される。（第４の実施の形態）第１の実施の形態で説明した研磨
は、シャロートレンチアイソレーションの形成工程以外
にも適用することが可能である。本実施形態では、多層
配線構造を形成する際に使用する層間絶縁膜の研磨につ
いて説明する。

【０１５４】図４２は、本発明の第４の実施の形態の研
磨工程を示す断面図である。図４２(a) において、下地
絶縁膜４１の上には密度が異なる下側配線４２が形成さ
れ、配線膜厚である４００nmが段差として下地絶縁膜４
１上に現れている。さらに、下地絶縁膜４１及び下側配
線４２の上にはSiO₂、ＰＳＧ、ＢＰＳＧ等の層間絶縁膜
４３が８００nmの厚さに形成されている。

【０１５５】その層間絶縁膜４３の上面は、下側配線４
２の密度の影響を受けて凹凸が生じている。その凹凸が
存在した状態で、層間絶縁膜４３の上に上側配線を形成
ればその凹凸による段差によって上側配線に断線が生じ
る可能性が高くなる。したがって、層間絶縁膜４３を研
磨によって平坦化する必要が生じてくる。その層間絶縁
膜４３の研磨方法としては、第１実施形態の第３例に示
した第１ステップの研磨と同じ条件を用いることが好ま
しい。即ち、研磨布１０２として硬いＩＣ−１０００を
用いるとともに、スラリーとしてＫＯＨ又はＮＨ₄ＯＨ
の分散剤又は研磨促進剤を含む材料を使用する。スラリ
ーには、砥粒としてシリカ又は酸化セリウムを含む。

【０１５６】そして、表７に示すと同じ研磨条件によ
り、層間絶縁膜４３の残り膜厚が２００nmとなるように
層間絶縁膜４３を研磨する。この場合、層間絶縁膜４３
の凸部の研磨速度が速くなって、図４２(b) に示すよう
に、下側配線４２が露出しない状態で層間絶縁膜４３の
上面が平坦になる。その後に、層間絶縁膜４３の上にさ
らに上側の配線（不図示）を形成する。

【０１５７】このように、層間絶縁膜４３を研磨する場
合には、ＫＯＨ、ＮＨ₄ＯＨを含むスラリーを用いる
と、その上面の凹凸差が極めて小さな平坦面が形成され
ることになる。本実施例では、配線段差の平坦化を例に
挙げたが、ＤＲＡＭなどのスタックトキャパシタが絶縁
膜から突出してスタックトキャパシタと絶縁膜の段差が
１μｍと大きい場合には、硬い研磨布を使用し、ＫＯＨ
又はＮＨ₃ＯＨを含むスラリーを用いる条件によってス
タックトキャパシタを覆う層間絶縁膜を研磨してその表
面を平坦化することは極めて有効である。（第５の実施の形態）第１の実施の形態で説明した研磨
は、シャロートレンチアイソレーション（ＳＴＩ）の形
成工程以外にも適用することが可能である。本実施形態
では、フォトリソグラフィーの際に使用される位置合わ
せマーク（以下、アライメントマークという。）の形成
のために、第１実施形態で説明した第１及び第２ステッ
プの研磨工程を採用するものである。

【０１５８】アライメントマークの上には、その上に光
を透過しない膜、例えばＧＡＴＥ配線材料膜が形成され
ることがある。そこで、アライメントマークの構造とし
て、凹凸（段差）のある構造が採用され、例えば、選択
酸化法によってシリコン基板に形成したＬＯＣＯＳを利
用することがある。しかし、選択酸化法によって形成さ
れたアライメントマークは、その側部にバーズビークが
形成されるので、アライメントマークとしては好ましい
ものではない。

【０１５９】そこで、側縁部の凹凸が急峻であり、しか
も、ウェハの面でほぼ均一な高さが得られるアライメン
トマークの形成が求められる。次に、そのような要求に
対応できるアライメントマークの形成工程を以下に説明
する。まず、図４３(a) に示すようにシリコン基板２１
の上に膜厚１０nmのSiO₂膜２５と膜厚１００〜２５０nm
のSi₃N₄膜２６を形成した後に、これらのSiO₂膜２５と
Si₃N₄膜２６をフォトリソグラフィー法によってパター
ニングしてアライメントマーク形成位置に開口部２６ａ
を形成する。

【０１６０】ついで、図４３(b) に示すように、開口部
２６ａを通してシリコン基板２１をエッチングし、これ
によりに深さが０．２〜０．５μｍ程度のアライメント
用溝４５を形成する。このアライメント用溝４５は、第
１実施形態で示したＳＴＩを構成する第１〜第４の溝２
３ａ〜２３ｄと同時に形成してもよい。次に、図４３
(c) に示すように、ＨＤＰ−ＣＶＤ法によってアライメ
ント用溝４５の中とシリコン基板２１の上面にシリコン
酸化膜２７を形成する。そのシリコン酸化膜２７の形成
条件は、第１実施形態と同様である。

【０１６１】続いて、シリコン酸化膜２７の第１ステッ
プの研磨と第２ステップの研磨を行なう。それらの研磨
条件は、例えば第１実施形態で示した第１例の表２、表
３、又は、第２例の表４、表５、又は、第３例の表６、
表７に示すようになる。第１ステップの研磨では、硬質
の材料からなる研磨布、例えばＩＣ−１０００を使用す
る。

【０１６２】この第１ステプの研磨の際に表２又は表４
に示す条件を採用すると、研磨の後のシリコン酸化膜２
７の断面は図４３(d) のようになって凸部の縁が丸くな
るとともにその体積が減ることになる。これに対して、
表６に示す研磨条件を採用すると、シリコン酸化膜２７
の断面は図４４のようになって平坦性がさらに改善され
る。

【０１６３】次に、第２ステップの研磨工程に移る。そ
の研磨は、図４３(e) に示すように、ＩＣ−１０００よ
りも軟質の研磨布を用いてシリコン酸化膜２７の上面を
研磨し、これにより、Si₃N₄膜２６の上のシリコン酸化
膜２７を除去する。この場合、アライメント用溝４５の
中と開口部２６ａの中にシリコン酸化膜２７が残る程度
であれば、過剰に研磨してもよい。

【０１６４】次に、図４３(f) に示すように、Si₃N₄膜
２６を燐酸によって除去し、ついでSiO₂膜２６をフッ酸
によって除去すると、アライメント用溝４５からはシリ
コン酸化膜２７が凸部となって現れる。なお、その凸部
は、フッ酸処理の際にわずかにエッチングされるが、そ
の凸部の元々の突出量は１００〜２５０nm程度であるの
で、消滅することはない。

【０１６５】そして、アライメント用溝４５から突出し
たシリコン酸化膜２７の凸部を、アライメントマーク４
６として使用する。以上の工程で形成されたアライメン
トマーク４６は、最初に硬質の研磨布を用いる第１ステ
ップの研磨と、それよりも柔らかい研磨布を用いる第２
ステップの研磨布によって形成されており、それら２ス
テップの研磨によれば、ウェハ上での研磨は平坦性が増
すので、ウェハに形成される複数のアライメントマーク
４６の凸部の突出量はほぼ均一となる。したがって、そ
のようなアライメントマーク４６を用いると、露光の際
の位置合わせ精度は向上し、パターン認識の安定性を向
上させる。

【０１６６】ウェハ上に複数のアライメントマークを上
記した方法で形成したところ、それらのアライメントマ
ークのウェハからの突出量は実質的に均一になった。そ
のような半導体ウェハをステッパー（不図示）のＸＹス
テージ上に載置してアライメントマークを検出させて自
動的に位置補正を行なわせた。その補正量の測定は、露
光装置において繰り返して複数回測定される。その補正
量の測定の一例を次に説明する。

【０１６７】用意した試料は、図４５に示すように、ロ
ジック用半導体素子を形成するためにシリコンウェハに
円周に沿って複数個のアライメントマーク４６が形成さ
れている。そして、補正量の測定を複数回行なったとこ
ろ、図３０(a),(b) に示す結果が得られた。図４６(a),
(b) の横軸は補正測定回数を示し、縦軸はＸ方向又はＹ
方向の測定方向を示している。その測定結果によれば、
上記した方法で形成したアライメントマーク４６の補正
量は実質的に一定であり、その補正量で露光位置を修正
することになる。その補正量のバラツキが大きい場合に
は露光が行なわれない。

【０１６８】なお、図４６(a),(b) の縦軸の単位は、１
ｐｐｍがウェハ半径方向の０．１μｍに相当する。ステ
ッパによる補正量の測定では、アライメントマーク４６
の測定位置データと基準データとのズレを比較してその
ズレを認識し、ウェハスケーリング、ウェハ回転数等を
算出して露光データに補正をかける。ウェハの回転量は
再現できないのでステッパのアライメント再現性はスケ
ーリングで確認される。

【０１６９】図４３(f) では、溝４５から基板面に突出
した凸部をアライメントマーク４６として使用してい
る。そのような構造のアライメントマーク４６は、図４
２(a),(b) の左側に示すように主に活性領域で採用され
る。これに対してフィールド領域では、図４７(a),(b)
の右側に示すように、シリコン酸化膜２７よりなる凸部
２８で囲まれた領域（凹部）をアライメントマーク４７
として適用することが多い。

【０１７０】半導体ウェハＷ上に図４７(a),(b) に示す
２種類のアライメントマーク４６、４７を形成し、それ
らの平坦性を測定した。測定箇所は、図４８に示すよう
に、半導体ウェハＷのうちの円周に沿った４つの領域TO
P,RIGHT,BOTTOM,LEFT と円の中心の領域CENTERの計５か
所であり、それぞれの測定領域で活性領域のアライメン
トマーク４６とフィールド領域のアライメントマーク４
７とその周辺の段差を測定した。

【０１７１】それら５か所のアライメントマーク４６，
４７を測定したところ、図４９、５０に示すような段差
の結果が得られ、複数の凸状のアライメントマーク４６
の高さの誤差は１００Å以内の範囲内にあり、また、複
数の凹状のアライメントマーク４７の深さの誤差は１０
０Å以内の範囲であった。以上のことから、上記した工
程によれば、ウェハの面内で実質的に均一な形状で均一
な高さ又は深さのアライメントが形成されていることが
確認された。（付記）（１）半導体基板の主面の上に絶縁膜を形成する工程
と、第１の硬さを有する第１の研磨布を用いて前記絶縁
膜の一部を研磨する工程と、前記第１の研磨布による前
記絶縁膜の研磨の後に、前記第１の硬さよりも軟い第２
の硬さを有する第２の研磨布を用いて、前記絶縁膜を研
磨する磨工程とを有することを特徴とする半導体装置の
製造方法。

【０１７２】（２）前記絶縁膜を形成する前に、前記半
導体基板の上の第１の領域に研磨ストップ膜を形成する
工程と、前記研磨ストップ膜に覆われない第２の領域に
溝を形成する工程を有し、前記第２の研磨布による前記
絶縁膜の研磨は、前記研磨ストップ膜が露出するまで続
けられることを特徴とする（１）記載の半導体装置の製
造方法。

【０１７３】（３）前記絶縁膜はシリコン酸化膜である
ことを特徴とする（１）記載の半導体装置の製造方法。（４）前記第１の研磨布により前記絶縁膜を研磨する際
には、第１のスラリーが前記絶縁膜の上に供給され、前
記第２の研磨布により前記絶縁膜を研磨する際には、第
２のスラリーが前記絶縁膜の上に供給されることを特徴
とする（１）に記載の半導体装置の製造方法。

【０１７４】（５）前記第１のスラリーと前記第２のス
ラリーは、含有物質が同じであること特徴とする（１）
に記載の半導体装置の製造方法。（６）前記第１のスラリーは、アミン系の分散剤中にシ
リカ系物質又は酸化セリウムよりなる砥粒を含むことを
特徴とする（１）又は（３）に記載の半導体装置の製造
方法。

【０１７５】（７）前記第１のスラリーは、ＯＨ基を有
する分散剤中にシリカ系物質又は酸化セリウムよりなる
砥粒を含むことを特徴とする（１）又は（３）に記載の
半導体装置の製造方法。（８）前記ＯＨ基を有する分散剤は、ＫＯＨ又はＮＨ₄
ＯＨであることを特徴とする（７）に記載の半導体装置
の製造方法。

【０１７６】（９）前記第１の研磨布は、圧縮加重に対
する圧縮歪み量の比が０．０６μｍ・ｃｍ²／ｇ以下で
あることを特徴とする（１）又は（３）に記載の半導体
装置の製造方法。（１０）前記溝を除いた前記半導体基板の上面の面積
は、前記半導体基板の該上面全体の面積の７０％以下の
範囲にあることを特徴とする（２）に記載の半導体装置
の製造方法。

【０１７７】（１１）前記絶縁膜は、誘導結合型プラズ
マ法又は電子サイクロトロン共鳴法によって形成される
ことを特徴とする（１）又は（３）に記載の半導体装置
の製造方法。（１２）前記絶縁膜は、プラズマ化学気相成長法による
成膜とスパッタエッチングとを繰り返すことにより成膜
されたことを特徴とする（１）又は（３）に記載の半導
体装置の製造方法。

【０１７８】（１３）前記第２の研磨布による前記絶縁
膜の研磨の後に、前記研磨ストップ膜を除去することに
よって、前記溝内に充填された前記絶縁膜を前記半導体
基板の上面から突出させて凸部を形成する工程とを有す
ることを特徴とする（１）に記載の半導体装置の製造方
法。（１４）前記凸部は、露光位置合わせマークとして使用
されることを特徴とする（１３）に記載の半導体装置の
製造方法。

【０１７９】（１５）前記絶縁膜を形成する前には、前
記半導体基板の上に下地絶縁膜を介して配線を形成する
工程をさらに有することを特徴とする（１）に記載の半
導体装置の製造方法。（１６）前記絶縁膜はプラズマＣＶＤ法により形成され
たシリコン酸化膜であって、前記研磨ストップ膜はＣＶ
Ｄ法により形成されたシリコン窒化膜であることを特徴
とする（２）に記載の半導体装置の製造方法。

【０１８０】（１７）前記研磨ストップ膜と前記半導体
基板の間に初期酸化膜を形成する工程をさらに有するこ
とを特徴とする（２）に記載の半導体装置の製造方法。（１８）前記半導体基板はシリコン基板であり、前記絶
縁膜はＣＶＤ法により形成されたシリコン酸化膜であ
り、前記研磨ストップ膜はＣＶＤ法により形成されたシ
リコン窒化膜であり、前記初期酸化膜は前記半導体基板
の表面に形成されたシリコン酸化膜であり、前記第２の
研磨布により前記絶縁膜を研磨した後の状態では、前記
溝に埋め込まれた前記絶縁膜の膜厚の値は、前記溝の底
から前記研磨ストップ膜の最上面までの高さの値の１倍
〜２倍の範囲に存在することを特徴とする（１７）に記
載の半導体装置の製造方法。

【０１８１】（１９）前記絶縁膜よりも研磨速度の遅い
研磨用被覆膜を前記絶縁膜の上に形成する工程をさらに
有することを特徴とする（２）に記載の半導体装置の製
造方法。（２０）前記絶縁膜はシリコン酸化膜であり、前記研磨
用被覆膜はシリコン窒化膜であることを特徴とする（１
９）に記載の半導体装置の製造方法。

【０１８２】（２１）前記シリコン窒化膜は３０ｎｍ〜
１５０ｎｍの膜厚に形成されることを特徴とする（２
０）に記載の半導体装置の製造方法。（２２）前記半導体基板はシリコン基板であり、前記絶
縁膜はＣＶＤ法により形成されたシリコン酸化膜であ
り、前記研磨ストップ膜はＣＶＤ法により形成されたシ
リコン窒化膜であり、前記第２の研磨布により前記絶縁
膜を研磨した後の状態では、前記溝に埋め込まれた前記
絶縁膜の膜厚は、前記溝の底から前記研磨ストップ膜の
最上面までの高さの１．１倍〜１．５倍の範囲に存在
し、前記研磨用被覆膜は３０ｎｍ〜１５０ｎｍの膜厚を
有することを特徴とする（１９）に記載の半導体装置の
製造方法。

【０１８３】（２３）前記溝の中には、前記半導体基板
の一部を突出させてなる微小凸部を有することを特徴と
する（２）記載の半導体装置の製造方法。（２４）前記第１の研磨布による前記絶縁膜の前には、
前記第１の領域の上に存在する前記絶縁膜の一部をエッ
チングによって除去する工程をさらに有することを特徴
とする（２）に記載の半導体装置の製造方法。

【０１８４】（２５）前記絶縁膜のエッチングの前又は
後には、前記絶縁膜よりも研磨速度の遅い材料よりなる
研磨用被覆膜を前記絶縁膜の上に形成することを特徴と
する（２４）に記載の半導体装置の製造方法。（２６）前記第２の研磨布を使用して前記絶縁膜を研磨
する工程においては、前記絶縁膜の研磨から前記研磨ス
トップ膜の研磨に変わる際の前記第２の研磨布による研
磨トルクの変化を検出する方法によって研磨終了点を検
出することを特徴とする（２）に記載の半導体装置の製
造方法。

【０１８５】（２７）前記第２の研磨布を使用して前記
絶縁膜を研磨する工程においては、前記絶縁膜に向けて
波長１００ｎｍ〜１０００ｎｍの単一波長のレーザ光を
照射して、前記絶縁膜の研磨から前記研磨ストップ膜の
研磨に変わる際の前記レーザ光の反射強度の変化点を検
出する方法によって研磨終了点を検出することを特徴と
する（２）に記載の半導体装置の製造方法。

【０１８６】（２８）前記半導体基板は、１×１０⁴Ｎ
／ｍ²〜１×１０¹⁰Ｎ／ｍ²のヤング率を有する弾性体
が下部に形成された研磨ヘッドの下に取り付けられるこ
とを特徴とする（１）に記載の半導体装置の製造方法。（２９）前記半導体基板の前記主面の凹凸の段差は、２
０ｍｍ四方の任意の領域において２００ｎｍ未満であ
り、かつ、５ｍｍ四方の任意の領域において５０ｎｍ未
満であることを特徴とする（１）に記載の半導体装置の
製造方法。

【０１８７】（３０）表面に凸部のある絶縁膜を半導体
基板の上に形成する工程と、前記絶縁膜の前記表面を研
磨することによって、前記絶縁膜の前記凸部の突出量を
減らして前記絶縁膜を平坦化する工程とを有することを
特徴とする半導体装置の製造方法。

【０１８８】

【発明の効果】以上述べたように本発明によれば、基板
の溝の酸化絶縁膜を充填する場合に、研磨布に非常に硬
い研磨布を用い、スラリーとして研磨対象物の研磨レー
トが小さくなるような研磨剤を用いる第１ステップの研
磨工程を有しているので、機械的に弱い微細な素子領域
に突出している酸化絶縁膜が主に機械的に研磨されてそ
の体積を減らすことができ、第２ステップの研磨の際の
平坦化処理を容易にできる。

【０１８９】第２の研磨工程の研磨では、被研磨基板の
研磨布への押圧力を小さくし、かつ研磨布を高速回転さ
せることにより、被研磨面による研磨布の表面追随性を
低下させて研磨し、これにより、被研磨基板の平坦性が
得られる。また、本発明によれば、ＯＨ基を有する分散
剤中にシリカ系物質又は酸化セリウムよりなる砥粒を含
むスラリーを使用するとともに、圧縮加重に対する圧縮
歪み量の比が０．０６μｍ・ｃｍ²／ｇ以下である硬さ
の研磨布を用いて酸化絶縁膜を研磨すると、酸化絶縁膜
の凸部での研磨を促進して平坦性を向上することができ
る。

【図面の簡単な説明】

【図１】図１(a) 〜図１(c) は、従来のシャロートレン
チアイソレーションの形成工程を示す断面図（その１）
である。

【図２】図２(a) 、図２(b) は、従来のシャロートレン
チアイソレーションの形成工程を示す断面図（その２）
である。

【図３】図３(a) 、図３(b) は、従来のシャロートレン
チアイソレーションの形成工程を示す断面図（その３）
である。

【図４】図４は、図１〜図３の工程に従ってＳＴＩの形
成を行なうプロセスにおいて絶縁膜表面の凹凸のエッチ
ング量のバラツキ量をウェハ面内で見た図である。

【図５】図５(a) は、本発明の実施の形態に使用する研
磨装置の一例を示す側面図、図５(b) はその上面図、図
５(c) は研磨保持具の他の例を示す側面図である。

【図６】図６は、本発明の実施の形態の半導体装置の製
造工程に用いる研磨布（ＩＣ−１０００）の圧縮加重と
圧縮歪み量との関係を調査したグラフである。

【図７】図７は、本発明の実施の形態の半導体装置の製
造工程用いる研磨布（Ｓｕｂａ４００）の圧縮加重と圧
縮歪み量との関係を調査したグラフである。

【図８】図８は、本発明の第１の実施の形態に係るシャ
ロートレンチアイソレーションの作成方法について示す
フローチャートである。

【図９】図９(a)〜(c) は、本発明の第１の実施の形態
に係るシャロートレンチアイソレーションの製造工程を
示す断面図（その１）である。

【図１０】図１０(a),(b) は、本発明の第１の実施の形
態に係るシャロートレンチアイソレーションの製造工程
を示す断面図（その２）である。

【図１１】図１１は、本発明の第１の実施の形態に係る
シャロートレンチアイソレーションの形成工程における
第１ステップの研磨後の状態を示す断面図である。

【図１２】図１２(a),(b) は、本発明の第１の実施の形
態に係るシャロートレンチアイソレーション形成に用い
るシリコン酸化膜の研磨前の状態を段差測定器で測定図
（その１）である。

【図１３】図１３(a),(b) は、本発明の第１の実施の形
態に係るシャロートレンチアイソレーション形成に用い
るシリコン酸化膜の研磨前の状態を段差測定器で測定図
（その２）である。

【図１４】図１４は、本発明の第１の実施の形態に係る
シャロートレンチアイソレーション形成に用いるシリコ
ン酸化膜の第１ステップの研磨の後のシリコン酸化膜の
表面の段差状態を示す図（その１）である。

【図１５】図１５は、本発明の第１の実施の形態に係る
シャロートレンチアイソレーション形成に用いるシリコ
ン酸化膜の第１ステップの研磨の後のシリコン酸化膜の
表面の段差状態を示す図（その２）である。

【図１６】図１６(a) は、本発明の第１の実施の形態に
係るシャロートレンチアイソレーションの形成に用いる
シリコン酸化膜の第１ステップの研磨の後の所定の場所
の膜厚分布を示す図であり、図１６(b) は、本発明の第
１の実施の形態に係るシャロートレンチアイソレーショ
ン形成に用いるシリコン酸化膜の第２ステップの研磨の
後の所定の場所の膜厚分布を示す図である。

【図１７】図１７は、本発明の第１の実施の形態に係る
シャロートレンチアイソレーション形成の際の第１ステ
ップの研磨におけるスラリーを変えた場合の研磨後のシ
リコン酸化膜の段差を示す図（その１）である。

【図１８】図１８は、本発明の第１の実施の形態に係る
シャロートレンチアイソレーション形成の際の第１ステ
ップの研磨におけるスラリーを変えた場合の研磨後のシ
リコン酸化膜の段差を示す図（その２）である。

【図１９】図１９(a) は、本発明の第１の実施の形態に
おける第１ステップの研磨の際に使用するスラリーにＫ
ＯＨを含ませたものを使用した場合の研磨後のシリコン
酸化膜の膜厚分布を示す図であり、図１９(b) は、第１
ステップの研磨終了のシリコン酸化膜についてさらに第
２ステップの研磨を行なった後の膜厚分布を示す図であ
る。

【図２０】図２０(a),(b) は、本発明の第１の実施の形
態における第１ステップの研磨に使用するスラリーに第
１の分散剤を含ませた場合の１ステップの研磨後のシリ
コン酸化膜の段差を示す図（その１）である。

【図２１】図２１(a),(b) は、本発明の第１の実施の形
態における第１ステップの研磨に使用するスラリーに第
１の分散剤を含ませた場合の１ステップの研磨後のシリ
コン酸化膜の段差を示す図（その２）である。

【図２２】図２２(a),(b) は、本発明の第１の実施の形
態における第１ステップの研磨に使用するスラリーに第
２の分散剤を含ませた場合の１ステップの研磨後のシリ
コン酸化膜の段差を示す図（その１）である。

【図２３】図２３(a),(b) は、本発明の第１の実施の形
態における第１ステップの研磨に使用するスラリーに第
２の分散剤を含ませた場合の１ステップの研磨後のシリ
コン酸化膜の段差を示す図（その２）である。

【図２４】図２４は、本発明の第１の実施の形態におけ
る第１ステップの研磨に使用する分散剤・純水の混合比
と研磨レートとの関係を示す図である。

【図２５】図２５は、本発明の第１の実施の形態におけ
る第１ステップの研磨に使用する分散剤・純水の混合比
とSiO₂・Si₃N₄研磨選択比との関係を示す図である。

【図２６】図２６(a) は、本発明の第１実施形態の２ス
テップ研磨がなされた埋込絶縁膜のディッシング量を調
べるための試料の断面図、図２６(b) は、その試料の平
面図である。

【図２７】図２７(a) 〜(c) は、図２６(a) に示した試
料の溝への絶縁膜の埋込工程を示す断面図である。

【図２８】図２８は、図２７(a) 〜(c) の工程によって
溝に埋め込まれた絶縁膜に発生するディッシング量とそ
の溝の面積との関係を示す図である。

【図２９】図２９は、本発明の第１実施形態において用
いられる半導体ウェハの平面図である。

【図３０】図３０は、図２９に示した半導体ウェハの上
に形成されたシリコン酸化膜の表面の初期の状態と、そ
の表面の選択研磨後の状態を示す断面図である。

【図３１】図３１は、半導体ウェハの表面の凹凸が緩や
かに変化するシリコン酸化膜の選択研磨後の膜厚分布を
示す図である。

【図３２】図３２は、半導体ウェハの表面の凹凸が小刻
みに変化するシリコン酸化膜の選択研磨後の膜厚分布を
示す図である。

【図３３】図３３は、ＴＥＧパターンが形成される半導
体ウェハの平面図である。

【図３４】図３４は、半導体ウェハに形成されるＴＥＧ
パターンの平面図である。

【図３５】図３５は、第１実施形態の２ステップ研磨法
によって溝の上で研磨されたシリコン酸化膜の第１の膜
厚分布を示す図である。

【図３６】図３６は、第１実施形態の２ステップ研磨法
によって溝の上で研磨されたシリコン酸化膜の第２の膜
厚分布を示す図である。

【図３７】図３７(a) 〜(e) は、本発明の第２実施形態
の研磨工程を示す断面図である。

【図３８】図３８は、本発明の第２実施形態によって研
磨された溝の上のシリコン酸化膜の第１の膜厚分布を示
す図である。

【図３９】図３９は、本発明の第２実施形態によって研
磨された溝の上のシリコン酸化膜の第２の膜厚分布を示
す図である。

【図４０】図４０(a) 〜(c) は、本発明の第３実施形態
の研磨工程を示す断面図である。

【図４１】図４１は、本発明の第３実施形態によって研
磨された溝の上のシリコン酸化膜の膜厚分布を示す図で
ある。

【図４２】図４２(a),(b) は、本発明の第４の実施の形
態の半導体装置の製造工程における絶縁膜の研磨を示す
断面図である。

【図４３】図４３(a) 〜(f) は、本発明の第５の実施の
形態の半導体装置の製造工程におけるアライメントマー
クの製造工程を示す断面図である。

【図４４】図４４は、本発明の第５の実施の形態の半導
体装置の製造工程におけるアライメントマークの製造工
程における第１ステップの研磨条件を変えたシリコン酸
化膜の違いを示す断面図である。

【図４５】図４５は、本発明の第５の実施の形態により
形成したアライメントマークの配置の一例を示す平面図
である。

【図４６】図４６(a),(b) は、本発明の第５の実施の形
態により形成したアライメントマークのステッパによる
補正量の測定結果を示す図である。

【図４７】図４７(a),(b) は、本発明の第５の実施の形
態により形成したアライメントマークの形成領域を示す
平面図とその断面図である。

【図４８】図４８は、本発明の第５の実施の形態により
形成した複数のアライメントマークの段差測定箇所を示
す平面図である。

【図４９】図４９(a) 〜(c) は、図４８で示した測定箇
所のうちのTOP 、RIGHT 、BOTTOMの領域のアライメント
マークの段差の測定結果を示す段差図である。

【図５０】図５０(a),(b) は、図４８で示した測定箇所
のうちのLEFT、CENTERの領域のアライメントマークの段
差の測定結果を示す段差図である。

【符号の説明】２１シリコン基板（半導体基板）、２２ａ広い幅の素子領域、２２ｂ中程度の幅の素子領域、２２ｃ狭い幅の素子領域、２３ａ，２３ｄ広い幅の溝（凹部）、２３ｂ中程度の幅の溝（凹部）、２３ｃ狭い幅の溝（凹部）、２４，２５シリコン酸化膜、２６シリコン窒化膜（窒素を主成分とする下地絶縁
膜）、２７シリコン酸化膜（酸素を主成分とする埋込絶縁
膜）、３１研磨板、３２基板保持具、３３被研磨基板、４１シリコン基板、４２配線、４３層間絶縁膜、４５アライメント用溝、４６凸部（アライメントマーク）、１０１基台、１０２研磨布、１０３，１０６支持軸、１０４保持台、１０５リテイナーリング。

───────────────────────────────────────────────────── フロントページの続き (72)発明者高田尚幸神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者宮嶋基守神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者宮田修一神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内Ｆターム(参考） 5F032 AA34 AA44 AA77 AA79 DA33

Claims

【特許請求の範囲】

【請求項１】半導体基板の主面の上に絶縁膜を形成する
工程と、第１の硬さを有する第１の研磨布を用いて前記絶縁膜の
一部を研磨する工程と、前記第１の研磨布による前記絶縁膜の研磨の後に、前記
第１の硬さよりも軟い第２の硬さを有する第２の研磨布
を用いて、前記絶縁膜を研磨する工程とを有することを
特徴とする半導体装置の製造方法。
【請求項２】前記絶縁膜を形成する前に、前記半導体基
板の上の第１の領域に研磨ストップ膜を形成する工程
と、前記研磨ストップ膜に覆われない第２の領域に溝を
形成する工程を有し、前記第２の研磨布による前記絶縁膜の研磨は、前記研磨
ストップ膜が露出するまで続けられることを特徴とする
請求項１に半導体装置の製造方法。
【請求項３】前記絶縁膜はシリコン酸化膜であることを
特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】前記第１の研磨布により前記絶縁膜を研磨
する際には、第１のスラリーが前記絶縁膜の上に供給さ
れ、前記第２の研磨布により前記絶縁膜を研磨する際には、
第２のスラリーが前記絶縁膜の上に供給されることを特
徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】前記第１の研磨布は、圧縮加重に対する圧
縮歪み量の比が０．０６μｍ・ｃｍ²／ｇ以下であるこ
とを特徴とする請求項１又は請求項３に記載の半導体装
置の製造方法。
【請求項６】前記第２の研磨布による前記絶縁膜の研磨
の後に、前記研磨ストップ膜を除去することによって、
前記溝内に充填された前記絶縁膜を前記半導体基板の上
面から突出させて凸部を形成する工程とを有することを
特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】前記絶縁膜はプラズマＣＶＤ法により形成
されたシリコン酸化膜であって、前記研磨ストップ膜は
ＣＶＤ法により形成されたシリコン窒化膜であることを
特徴とする請求項２に記載の半導体装置の製造方法。
【請求項８】前記研磨ストップ膜と前記半導体基板の間
に初期酸化膜を形成する工程をさらに含むとともに、前記半導体基板はシリコン基板であり、前記絶縁膜はＣＶＤ法により形成されたシリコン酸化膜
であり、前記研磨ストップ膜はＣＶＤ法により形成されたシリコ
ン窒化膜であり、前記初期酸化膜は前記半導体基板の表面に形成されたシ
リコン酸化膜であり、前記第２の研磨布により前記絶縁膜を研磨した後の状態
では、前記溝に埋め込まれた前記絶縁膜の膜厚の値は、
前記溝の底から前記研磨ストップ膜の最上面までの高さ
の値の１倍〜２倍の範囲に存在することを特徴とする請
求項２に記載の半導体装置の製造方法。
【請求項９】前記絶縁膜よりも研磨速度の遅い研磨用被
覆膜を前記絶縁膜の上に形成する工程をさらに有するこ
とを特徴とする請求項２に記載の半導体装置の製造方
法。
【請求項１０】前記半導体基板はシリコン基板であり、前記絶縁膜はＣＶＤ法により形成されたシリコン酸化膜
であり、前記研磨ストップ膜はＣＶＤ法により形成されたシリコ
ン窒化膜であり、前記第２の研磨布により前記絶縁膜を研磨した後の状態
では、前記溝に埋め込まれた前記絶縁膜の膜厚は、前記
溝の底から前記研磨ストップ膜の最上面までの高さの
１．１倍〜１．５倍の範囲に存在し、前記研磨用被覆膜は３０ｎｍ〜１５０ｎｍの膜厚を有す
ることを特徴とする請求項９に記載の半導体装置の製造
方法。
【請求項１１】前記溝の中には、前記半導体基板の一部
を突出させてなる微小凸部を有することを特徴とする請
求項２に記載の半導体装置の製造方法。
【請求項１２】前記第２の研磨布を使用して前記絶縁膜
を研磨する工程においては、前記絶縁膜の研磨から前記
研磨ストップ膜の研磨に変わる際の前記第２の研磨布に
よる研磨トルクの変化を検出する方法によって研磨終了
点を検出することを特徴とする請求項２に記載の半導体
装置の製造方法。
【請求項１３】前記第２の研磨布を使用して前記絶縁膜
を研磨する工程においては、前記絶縁膜に向けて波長１
００ｎｍ〜１０００ｎｍの単一波長のレーザ光を照射し
て、前記絶縁膜の研磨から前記研磨ストップ膜の研磨に
変わる際の前記レーザ光の反射強度の変化点を検出する
方法によって研磨終了点を検出することを特徴とする請
求項２に記載の半導体装置の製造方法。
【請求項１４】前記半導体基板は、１×１０⁴Ｎ／ｍ²
〜１×１０¹⁰Ｎ／ｍ ²のヤング率を有する弾性体が下部
に形成された研磨ヘッドの下に取り付けられることを特
徴とする請求項１に記載の半導体装置の製造方法。
【請求項１５】前記半導体基板の前記主面の凹凸の段差
は、２０ｍｍ四方の任意の領域において２００ｎｍ未満
であり、かつ、５ｍｍ四方の任意の領域において５０ｎ
ｍ未満であることを特徴とする請求項１に記載の半導体
装置の製造方法。