JP4698144B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4698144B2
JP4698144B2 JP2004013357A JP2004013357A JP4698144B2 JP 4698144 B2 JP4698144 B2 JP 4698144B2 JP 2004013357 A JP2004013357 A JP 2004013357A JP 2004013357 A JP2004013357 A JP 2004013357A JP 4698144 B2 JP4698144 B2 JP 4698144B2
Authority
JP
Japan
Prior art keywords
polishing
film
polished
semiconductor device
abrasive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004013357A
Other languages
English (en)
Other versions
JP2005064450A (ja
Inventor
崇史 渡邉
直毅 井谷
敏之 井染
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004013357A priority Critical patent/JP4698144B2/ja
Priority to US10/823,729 priority patent/US7951715B2/en
Publication of JP2005064450A publication Critical patent/JP2005064450A/ja
Application granted granted Critical
Publication of JP4698144B2 publication Critical patent/JP4698144B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/013—Devices or means for detecting lapping completion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/16—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation taking regard of the load
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40—Chemomechanical polishing [CMP]
    • H10P52/403—Chemomechanical polishing [CMP] of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials
    • H10P95/062—Planarisation of inorganic insulating materials involving a dielectric removal step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0143—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising concurrently refilling multiple trenches having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

本発明は、半導体装置の製造方法に係り、特に、被研磨膜を研磨する半導体装置の製造方法に関する。
従来より、素子領域を画定する素子分離領域を形成するための技術として、ＬＯＣＯＳ（LOCal Oxidation of Silicon、局所酸化）法が広く知られている。
しかし、ＬＯＣＯＳ法により素子分離領域を形成した場合には、バーズビークによって素子領域が小さくなる。素子分離領域を形成する際の酸化量を小さくすれば、バーズビークを小さくすることが可能であるが、酸化量を小さくした場合には、十分な素子分離機能を得ることができなくなってしまう。また、ＬＯＣＯＳ法により素子分離領域を形成した場合には、基板表面に大きな段差が形成されてしまう。このため、ＬＯＣＯＳ法を用いて素子分離領域を形成する技術では、更なる微細化・高集積化が困難であった。
ＬＯＣＯＳ法に代わる方法として、ＳＴＩ（Shallow Trench Isolation）法が注目されている。ＳＴＩ法による素子分離領域の形成方法を図４７を用いて説明する。図４７は、従来の半導体装置の製造方法を示す工程断面図である。
まず、図４７（ａ）に示すように、半導体基板２１０上に、シリコン酸化膜２１２、シリコン窒化膜２１４を順次形成する。
次に、フォトリソグラフィ技術を用い、シリコン窒化膜２１４及びシリコン酸化膜２１２をパターニングする。これにより、シリコン窒化膜２１４及びシリコン酸化膜２１２に、半導体基板２１０に達する開口部２１６が形成される。
次に、開口部２１６が形成されたシリコン窒化膜２１４をマスクとして半導体基板２１０を異方性エッチングする。こうして、半導体基板２１０にトレンチ２１８、即ち溝が形成される。
次に、図４７（ｂ）に示すように、トレンチ２１８内及びシリコン窒化膜２１４上にシリコン酸化膜２２０を形成する。シリコン酸化膜２２０は、被研磨膜となるものである。
次に、図４７（ｃ）に示すように、ＣＭＰ（Chemical Mechanical Polishing、化学的
機械的研磨）法により、シリコン窒化膜２１４の表面が露出するまで、被研磨膜２２０の表面を研磨する。シリコン窒化膜２１４は、被研磨膜２２０を研磨する際のストッパとして機能する。研磨剤としては、例えば、シリカより成る研磨砥粒とＫＯＨより成る添加剤とを含む研磨剤を用いる。こうして、トレンチ２１８内に、シリコン酸化膜２２０より成る素子分離領域２２１が埋め込まれる。素子分離領域２２１により素子領域２２２が画定される。
この後、シリコン窒化膜２１４及びシリコン酸化膜２１２をエッチング除去する。この後、素子領域２２２内にトランジスタ（図示せず）を形成する。こうして、半導体装置が製造される。
ＳＴＩ法を用いて素子分離領域２２１を形成すれば、ＬＯＣＯＳ法で素子分離領域を形成する場合のようなバーズビークが発生することはなく、素子領域２２２が狭くなってしまうのを防止することができる。また、トレンチ２１８の深さを深く設定することにより、実効的な素子間距離を長くすることができるため、高い素子分離機能を得ることができる。
しかしながら、上記のような研磨剤、即ち、シリカより成る研磨砥粒とＫＯＨより成る添加剤とを含む研磨剤を用いた従来の半導体装置の製造方法では、研磨速度があまり速くなく、また、必ずしも良好な平坦性が得られなかった。
近時、研磨速度が速く、良好な平坦性が得られる研磨剤として、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤が提案されている。提案されている研磨剤では、研磨砥粒として、例えば酸化セリウム（セリア、ＣｅＯ２）が用いられている。添加剤としては、例えばポリアクリル酸アンモニウム塩が用いられている。
図４８は、提案されている研磨剤を用いて被研磨膜を研磨する際における研磨のメカニズムを示す概念図である。図４９は、提案されている半導体装置の製造方法を用いて被研磨膜を研磨した場合を示す工程断面図である。
図４８（ａ）及び図４９（ａ）は、被研磨膜の表面を研磨する前の状態を示している。
図４８（ａ）及び図４９（ａ）に示すように、被研磨膜２２０の表面には凹凸が存在している。被研磨膜２２０の表面に凹凸が存在している状態では、界面活性剤より成る添加剤２２４が凹部に付着するため、凹部では被研磨膜２２０に対する研磨が阻害される。一方、凸部では、高い圧力が加わるため、界面活性剤より成る添加剤２２４が剥がされ、被研磨膜２２０に対する研磨が阻害されない。このため、被研磨膜２２０の表面に存在する凸部が、研磨砥粒２２６により選択的に研磨されることとなる。こうして、被研磨膜２２０の表面が平坦化される。なお、被研磨膜の表面を平坦化するための研磨は、メイン研磨と称される。
図４８（ｂ）は、被研磨膜の表面が平坦化された後の状態を示している。
図４８（ｂ）に示すように、被研磨膜２２０の表面が平坦化された状態では、被研磨膜の表面全体に界面活性剤より成る添加剤２２４が付着しているため、被研磨膜２２０に対する研磨が阻害され、研磨速度が極めて遅くなる。このため、図４９（ｂ）に示すように、ストッパ膜２１４上に被研磨膜２２０が残ってしまう。
ここで、被研磨膜２２０の凹部における表面の高さとストッパ膜の表面の高さとがほぼ等しくなるように、被研磨膜２２０の膜厚を設定することも考えられる。しかし、被研磨膜２２０の膜厚は、設計値に対して±３０ｎｍ程度変動するのが一般的である。このため、被研磨膜２２０が設計値より厚く形成されてしまった場合には、ストッパ膜上に被研磨膜が残ってしまう。
ストッパ膜２１４上に被研磨膜２２０が残っていると、ストッパ膜２１４やシリコン酸化膜２１２をエッチング除去することができないため、ストッパ膜２１４上の被研磨膜２２０を、何らかの方法により除去しなければならない。
ストッパ膜２１４上に残った被研磨膜２２０を除去する方法として、研磨剤の供給を止め、純水を供給しながら、被研磨膜２２０を更に研磨することが提案されている。
図４８（ｃ）は、研磨パッド上に研磨剤を供給するのを止め、研磨パッド上に水を供給しながら、被研磨膜を更に研磨する際の状態、即ち、仕上げ研磨を行う際の状態を示している。
仕上げ研磨を開始する際、被研磨膜であるシリコン酸化膜２２０と研磨パッド２２８との間には、メイン研磨の際に用いられた研磨剤が残っている。研磨剤に含まれていた添加剤２２４は、水溶性であるため、純水を供給すると短時間で除去される。一方、研磨剤に含まれていた研磨砥粒２２６は、水溶性ではないため除去されにくく、被研磨膜２２０と研磨パッド２２８との間に残る。添加剤２２４は、上述したように、被研磨膜２２０の表面が平坦化された際に、被研磨膜２２０に対する研磨速度を遅くするのに寄与していたものである。このような添加剤２２４が短時間に除去される一方、研磨に寄与する研磨砥粒２２６は被研磨膜２２０と研磨パッド２２８との間に残るため、残された研磨砥粒２２６により被研磨膜２２０を更に研磨することができる。
このような仕上げ研磨を所定時間行うと、ストッパ膜２１４上に残存していた被研磨膜２２０をストッパ膜２１４上から除去することができる。
こうして、被研磨膜２２０に対する研磨が終了する。
ところで、被研磨膜２２０に対する研磨が終了した後には、被研磨膜２２０に対する研磨が正常に行われたか否かの検査が行われる。
図５０は、スクライブラインに形成されたストッパ膜より成る検査用パターンを示す平面図及び断面図である。図５０（ａ）は、平面図である。図５０（ｂ）は、図５０（ａ）のＡ−Ａ′線断面図である。
図５１は、スクライブラインに形成された埋め込み絶縁膜より成る検査用パターンを示す平面図及び断面図である。図５１（ａ）は、平面図である。図５１（ｂ）は、図５１（ａ）のＡ−Ａ′線断面図である。
具体的には、スクライブライン２３０に形成された検査用パターン２３２ａ上に被研磨膜２２０が残存していないことを検査する。また、検査用トレンチ２１８ａに埋め込まれた埋め込み絶縁膜２２０の厚さが所定の検査規格の範囲内か否かを検査する。検査を行った結果、被研磨膜２２０に対する研磨が正常に行われたと判断された場合には、次の工程に移行する。被研磨膜２２０に対する研磨が正常に行われなかった判断された場合には、不良品として処理される。
特開２００１−９７０２号公報 特開２００１−８５３７３号公報 特開２００１−３３８９０２号公報 特開２００２−８３７８７号公報 特開平１１−１０４９５５号公報 特開２０００−２４８２６３号公報
しかしながら、提案されている半導体装置の製造方法では、埋め込み酸化膜２２０の表面に生ずるディッシング（dishing）２２３と称される凹みの深さに、大きなばらつきが
生じる場合があった（図５２参照）。図５２は、埋め込み酸化膜の表面にディッシングが生じている状態を示す断面図である。
また、提案されている半導体装置の製造方法では、埋め込み酸化膜２２０の表面にディッシング２２３が深く生じてしまったり、素子領域２２２上に被研磨膜２２０が残ってしまったりすることがあった。
また、提案されている研磨剤を用いて被研磨膜２２０を研磨した場合には、トレンチ２１８、２１８ａの面積によってディッシング２２３の深さが大きく異なってしまう。図５３は、４０μｍ×４０μｍのトレンチに埋め込まれた埋め込み酸化膜の膜厚と１００μｍ×１００μｍのトレンチに埋め込まれた埋め込み酸化膜の膜厚とを比較したグラフである。図５３から分かるように、トレンチの面積が大きい場合には、埋め込み酸化膜２２０に深いディッシング２２３が生じ、埋め込み酸化膜２２０の膜厚が薄くなってしまう。このため、提案されている研磨剤を用いて被研磨膜２２０を研磨した場合には、被研磨膜２２０に対する研磨が正常に行われたか否かを的確に検査することが困難であった。
本発明の目的は、埋め込み酸化膜の膜厚分布のばらつきを抑制し得る半導体装置の製造方法を提供することにある。
また、本発明の他の目的は、ディッシングが深く生ずるのを抑制するとともに、素子領域上に被研磨膜が残ってしまうのを防止しうる半導体装置の製造方法を提供することにある。
また、本発明の更に他の目的は、提案されている研磨剤を用いた場合であっても、被研磨膜に対する研磨が正常に行われたか否かを的確に検査し得る半導体装置の製造方法を提供することにある。
本発明の一観点によれば、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を研磨パッド上に供給しながら、半導体基板上に形成された被研磨膜の表面を前記研磨パッドを用いて研磨し、前記被研磨膜の表面を平坦化する工程と、前記被研磨膜の表面が平坦化された後、前記研磨剤と水とを研磨パッド上に供給しながら、前記被研磨膜の表面を前記研磨パッドを用いて更に研磨する工程とを有し、前記被研磨膜の表面を更に研磨する際における、前記研磨パッドの中心から前記水を供給する位置までの距離は、前記研磨パッドの中心から前記研磨剤を供給する位置までの距離より大きいことを特徴とする半導体装置の製造方法が提供される。
また、本発明の他の観点によれば、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を研磨パッド上に供給しながら、半導体基板上に形成された被研磨膜の表面を前記研磨パッドを用いて研磨し、前記被研磨膜の表面を平坦化する工程と、前記被研磨膜の表面が平坦化された後、前記研磨剤と水とを研磨パッド上に供給しながら、前記被研磨膜の表面を前記研磨パッドを用いて更に研磨する工程とを有し、前記被研磨膜の表面を平坦化する工程の後、前記被研磨膜の表面を研磨パッドを用いて更に研磨する工程の前に、水を前記研磨パッド上に供給しながら、前記被研磨膜の表面に付着している前記添加剤を除去する工程を更に有することを特徴とする半導体装置の製造方法が提供される。
また、本発明の更に他の観点によれば、研磨砥粒と界面活性剤とを含む研磨剤を、第１ノズルから研磨パッド上に供給し、被研磨膜を研磨する第１の研磨工程と、前記研磨剤を前記第１ノズルから前記研磨パッド上に供給し、さらに前記第１ノズルとは異なる第２ノズルから前記研磨パッド上に水を供給して、前記被研磨膜を研磨する第２研磨工程とを有し、前記第２ノズルからの前記水の供給は、前記第１研磨工程の後、前記第２研磨工程において開始され、前記第２研磨工程における、前記研磨パッドの中心から前記水を供給する位置までの距離は、前記研磨パッドの中心から前記研磨剤を供給する位置までの距離より大きいことを特徴とする半導体装置の製造方法が提供される。
以上の通り、本発明によれば、仕上げ研磨の際に、純水のみならず研磨剤をも研磨パッド上に供給し、研磨剤を供給する位置と純水を供給する位置とを適宜設定し、研磨剤の供給量と純水の供給量との比を適宜設定するため、仕上げ研磨を行った後における被研磨膜の膜厚の面内分布を均一化することが可能となる。
また、本発明によれば、研磨テーブル等の駆動電流等に基づいて仕上げ研磨の終点を検出するため、仕上げ研磨の終点を正確に検出することができる。このため、本発明によれば、素子領域上に被研磨膜が残存してしまったり、被研磨膜より成る埋め込み絶縁膜の表面に深いディッシングが生じてしまったりするのを防止することができる。
また、本発明によれば、メイン研磨の第１段階では比較的高い研磨圧力で被研磨膜を研磨し、メイン研磨の第２段階では比較的低い研磨圧力で被研磨膜を研磨する。第１段階の研磨では、比較的高い研磨圧力で被研磨膜を研磨するため、比較的速い研磨速度で被研磨膜を研磨することができる。一方、第２段階の研磨では、比較的低い研磨圧力で被研磨膜を研磨するため、被研磨膜の表面を十分に平坦化することができる。従って、本発明によれば、被研磨膜の平坦性を損なうことなく、メイン研磨の時間を短縮することもできる。
また、本発明によれば、面積が互いに異なる複数の検査用パターンを形成しておき、これらの検査用パターンを構成する埋め込み絶縁膜の膜厚の差に基づいて、被研磨膜に対する研磨が正常に行われたか否かを検査するため、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を用いて仕上げ研磨を行った場合であっても、被研磨膜に対する研磨が正常に行われたか否かを正確に検査することができる。従って、本発明によれば、半導体装置の信頼性の更なる向上を図ることができる。
また、本発明によれば、仕上げ研磨を行う前に、被研磨膜の表面に付着している添加剤を除去するため、被研磨膜の表面に添加剤が付着している状態で仕上げ研磨が行われるのを防止することができる。このため、本実施形態によれば、素子領域の上方に被研磨膜が残ってしまうのを確実に防止することができ、ひいては、素子領域上のシリコン窒化膜及びシリコン酸化膜を確実に除去することができる。
［第１実施形態］
本実施形態による半導体装置の製造方法を説明するに先立って、本実施形態で用いられる研磨装置について図１乃至図４を用いて説明する。図１は、研磨装置を示す平面図である。図２は、図１に示す研磨装置の一部を示す側面図である。図３は、図１に示す研磨装置の一部を示す平面図である。図４は、図１に示す研磨装置の一部を示す拡大側面図である。
図１に示すように、基台１００上には、回転可能な研磨テーブル１０２ａ〜１０２ｃが３つ設けられている。
本実施形態では、例えば研磨テーブル１０２ａを用いて被研磨膜の表面を研磨する。なお、研磨テーブル１０２ｂ、１０２ｃを用いて被研磨膜の表面を研磨してもよい。
図２に示すように、研磨テーブル１０２ａ〜１０２ｃ上には、それぞれ研磨パッド１０４が設けられている。研磨パッド１０４としては、例えばロデールニッタ株式会社製の研磨パッド（型番：ＩＣ１４００）が用いられている。
基台１００上には、アーム１０８ａ〜１０８ｄを有するカルーセル１１０が設けられている。
アーム１０８ａ〜１０８ｄには、回転可能な研磨ヘッド１１２ａ〜１１２ｄがそれぞれ設けられている。カルーセル１１０を適宜回転させることにより、研磨ヘッド１１２ａ〜１１２ｄを移動させることが可能である。
図２に示すように、研磨ヘッド１１２ａ〜１１２ｄは、半導体基板１０を支持する。研磨ヘッド１１２ａ〜１１２ｄは、半導体基板１０を回転させながら、半導体基板１０を研磨パッド１０４に押し付ける。
研磨テーブル１０２ａ〜１０２ｃ上には、それぞれ複数のノズル１２４ａ、１２４ｂが設けられている。ノズル１２４ａは、研磨剤を研磨パッド１０４上に供給するためのものである。ノズル１２４ｂは、純水を研磨パッド１０４上に供給するためのものである。ノズル１２４ａ、１２４ｂは、図３に示すように、研磨テーブル１０２の半径方向にそれぞれ個別に移動することができるようになっている。このため、研磨剤を供給する位置と純水を供給する位置とを、適宜個別に設定することが可能である。
図１に示すように、研磨テーブル１０２ａ〜１０２ｃの側部には、研磨パッド１０４の目立てを行うための目立て装置１１４ａ〜１１４ｃがそれぞれ設けられている。
図４に示すように、目立て装置１１４は、ダイヤモンドディスク１１６を有している。ダイヤモンドディスク１１６は、例えばステンレスより成る台金１１８に、例えば１５０μｍ程度の粒状のダイヤモンド１２０を固定することにより構成されている。ダイヤモンド１２０は、１ｃｍ２当たり数個程度配置されている。ダイヤモンド１２０は、例えばニッケルめっき層１２２により台金１１８に固定されている。
こうして、本実施形態で用いられる研磨装置が構成されている。
提案されている半導体装置の製造方法では、仕上げ研磨の際には、研磨パッド上に研磨剤を供給するのを止め、研磨パッド上に純水を供給しながら、被研磨膜の表面を更に研磨していた。
図５は、提案されている半導体装置の製造方法の仕上げ研磨を行う際における、研磨砥粒の濃度、添加剤の濃度、及び研磨速度の変化を概念的に示すグラフである。点線は、研磨砥粒の濃度を示している。一点鎖線は、界面活性剤より成る添加剤の濃度を示している。実線は、研磨速度を示している。横軸は時間を示している。縦軸は、研磨砥粒の濃度、添加剤の濃度、及び研磨速度を示している。
仕上げ研磨を開始する際、被研磨膜であるシリコン酸化膜と研磨パッドとの間には、メイン研磨の際に用いられた研磨剤が残っている。研磨剤に含まれていた添加剤は水溶性であるため、純水を供給すると、添加剤は短時間で除去される。このため、添加剤の濃度は、急激に低下していく。
一方、研磨剤に含まれていた研磨砥粒は、水溶性ではないため、除去されにくい。添加剤は、被研磨膜の表面が平坦化された際に、被研磨膜の研磨速度を遅くするのに寄与していたものである。研磨速度を阻害する添加剤は短時間で除去される一方、研磨に寄与する研磨砥粒は除去されにくいため、被研磨膜と研磨パッドとの間に残された研磨砥粒により、被研磨膜の表面を更に研磨することが可能である。研磨砥粒は、研磨パッド上に供給された純水により、徐々に研磨パッド上から除去されていく。このため、研磨砥粒の濃度は徐々に低下していく。研磨砥粒の濃度の低下に伴って、被研磨膜に対する研磨速度は遅くなっていく。
図６は、研磨剤と純水の両方を研磨パッド上に供給しながら仕上げ研磨を行った際における、研磨砥粒の濃度、添加剤の濃度、及び研磨速度の変化を概念的に示すグラフである。点線は、研磨砥粒の濃度を示している。一点鎖線は、界面活性剤より成る添加剤の濃度を示している。実線は、研磨速度を示している。横軸は時間を示している。縦軸は、研磨砥粒の濃度、添加剤の濃度、及び研磨速度を示している。
図６から分かるように、研磨剤と純水の両方を研磨パッド上に供給しながら被研磨膜の表面を研磨すれば、研磨砥粒の濃度、添加剤の濃度及び研磨速度を、ほぼ一定に保持することができる。このため、安定した条件で被研磨膜を研磨することが可能となる。
図７は、被研磨膜に対する研磨速度を示すグラフである。実施例１は、研磨剤と純水とを研磨パッド上に同時に供給しながら被研磨膜を研磨した場合の研磨速度を示している。比較例１は、研磨剤のみを研磨パッド上に供給しながら被研磨膜を研磨した際の研磨速度を示している。実施例１と比較例１のいずれにおいても、表面が平坦になっている被研磨膜に対して研磨を行った。
図７から分かるように、比較例１の場合、即ち、研磨剤のみを研磨パッド１０４上に供給しながら被研磨膜を研磨した場合には、研磨速度は１５ｎｍ／ｍｉｎ程度と極めて遅い。
これに対し、実施例１の場合、即ち、研磨剤と純水の両方を研磨パッド１０４上に供給しながら被研磨膜を研磨した場合には、研磨速度は１４０ｎｍ／ｍｉｎ程度と極めて速い。即ち、実施例１の場合には、比較例１の場合と比較して、約１０倍の研磨速度で被研磨膜を研磨することが可能となる。
これらのことから、研磨剤と純水の両方を同時に研磨パッド１０４上に供給しながら被研磨膜を研磨すれば、極めて速い研磨速度で被研磨膜の表面を研磨し得ることが分かる。
図８は、研磨剤を供給する位置と純水を供給する位置とを適宜変化させた場合における被研磨膜の研磨速度を示すグラフである。図９及び図１０は、研磨剤を供給する位置と純水を供給する位置とを示す概念図である。
実施例２は、図９（ａ）に示すように、研磨パッド１０４の中心の位置Ｐ１に研磨剤と純水の両方を供給した場合の研磨速度を示している。
実施例３は、図９（ｂ）に示すように、研磨パッド１０４の中心から１２．５ｃｍ離れた位置Ｐ２に研磨剤を供給し、研磨パッド１０４の中心の位置Ｐ１に純水を供給した場合を示している。
実施例４は、図１０（ａ）に示すように、研磨パッド１０４の中心の位置Ｐ１に研磨剤を供給し、研磨パッド１０４の中心から１２．５ｃｍ離れた位置Ｐ２に純水を供給した場合を示している。
実施例５は、図１０（ｂ）に示すように、研磨パッド１０４の中心から１２．５ｃｍ離れた位置Ｐ２に研磨剤と純水の両方を供給した場合を示している。
図８から分かるように、研磨剤を供給する位置と純水を供給する位置とを変化させると、研磨速度が変化する。このことから、研磨剤を供給する位置と純水を供給する位置とを適宜設定することにより、研磨速度を制御し得ることが分かる。
図１１は、研磨剤を供給する位置と純水を供給する位置とを適宜変化させた場合における、被研磨膜に対する研磨速度の面内分布を示すグラフ（その１）である。横軸は、ウェハの中心からの距離を示している。縦軸は、被研磨膜に対する研磨速度を示している。
実施例６は、図９（ａ）に示すように、研磨パッド１０４の中心の位置Ｐ１に研磨剤と純水の両方を供給した場合を示している。
実施例７は、図９（ｂ）に示すように、研磨パッド１０４の中心から１２．５ｃｍ離れた位置Ｐ２に研磨剤を供給し、研磨パッド１０４の中心の位置Ｐ１に純水を供給した場合を示している。
実施例８は、図１０（ａ）に示すように、研磨パッド１０４の中心の位置Ｐ１に研磨剤を供給し、研磨パッド１０４の中心から１２．５ｃｍ離れた位置Ｐ２に純水を供給した場合を示している。
実施例９は、図１０（ｂ）に示すように、研磨パッド１０４の中心から１２．５ｃｍ離れた位置Ｐ２に研磨剤と純水の両方を供給した場合を示している。
図１１から分かるように、実施例６、７の場合には、ウェハの中心から５ｃｍ以上外側の領域では研磨速度が比較的速く、ウェハの中心部では研磨速度が比較的遅い。
また、実施例８の場合には、ウェハの中心から７ｃｍ以上外側の領域では研磨速度が比較的速く、ウェハの中心から５〜７ｃｍの領域では研磨速度が比較的遅く、ウェハの中心から５ｃｍ以内では研磨速度が比較的速い。
また、実施例９の場合には、ウェハの中心から５ｃｍ以上外側の領域では研磨速度が比較的遅く、ウェハの中心から２〜５ｃｍの領域では研磨速度が比較的遅く、ウェハの中心から２ｃｍ以内では研磨速度が比較的速い。
これらのことから、研磨剤を供給する位置や純水を供給する位置を適宜設定することにより、被研磨膜に対する研磨速度の面内分布を適宜設定し得ることが分かる。
図１２は、研磨剤を供給する位置と純水を供給する位置とを適宜変化させた場合における、被研磨膜に対する研磨速度の面内分布を示すグラフ（その２）である。横軸は、ウェハの中心からの距離を示している。縦軸は、被研磨膜に対する研磨速度を示している。いずれの場合も、研磨剤を供給する位置は、研磨パッド１０４の中心から６．９ｃｍの位置Ｐ３とした。図１３及び図１４は、研磨剤を供給する位置と純水を供給する位置とを示す概念図である。
実施例１０は、研磨剤を供給する位置より外側に純水を供給した場合を示している。具体的には、図１３（ａ）に示すように、研磨パッド１０４の中心から９．４ｃｍ離れた位置Ｐ４に純水を供給した。
実施例１１は、研磨剤を供給する位置と同じ位置に純水を供給した場合を示している。具体的には、図１３（ｂ）に示すように、研磨パッド１０４の中心から６．９ｃｍ離れた位置Ｐ３に純水を供給した。
実施例１２は、研磨剤を供給する位置より内側に純水を供給した場合を示している。具体的には、図１４に示すように、研磨パッド１０４の中心から４．４ｃｍ離れた位置Ｐ５に純水を供給した。
図１２から分かるように、実施例１０、１１の場合には、被研磨膜に対する研磨速度の面内分布は比較的均一であった。実施例１０、１１で比較的均一な面内分布が得られるのは、研磨剤と純水とが比較的均一に混合されるためと考えられる。
一方、実施例１２の場合には、被研磨膜に対する研磨速度の面内分布は、ウェハの中心近傍と周縁部近傍では研磨速度が比較的速く、ウェハの中心と周縁との間の領域では研磨速度が比較的遅くなるような分布となった。実施例１２でこのような面内分布が得られるのは、研磨剤と純水との混合が比較的不均一になるためと考えられる。
これらのことから、純水を供給する位置を、研磨剤を供給する位置と同じ位置又は研磨剤を供給する位置より外側の位置に設定することにより、被研磨膜に対する研磨速度の面内分布を比較的均一に設定し得ることが分かる。
図１５は、研磨剤の供給量と純水の供給量との比を変化させた場合における、被研磨膜に対する研磨速度を示すグラフである。研磨剤を供給する位置は、研磨パッド１０４の中心の位置Ｐ１とした。純水を供給する位置は、研磨パッド１０４の中心から１２．５ｃｍの位置Ｐ２とした。
実施例１３は、研磨剤の供給量を０．１リットル／分、純水の供給量を０．１リットル／分とした場合、即ち、研磨剤の供給量と純水の供給量との比を１：１とした場合を示している。
実施例１４は、研磨剤の供給量を０．０５リットル／分、純水の供給量を０．１５リットル／分とした場合、即ち、研磨剤の供給量と純水の供給量との比を１：３とした場合を示している。
比較例２は、研磨剤の供給量を０．２リットル／分、純水の供給量を０リットル／分とした場合、即ち、純水を供給することなく、研磨剤のみを供給して研磨を行った場合を示している。
比較例３は、研磨剤の供給量を０．１５リットル／分、純水の供給量を０．０５リットル／分とした場合、即ち、研磨剤の供給量と純水の供給量との比を３：１とした場合を示している。
図１５から分かるように、比較例２、３の場合、即ち、研磨剤の供給量に対する純水の供給量の比が比較的小さい場合には、被研磨膜に対する研磨速度は比較的遅い。
これに対し、実施例１３、１４の場合、即ち、研磨剤の供給量に対する純水の供給量の比が比較的大きい場合には、被研磨膜に対する研磨速度は比較的速い。具体的には、実施例１３、１４の場合には、比較例２、３の場合と比較して、５〜１０倍程度の研磨速度が得られる。
図１６は、研磨剤の供給量と純水の供給量との比を変化させた場合における、被研磨膜に対する研磨速度の面内分布を示すグラフ（その１）である。横軸は、ウェハの中心からの距離を示している。縦軸は、被研磨膜に対する研磨速度を示している。研磨剤を供給する位置は、研磨パッド１０４の中心の位置Ｐ１とした。純水を供給する位置は、研磨パッド１０４の中心から１２．５ｃｍの位置Ｐ２とした。
実施例１５は、研磨剤の供給量を０．１リットル／分、純水の供給量を０．１リットル／分とした場合を示している。即ち、研磨剤の供給量と純水の供給量との比が、１：１の場合を示している。
実施例１６は、研磨剤の供給量を０．０５リットル／分、純水の供給量を０．１５リットル／分とした場合を示している。即ち、研磨剤の供給量と純水の供給量との比が、１：３の場合を示している。
比較例４は、研磨剤の供給量を０．２リットル／分、純水の供給量を０リットル／分とした場合を示している。即ち、仕上げ研磨の際に純水を供給することなく、研磨剤のみを供給した場合を示している。
比較例５は、研磨剤の供給量を０．１５リットル／分、純水の供給量を０．０５リットル／分とした場合を示している。即ち、研磨剤の供給量と純水の供給量との比が、３：１の場合を示している。
図１６から分かるように、比較例４の場合には、ウェハの中心から９．５ｃｍ以上外側の領域では研磨速度が速く、ウェハの中心から９．５ｃｍ以内の領域では研磨速度が極めて遅い。
また、比較例５の場合には、ウェハの中心から８．５ｃｍ以上外側の領域では研磨速度が比較的速く、ウェハの中心から８．５ｃｍ以内の領域では研磨速度が極めて遅い。
また、実施例１５の場合には、ウェハの中心から７ｃｍ以上外側の領域では研磨速度が比較的速く、ウェハの中心から５〜７ｃｍの領域では研磨速度が比較的遅く、ウェハの中心から５ｃｍ以内の領域では研磨速度が比較的速い。
また、実施例１６の場合には、ウェハの全面に対して研磨速度が比較的速い。
図１７は、研磨剤の供給量と純水の供給量との比を変化させた場合における、被研磨膜に対する研磨速度の面内分布を示すグラフ（その２）である。横軸は、ウェハの中心からの距離を示している。縦軸は、被研磨膜に対する研磨速度を示している。研磨剤を供給する位置は、研磨パッド１０４の中心から６．９ｃｍの位置Ｐ３とした。純水を供給する位置は、研磨パッド１０４の中心から９．４ｃｍの位置Ｐ４とした。
実施例１７は、研磨剤の供給量と純水の供給量との比を１：２とした場合を示している。
実施例１８は、研磨剤の供給量と純水の供給量との比を１：２．５とした場合を示している。
実施例１９は、研磨剤の供給量と純水の供給量との比を１：３とした場合を示している。
実施例２０は、研磨剤の供給量と純水の供給量との比を１：４とした場合を示している。
実施例２１は、研磨剤の供給量と純水の供給量との比を１：５とした場合を示している。
図１６を用いて上述したように、研磨剤の供給量に対する純水の供給量が１の場合、即ち、実施例１５の場合には、被研磨膜に対する研磨速度の面内分布は不均一であった。
これに対し、実施例１７〜２１に示すように、研磨剤の供給量に対する純水の供給量の比が２以上の場合には、被研磨膜に対する研磨速度の面内分布が比較的均一となる。より具体的には、研磨剤の供給量に対する純水の供給量の比が２〜３程度の場合には、実施例１７〜１９に示すように、研磨速度の面内分布を全体として比較的均一にすることができる。研磨剤の供給量に対する純水の供給量の比が４〜５程度の場合には、実施例２０、２１に示すように、ウェハの中心から５０ｍｍ以内の領域における研磨速度が若干遅くなるような分布が得られる。
これらのことから、研磨剤の供給量に対する純水の供給量の比を２以上に設定すれば、被研磨膜に対する研磨速度の面内分布を均一化し得ることが分かる。
図１８は、被研磨膜に対する研磨を行う前、被研磨膜に対してメイン研磨を行った後、及び被研磨膜に対して仕上げ研磨を行った後における、被研磨膜の膜厚分布を示すグラフである。横軸は、ウェハの中心からの距離を示している。縦軸は、被研磨膜の膜厚を示している。破線は、被研磨膜を成膜した後、被研磨膜に対してメイン研磨を行う前における被研磨膜の膜厚の面内分布を示している。一点鎖線は、被研磨膜に対してメイン研磨を行った後、仕上げ研磨を行う前における被研磨膜の膜厚の面内分布を示している。実線は、被研磨膜に対して仕上げ研磨を行った後における被研磨膜の膜厚の面内分布を示している。
被研磨膜を成膜する際には、以下のような条件で被研磨膜を成膜した。被研磨膜は、３８０ｎｍの段差が形成されているウェハ上に形成した。被研磨膜としては、シリコン酸化膜を形成した。被研磨膜の成膜方法は、ＣＶＤ法とした。被研磨膜の膜厚は、４２５ｎｍとした。
被研磨膜に対してメイン研磨を行う際には、以下のような条件で被研磨膜を研磨した。即ち、研磨剤の供給量は、０．１３５リットル／分とした。研磨ヘッドを研磨パッドに押し付ける圧力、即ち、研磨圧力は、２８０ｇ重／ｃｍ２とした。研磨ヘッドの回転数は、１４２回転／分とした。研磨テーブルの回転数は、１４０回転／分とした。メイン研磨の終点は、研磨テーブルの駆動電流の変化に基づいて検出した。具体的には、研磨テーブルの駆動電流の変化が一定値より小さくなったことに基づいて、研磨の終点を検出した。
被研磨膜に対して仕上げ研磨を行う際には、以下のような条件で被研磨膜を研磨した。即ち、研磨剤の供給量と純水の供給量との比は、１：５とした。具体的には、研磨剤の供給量は、０．０５リットル／分とした。純水の供給量は、０．２５リットル／分とした。研磨剤を供給する位置は、研磨パッド１０４の中心から６．９ｃｍ離れた位置とした。純水を供給する位置は、研磨パッドの中心から９．４ｃｍ離れた位置とした。研磨圧力は、１７５ｇ重／ｃｍ２とした。研磨ヘッドの回転数は、１２２回転／分とした。研磨テーブルの回転数は、１２０回転／分とした。ストッパ膜であるシリコン窒化膜が露出した時点を、研磨の終点とした。
図１８に破線を用いて示すように、被研磨膜を研磨する前では、ウェハの中心と周縁部で被研磨膜の膜厚が若干薄く、ウェハの中心と周縁部との間の領域で被研磨膜の膜厚が若干厚い膜厚分布となっていた。
また、一点鎖線を用いて示すように、被研磨膜に対してメイン研磨を行った後では、ウェハの中心から８０ｍｍより外側の領域では、被研磨膜の膜厚が比較的薄くなるような膜厚分布となった。
また、実線で示すように、被研磨膜に対して仕上げ研磨を行った後では、全体として比較的均一な膜厚分布が得られた。
このように、被研磨膜に対して研磨を行う前、及び、被研磨膜に対してメイン研磨を行った後では、被研磨膜の膜厚の面内分布は比較的不均一であったが、被研磨膜に対して仕上げ研磨を行った後では、被研磨膜の膜厚の面内分布は比較的均一となった。
これらのことから、仕上げ研磨の際に、純水のみならず研磨剤をも研磨パッド上に供給し、研磨剤を供給する位置と純水を供給する位置とを適宜設定し、研磨剤の供給量と純水の供給量との比を適宜設定することにより、仕上げ研磨を行った後における被研磨膜の膜厚の面内分布を均一化することが可能となる。
図１９は、被研磨膜に対してメイン研磨を行う前、被研磨膜に対してメイン研磨を行った後、及び、被研磨膜に対して仕上げ研磨を行った後における、被研磨膜の膜厚のウェハ面内におけるばらつきを示すグラフである。被研磨膜の膜厚のウェハ面内におけるばらつきを求める際には、光学式の膜厚測定装置によりウェハ内の４０箇所における膜厚を測定した。そして、測定された被研磨膜の膜厚の最大値と最小値との差を、ウェハ面内におけるばらつきとした。
図１９に示すように、被研磨膜を研磨する前では、被研磨膜の膜厚の面内におけるばらつきは、３２ｎｍ程度であった。
また、被研磨膜に対してメイン研磨を行った後では、被研磨膜の膜厚の面内におけるばらつきは、３５ｎｍ程度であった。
これに対し、被研磨膜に対して仕上げ研磨を行った後では、被研磨膜の膜厚の面内におけるばらつきは、２５ｎｍ程度であった。
このように、被研磨膜に対して研磨を行う前、及び、被研磨膜に対してメイン研磨を行った後では、被研磨膜の膜厚の面内におけるばらつきは比較的大きいが、被研磨膜に対して仕上げ研磨を行った後では、被研磨膜の膜厚の面内におけるばらつきは比較的小さくなる。
これらのことから、仕上げ研磨の際に、純水のみならず研磨剤をも研磨パッド上に供給し、研磨剤を供給する位置と純水を供給する位置とを適宜設定し、研磨剤の供給量と純水の供給量との比を適宜設定することにより、被研磨膜の膜厚の面内におけるばらつきを小さくし得ることが分かる。
図２０は、メイン研磨を行う前における被研磨膜の膜厚の面内分布を示す概念図である。
実線は、ウェハの周縁部より少し内側で被研磨膜の膜厚が厚く、ウェハの中心及びウェハの周縁部でシリコン酸化膜の膜厚が薄くなるように、被研磨膜の膜厚が分布している場合を示している。
破線は、ウェハの中心とウェハの周縁部より少し内側とでシリコン酸化膜の膜厚が厚く、ウェハの中心より少し外側とウェハの周縁部とでシリコン酸化膜の膜厚が薄くなるように、被研磨膜の膜厚が分布している場合を示している。
一点鎖線は、ウェハの周縁部からウェハの中心部に向かって徐々に厚くなるように被研磨膜の膜厚が分布している場合を示している。
図２０に示すように、メイン研磨を行う前における被研磨膜の膜厚の面内分布は、成膜装置の特性等により異なり、メイン研磨を行った後における被研磨膜の膜厚の面内分布は、メイン研磨を行う前における被研磨膜の膜厚分布の影響を大きく受けるが、いずれの場合においても、仕上げ研磨の際に研磨剤と純水の両方を供給し、研磨剤を供給する位置と純水を供給する位置とを適宜設定し、研磨剤の供給量と純水の供給量との比を適宜設定することにより、被研磨膜の膜厚を均一化することが可能である。
（半導体装置の製造方法）
本発明の第１実施形態による半導体装置の製造方法を図２１乃至図２３を用いて説明する。図２１は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、図２１（ａ）に示すように、半導体基板１０を用意する。半導体基板１０としては、例えばシリコン基板を用いる。
次に、半導体基板１０上の全面に、例えば熱酸化法により、シリコン酸化膜１２を形成する。シリコン酸化膜１２の厚さは、例えば１０ｎｍ程度とする。
次に、全面に、例えばＣＶＤ法により、シリコン窒化膜１４を形成する。シリコン窒化膜１４の膜厚は、例えば１００ｎｍ程度とする。
次に、フォトリソグラフィ技術を用い、シリコン窒化膜１４及びシリコン酸化膜１２に半導体基板１０に達する開口部１６を形成する。
次に、開口部１６が形成されたシリコン窒化膜１４をマスクとして、半導体基板１０を異方性エッチングする。これにより、半導体基板１０にトレンチ１８、即ち、溝が形成される。トレンチ１８の深さは、シリコン窒化膜１４の表面から例えば３００ｎｍ程度とする。
次に、図２１（ｂ）に示すように、全面に、例えば高密度プラズマＣＶＤ法により、シリコン酸化膜２０を形成する。シリコン酸化膜２０の膜厚は、例えば４５０ｎｍとする。こうして、トレンチ１８内にシリコン酸化膜２０が埋め込まれる。こうして、表面に凹凸が存在するシリコン酸化膜２０が形成される。シリコン酸化膜２０は、被研磨膜となるものである。
次に、半導体基板１０を、研磨ヘッド１１２ａ（図１参照）により支持する。この際、被研磨膜であるシリコン酸化膜２０が下面側に位置するようにする。
次に、カルーセル１１０を反時計回りに９０度程度回転させる。これにより、半導体基板１０を支持する研磨ヘッド１１２ａが、上面に研磨パッド１０４が設けられた研磨テーブル１０２ａ上に位置することとなる。
次に、図２１（ｃ）に示すように、ＣＭＰ法により、半導体基板１０に形成された被研磨膜２０に対してメイン研磨を行う。メイン研磨は、以下のようにして行う。即ち、研磨ヘッド１１２ａにより半導体基板１０を回転させながら、研磨ヘッド１１２ａを降下させ、被研磨膜２０の表面を研磨パッド１０４の表面に押し付ける。この際、研磨テーブル１０２ａを回転させるとともに、ノズル１２４ａを介して研磨パッド１０４上に研磨剤を供給する。
メイン研磨の際における研磨条件は、以下の通りとする。
研磨ヘッド１１２ａを研磨パッド１０４に押し付ける圧力、即ち、研磨圧力は、例えば１００〜５００ｇ重／ｃｍ２とする。ここでは、研磨圧力を例えば２１０ｇ重／ｃｍ２とする。
研磨ヘッド１１２ａの回転数は、例えば７０〜１５０回転／分とする。ここでは、研磨ヘッドの回転数を例えば１４２回転／分とする。
研磨テーブル１０２ａの回転数は、例えば７０〜１５０回転／分とする。ここでは、研磨テーブル１０２ａの回転数を、例えば１４０回転／分とする。
研磨剤の供給量は、例えば０．１〜０．３リットル／分の範囲とする。ここでは、研磨剤の供給量を例えば０．１５リットル／分とする。研磨剤は、例えば、研磨パッドの中心の位置Ｐ１に供給する。
研磨剤としては、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を用いる。このような研磨剤では、研磨砥粒として、例えば酸化セリウム（セリア）が用いられている。また、添加剤として、例えばポリアクリル酸アンモニウム塩が用いられている。このような研磨剤としては、例えばＥＫＣテクノロジー株式会社製の研磨剤（型番：Ｍｉｃｒｏ Ｐｌａｎｅｒ ＳＴＩ２１００）を挙げることができる。
メイン研磨の終点検出は、上述したように、研磨テーブル１０２ａの駆動電圧又は駆動電流の変化に基づいて行う。
メイン研磨の際における研磨テーブル１０２ａの駆動電圧及び駆動電流は、例えば図２３に示すように変化する。図２３は、研磨テーブルの駆動電圧の変化を概念的に示すグラフである。研磨テーブルの駆動電流も、研磨テーブルの駆動電圧と同様に変化する。被研磨膜２０の表面がほぼ平坦化されると、図２３に示すように、研磨テーブル１０２ａの駆動電圧及び駆動電流は殆ど変化しなくなる。このため、単位時間当たりの駆動電圧又は駆動電流の変化を観測することにより、終点検出を行うことができる。具体的には、駆動電圧又は駆動電流の変化が一定値より小さくなった時点を、研磨の終点とすることができる。
なお、ここでは、メイン研磨の終点検出を研磨テーブル１０２ａの駆動電圧又は駆動電流に基づいて行う場合を例に説明したが、メイン研磨の終点を検出する方法はこれに限定されるものではなく、他の方法を用いてメイン研磨の終点を検出してもよい。例えば、研磨テーブル１０２ａのトルクを観測することにより、終点検出を行ってもよい。また、研磨ヘッド１１２ａの駆動電圧、駆動電流、トルク等を観測することによっても、終点検出を行うことが可能である。
こうして、被研磨膜２０の表面が平坦化されたことが、上記のような終点検出方法により検出される。
こうして、被研磨膜２０の表面が平坦化され、メイン研磨が終了する（図２１（ｃ）参照）。
なお、研磨パッド１０４の目立てを、メイン研磨を行う前に行ってもよいし、メイン研磨中に行ってもよい。
研磨パッド１０４の目立てを行う際の条件は、例えば以下の通りとする。
ダイヤモンドディスク１１６が研磨パッド１０４ａに加える荷重は、例えば１３００〜４６００ｇ重とする。ダイヤモンドディスク１１６の回転数は、例えば７０〜１２０回転／分とする。
次に、仕上げ研磨を行う。仕上げ研磨は、以下のようにして行う。即ち、ノズル１２４ａを介して、研磨パッド１０４上に研磨剤を供給するとともに、ノズル１２４ｂを介して、純水を研磨パッド１０４上に供給する。研磨剤は、研磨パッド１０４の中心の位置Ｐ１に供給する。純水は、研磨パッド１０４の中心から１２．５ｃｍ離れた位置Ｐ２に供給する。そして、研磨ヘッド１１２ａを回転させながら、被研磨膜２０を研磨パッド１０４の表面に押し付ける。この際、研磨テーブル１０２ｂについても回転させる。
なお、研磨剤を供給する位置、純水を供給する位置は、上記に限定されるものではなく、適宜設定すればよい。
仕上げ研磨を行う際の条件は、例えば以下のように設定する。
研磨圧力は、例えば１００〜５００ｇ重／ｃｍ２の範囲とする。ここでは、研磨圧力を例えば２１０ｇ重／ｃｍ２とする。
研磨ヘッド１１２ａの回転数は、例えば７０〜１５０回転の範囲とする。ここでは、研磨ヘッドの回転数を、例えば１２２回転／分とする。
研磨テーブル１０２ａの回転数は、例えば７０〜１５０回転／分の範囲とする。ここでは、研磨テーブル１０２ａの回転数を、例えば１２０回転／分とする。
研磨パッド上１０４に供給する研磨剤の供給量は、例えば０．０５〜０．３リットル／分の範囲とする。ここでは、研磨剤の供給量を、例えば０．０５リットル／分とする。
研磨パッド１０４上に供給する純水の供給量は、例えば０．０５〜０．３リットル／分の範囲とする。ここでは、純水の供給量を、例えば０．１５リットル／分とする。
仕上げ研磨の時間は、例えば６０秒程度とする。
なお、仕上げ研磨を行う際の条件は、上記に限定されるものではなく、適宜設定すればよい。
こうして、シリコン窒化膜１４上のシリコン酸化膜２０が除去され、仕上げ研磨が終了する（図２２（ａ）参照）。
この後、図２２（ｂ）に示すように、シリコン窒化膜１４及びシリコン酸化膜１２をエッチング除去する。トレンチ１８内に埋め込まれたシリコン酸化膜２０より成る素子分離領域２１により、素子領域２２が画定される。
この後、素子領域２２内に、トランジスタ等（図示せず）を形成する。
こうして、本実施形態による半導体装置が製造される。
このように、本実施形態によれば、仕上げ研磨の際に、純水のみならず研磨剤をも研磨パッド上に供給し、研磨剤を供給する位置と純水を供給する位置とを適宜設定し、研磨剤の供給量と純水の供給量との比を適宜設定するため、仕上げ研磨を行った後における被研磨膜の膜厚の面内分布を均一化することが可能となる。
（変形例）
次に、本実施形態による半導体装置の製造方法の変形例を図２４及び図２５を用いて説明する。図２４及び図２５は、本変形例による半導体装置の製造方法を示す工程断面図である。
まず、図２４（ａ）に示すように、トランジスタ（図示せず）等が形成された半導体基板１０上に、層間絶縁膜２８を形成する。
次に、全面に、積層膜３０を形成する。積層膜３０は、配線の材料となるものである。積層膜３０は、例えば、膜厚５ｎｍのＴｉ膜、膜厚５０ｎｍのＴｉＮ膜、膜厚３００ｎｍのＡｌ膜、膜厚５ｎｍのＴｉ膜、及び膜厚８０ｎｍのＴｉＮ膜を順次積層することにより形成することができる。
次に、図２４（ｂ）に示すように、フォトリソグラフィ技術を用いて、積層膜３０をパターニングする。これにより、積層膜３０より成る複数の配線３２が形成される。
次に、図２４（ｃ）に示すように、全面に、例えば高密度プラズマＣＶＤ法により、シリコン酸化膜２０を形成する。シリコン酸化膜２０の膜厚は例えば７００ｎｍ程度とする。シリコン酸化膜２０は、被研磨膜となるものである。
次に、シリコン酸化膜より成る被研磨膜２０に対してメイン研磨及び仕上げ研磨を行う。被研磨膜２０に対してメイン研磨及び仕上げ研磨を行う方法は、図２１（ｃ）及び図２２（ａ）を用いて上述した半導体装置の製造方法と同様とすればよい。
こうして、図２５に示すように、被研磨膜２０の表面が平坦化された半導体装置が形成される。
このように、被研磨膜２０が、配線３２上に形成された被研磨膜２０であってもよい。
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法を図２１、図２２、及び図２６乃至図３２を用いて説明する。図１乃至図２５に示す第１実施形態による半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置の製造方法は、研磨テーブル等の駆動電流等に基づいて仕上げ研磨の終点を検出すること、また、メイン研磨を行う際に、比較的高い研磨圧力で被研磨膜を研磨し、この後、比較的低い研磨圧力で被研磨膜を研磨することにも主な特徴がある。
まず、第１実施形態による半導体装置の製造方法と同様に、半導体基板１０を用意する（図２１（ａ）参照）。
次に、第１実施形態による半導体装置の製造方法と同様に、半導体基板１０上の全面に、例えば熱酸化法により、シリコン酸化膜１２を形成する。シリコン酸化膜１２の厚さは、例えば１０ｎｍ程度とする。
次に、第１実施形態による半導体装置の製造方法と同様に、全面に、例えばＣＶＤ法により、シリコン窒化膜１４を形成する。シリコン窒化膜１４の膜厚は、例えば１００ｎｍ程度とする。シリコン窒化膜１４は、被研磨膜であるシリコン酸化膜１２を研磨する際に、ストッパ膜として機能するものである。
次に、第１実施形態による半導体装置の製造方法と同様に、フォトリソグラフィ技術を用い、シリコン窒化膜１４及びシリコン酸化膜１２に半導体基板１０に達する開口部１６を形成する。
次に、第１実施形態による半導体装置の製造方法と同様に、開口部１６が形成されたシリコン窒化膜１４をマスクとして、半導体基板１０を異方性エッチングする。これにより、半導体基板１０にトレンチ１８、即ち、溝が形成される。トレンチ１８の深さは、シリコン窒化膜１４の表面から例えば３８０ｎｍ程度の深さとする。
次に、第１実施形態による半導体装置の製造方法と同様に、全面に、例えば高密度プラズマＣＶＤ法により、シリコン酸化膜２０を形成する（図２１（ｂ）参照）。シリコン酸化膜２０の膜厚は、例えば４２５ｎｍとする。こうして、トレンチ１８内にシリコン酸化膜２０が埋め込まれる。こうして、表面に凹凸が存在するシリコン酸化膜２０が形成される。
次に、第１実施形態による半導体装置の製造方法と同様に、半導体基板１０を、研磨ヘッド１１２ａにより支持する。この際、被研磨膜であるシリコン酸化膜２０が下面側に位置するようにする。
次に、第１実施形態による半導体装置の製造方法と同様に、カルーセル１１０を反時計回りに９０度程度回転させる。これにより、半導体基板１０を支持する研磨ヘッド１１２ａが、上面に研磨パッド１０４が設けられた研磨テーブル１０２ａ上に位置することとなる。
次に、ＣＭＰ法により、半導体基板１０に形成された被研磨膜２０に対してメイン研磨を行う。メイン研磨は、以下のようにして行う。即ち、研磨ヘッド１１２ａにより半導体基板１０を回転させながら、研磨ヘッド１１２ａを降下させ、被研磨膜２０の表面を研磨パッド１０４の表面に押し付ける。この際、研磨テーブル１０２ａを回転させるとともに、ノズル１２４ａを介して研磨パッド１０４上に研磨剤を供給する。
メイン研磨の際における研磨条件は、以下の通りとする。
研磨ヘッド１１２ａの回転数は、例えば７０〜１５０回転／分とする。ここでは、例えば１４２回転／分とする。
研磨テーブル１１２ａの回転数は、例えば７０〜１５０回転／分とする。ここでは、例えば１４０回転／分とする。
研磨剤１２６の供給量は、例えば０．１〜０．３リットル／分の範囲とする。ここでは、例えば０．１５リットル／分とする。
研磨剤としては、第１実施形態と同様に、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を用いる。
メイン研磨は、第１段階の研磨と第２段階の研磨とにより構成される。第１段階の研磨では、比較的高い研磨圧力で被研磨膜２０の表面を研磨し、第２段階の研磨では、比較的低い研磨圧力で被研磨膜２０の表面を研磨する。第１段階の研磨において比較的高い研磨圧力で被研磨膜２０の表面を研磨するのは、被研磨膜２０の表面を高速で研磨することにより、スループットを向上するためである。一方、第２段階の研磨において比較的低い研磨圧力で被研磨膜２０の表面を研磨するのは、比較的低い研磨圧力で被研磨膜２０の表面を研磨すると、被研磨膜２０の表面を十分に平坦化し得るためである。
なお、研磨圧力以外の研磨条件は、第１段階の研磨と第２段階の研磨とで異なるように設定してもよいし、同様に設定してもよい。
第１段階の研磨における研磨圧力は、例えば３００〜７００ｇ重／ｃｍ２とする。ここでは、第１段階における研磨圧力を、例えば４２０ｇ重／ｃｍ２とする。
図２６は、研磨テーブルの駆動電流の変化を示すグラフである。横軸は時間を示している。縦軸は、研磨テーブルの駆動電流を示している。
図２６に示すように、研磨テーブル１０２の駆動電流は徐々に増加していき、この後、減少し始める。研磨テーブル１０２の駆動電流が減少し始めた時点Ａを、第１段階の研磨の終点とする。
第２段階の研磨における研磨圧力は、例えば６０〜３００ｇ重／ｃｍ２とする。但し、第２段階の研磨における研磨圧力は、第１段階の研磨における研磨圧力より低く設定する。ここでは、第２段階の研磨圧力を、例えば２８０ｇ重／ｃｍ２とする。
第２段階の研磨では、第１段階の研磨より低い研磨圧力で研磨するため、研磨テーブルの駆動電流は急激に減少する。この後、研磨テーブルの駆動電流は増加に転じ、やがて研磨テーブルの駆動電流の増加が終了する。研磨テーブルの駆動電流の増加が終了した時点Ｂを、第２段階の研磨の終点とする。
こうして、被研磨膜２０の表面が平坦化されたことが、上記のような終点検出方法により検出される。
こうして、被研磨膜であるシリコン酸化膜２０の表面が平坦化され、メイン研磨が終了する（図２１（ｃ）参照）。
なお、メイン研磨を行う際の条件は、上記に限定されるものではなく、適宜設定すればよい。
また、第１実施形態による半導体装置の製造方法と同様に、研磨パッド１０４の目立てを、メイン研磨を行う前に行ってもよいし、メイン研磨中に行ってもよい。
研磨パッド１０４の目立てを行う際の条件は、例えば以下の通りとする。
ダイヤモンドディスク１１６が研磨パッド１０４ａに加える荷重は、例えば１３００〜４６００ｇ重とする。ダイヤモンドディスク１１６の回転数は、例えば７０〜１２０回転／分とする。
次に、仕上げ研磨を行う。仕上げ研磨は、以下のようにして行う。即ち、ノズル１２４ａを介して、研磨パッド１０４上に研磨剤を供給するとともに、ノズル１２４ｂを介して、純水を研磨パッド１０４上に供給する。そして、研磨ヘッド１１２ａを回転させながら、被研磨膜２０を研磨パッド１０４表面に押し付ける。この際、研磨テーブル１０２ｂについても回転させる。なお、研磨剤と純水とを供給する位置は、適宜設定すればよい。
仕上げ研磨を行う際の条件は、例えば以下のように設定する。
研磨圧力は、例えば６０〜３００ｇ重／ｃｍ２の範囲とする。但し、仕上げ研磨では、第２段階の研磨における研磨圧力より低い研磨圧力で被研磨膜２０を研磨する。ここでは、研磨圧力を、例えば１７５ｇ重／ｃｍ２とする。
研磨パッド１０４上に供給する研磨剤の供給量は、例えば０．０５〜０．３リットル／分の範囲とする。ここでは、例えば０．０５リットル／分とする。
研磨パッド１０４上に供給する純水の供給量は、例えば０．０５〜０．３リットル／分の範囲とする。ここでは、例えば０．１５リットル／分とする。
研磨ヘッドの回転数、研磨テーブルの回転数については、第１段階の研磨や第２段階の研磨と異なるように設定してもよいし、同様に設定してもよい。
なお、仕上げ研磨を行う際の条件は、上記に限定されるものではなく、適宜設定すればよい。
仕上げ研磨では、第２段階の研磨より低い研磨圧力で被研磨膜を研磨するため、研磨テーブルの駆動電流は急激に減少する。この後、研磨テーブルの駆動電流は増加に転じ、やがて研磨テーブルの駆動電流の増加が終了する。そして、研磨テーブルの駆動電流は、減少し始める。仕上げ研磨では、研磨テーブルの駆動電流が、減少から増加に転じて更に減少し始めた時点Ｃを、研磨の終点とする。研磨テーブルの駆動電流が減少から増加に転じて更に減少し始めた時点Ｃは、ストッパ膜であるシリコン窒化膜１４の表面が露出した時点とほぼ一致するため、素子領域２２上に被研磨膜２０が残存するのを防止しつつ、埋め込み絶縁膜２０の表面に深いディッシングが生じるのを防止することができる。
こうして、シリコン窒化膜１４上のシリコン酸化膜２０が除去され、仕上げ研磨が終了する（図２２（ａ）参照）。
なお、ここでは、研磨の終点を研磨テーブル１０２ａの駆動電流に基づいて検出する場合を例に説明したが、研磨の終点を検出する方法はこれに限定されるものではなく、他の方法を用いて研磨の終点を検出してもよい。例えば、研磨テーブル１０２の駆動電圧に基づいて研磨の終点を検出してもよい。また、研磨ヘッド１１２ａの駆動電圧、駆動電流に基づいて、終点を検出してもよい。研磨テーブルの駆動電圧、研磨ヘッドの駆動電圧、及び研磨ヘッドの駆動電流は、図２３に示す研磨テーブルの駆動電流と同様に変化するため、上記と同様にして、研磨の終点を検出することが可能である。
また、研磨テーブル１０２ａや研磨ヘッド１１２ａのトルクに基づいて終点を検出してもよい。
この後、図２２（ｂ）に示すように、シリコン窒化膜１４及びシリコン酸化膜１２をエッチング除去する。トレンチ１８内に埋め込まれたシリコン酸化膜２０より成る素子分離領域２１により、素子領域２２が画定される。
この後、素子領域２２内に、トランジスタ等（図示せず）を形成する。
こうして、本実施形態による半導体装置が製造される。
図２７は、被研磨膜の表面に存在する段差の変化を示すグラフである。図２７では、被研磨膜に対して第１段階の研磨を行う前、被研磨膜に対して第１段階の研磨を行った後、及び被研磨膜に対して第２段階の研磨を行った後において、被研磨膜２０の表面に存在している段差の高さが示されている。
面積が比較的大きい凸部における段差は、ハッチングを付すことなく示されている。ここでは、面積が比較的大きい凸部における段差として、１００μｍ×１００μｍの凸部における段差を測定した。
面積が比較的小さい凸部における段差は、ハッチングを付すことにより示されている。ここでは、面積が比較的小さい凸部における段差として、１μｍ×１μｍの凸部による段差を測定した。
図２７から分かるように、第１段階の研磨を行った後では、第１段階の研磨を行う前と比較して、面積が比較的小さい凸部における段差が、著しく緩和されている。具体的には、第１段階の研磨を行った後では、第１段階の研磨を行う前と比較して、段差が１２％程度にまで緩和されている。一方、面積が比較的大きい凸部における段差は、ほとんど緩和されていない。
このことから、第１段階の研磨では、主として、面積が比較的小さい凸部における段差が著しく緩和されることが分かる。
また、第２段階の研磨を行った後では、第１段階の研磨を行った後と比較して、面積が比較的大きい凸部における段差が、著しく緩和されている。具体的には、第２段階の研磨を行った後では、第１段階の研磨を行った後と比較して、段差が２０％程度にまで緩和されている。
このことから、第２段階の研磨では、主として、面積が比較的大きい凸部における段差が著しく緩和されることが分かる。
図２８は、メイン研磨の際の研磨圧力と研磨時間との関係を示すグラフである。
実施例２２は、本実施形態による半導体装置の製造方法の場合、即ち、第１段階の研磨では比較的高い研磨圧力で被研磨膜を研磨し、第２段階の研磨では比較的低い研磨圧力で被研磨膜を研磨した場合を示している。第１段階の研磨における研磨圧力は、４２０ｇ重／ｃｍ２とした。第２段階における研磨圧力は、２８０ｇ重／ｃｍ２とした。
比較例６は、メイン研磨の研磨圧力を２段階で設定することなく、比較的高い研磨圧力でメイン研磨を行った場合を示している。研磨圧力は、４２０ｇ重／ｃｍ２とした。
比較例７は、提案されている半導体装置の製造方法の場合、即ち、メイン研磨の研磨圧力を２段階に設定することなく、比較的低い研磨圧力でメイン研磨を行った場合を示している。研磨圧力は、２８０ｇ重／ｃｍ２とした。
図２８から分かるように、比較例６では、メイン研磨の時間は８７秒程度であった。
また、比較例７では、メイン研磨の時間は１３８秒程度であった。
これに対し、実施例２２では、メイン研磨の時間は１１０秒程度であった。実施例２２では、比較例７と比較して、研磨時間が２８秒程度短縮されている。
このことから、本実施形態によれば、提案されている半導体装置の製造方法と比較して、メイン研磨の時間を短縮し得ることがわかる。
図２９は、メイン研磨を行った際に被研磨膜の表面に残存する段差を示すグラフである。
実施例２３は、本実施形態による半導体装置の製造方法の場合、即ち、メイン研磨の第１段階では比較的高い研磨圧力で被研磨膜を研磨し、メイン研磨の第２段階では比較的低い研磨圧力で被研磨膜を研磨した場合を示している。第１段階の研磨における研磨圧力は、４２０ｇ重／ｃｍ２とした。第２段階における研磨圧力は、２８０ｇ重／ｃｍ２とした。
比較例８は、メイン研磨の研磨圧力を２段階に設定することなく、比較的高い研磨圧力でメイン研磨を行った場合を示している。研磨圧力は、４２０ｇ重／ｃｍ２とした。
比較例９は、提案されている半導体装置の製造方法の場合、即ち、メイン研磨の研磨圧力を２段階に設定することなく、比較的低い研磨圧力でメイン研磨を行った場合を示している。研磨圧力は、２８０ｇ重／ｃｍ２とした。
図２９から分かるように、比較例８では、被研磨膜の表面に残存した段差は、１１５ｎｍ程度であった。
また、比較例９では、被研磨膜の表面に残存した段差は、６０ｎｍ程度であった。
これに対し、実施例２３では、被研磨膜の表面に残存した段差は、７５ｎｍ程度であった。
これらのことから、本実施形態によれば、提案されている半導体装置の製造方法と同様に、メイン研磨の際に被研磨膜２０の表面の段差を十分に緩和し得ることが分かる。
図３０は、メイン研磨を行った際にチップ領域内に残存する段差を示すグラフである。
実施例２４は、本実施形態による半導体装置の製造方法の場合、即ち、メイン研磨の第１段階では比較的高い研磨圧力で被研磨膜を研磨し、メイン研磨の第２段階では比較的低い研磨圧力で被研磨膜を研磨し、仕上げ研磨では第２段階の研磨より更に低い研磨圧力で被研磨膜を研磨した場合を示している。メイン研磨の第１段階における研磨圧力は、４２０ｇ重／ｃｍ２とした。メイン研磨の第２段階における研磨圧力は、２８０ｇ重／ｃｍ２とした。仕上げ研磨における研磨圧力は、１７５ｇ重／ｃｍ２とした。仕上げ研磨を行う際には、研磨砥粒と純水の両方を研磨パッド上に供給した。研磨砥粒の供給量は、０．０５リットル／分とした。純水の供給量は、０．１５リットル／分とした。仕上げ研磨では、研磨テーブルの駆動電流が、下降から上昇に転じて更に下降し始めた時点Ｃを、研磨の終点とした。
比較例１０は、メイン研磨の研磨圧力を２段階に設定することなく、比較的高い研磨圧力でメイン研磨を行った場合を示している。研磨圧力は、４２０ｇ重／ｃｍ２とした。
比較例１１は、提案されている半導体装置の製造方法の場合、メイン研磨の研磨圧力を２段階に設定することなく、比較的低い研磨圧力でメイン研磨を行った場合を示している。研磨圧力は、２８０ｇ重／ｃｍ２とした。
図３０から分かるように、比較例１０では、チップ内における段差は６５ｎｍ程度であった。
比較例１１では、チップ内における段差は３７ｎｍ程度であった。
これに対し、実施例２４では、チップ内における段差は３７ｎｍ程度であった。
これらのことから、本実施形態によれば、提案されている半導体装置の製造方法と同様に、チップ内段差をも十分に緩和し得ることが分かる。
図３１は、素子領域上に残存する被研磨膜の膜厚の変化を示すグラフである。図３１では、被研磨膜に対して第１段階の研磨を行う前、被研磨膜に対して第１段階の研磨を行った後、被研磨膜に対して第２段階の研磨を行った後、及び、被研磨膜に対して仕上げ研磨を行った後において、素子領域２２上に残存している被研磨膜２０の膜厚がそれぞれ示されている。
図３１から分かるように、素子領域２２上に残存する被研磨膜２０の膜厚は、徐々に減少していく。そして、仕上げ研磨が終了した後では、素子領域２２上には被研磨膜２０は全く残存していない。このことから、研磨テーブル１０２等の駆動電流等の変化に基づいて仕上げ研磨の終点を検出することにより、素子領域２２上の被研磨膜２０を確実に除去し得ることが分かる。
図３２は、ディッシング量のウェハ間でのばらつきを統計的に処理した結果を示すグラフである。実施例２５は、本実施形態による半導体装置の製造方法の場合、即ち、研磨テーブルの駆動電流の変化に基づいて仕上げ研磨の終点を検出した場合を示している。比較例１２は、仕上げ研磨を予め定められた所定時間行った場合を示している。なお、比較例１２では、仕上げ研磨の時間を３０秒間とした。実施例２５と比較例１２のいずれにおいても、２５枚のウェハに対して研磨を行った。
ディッシング量のウェハ間でのばらつきは、以下のようにして求めた。即ち、まず、各ウェハ内の３つのチップについて、４０μｍ×４０μｍのトレンチ内に埋め込まれた埋め込み絶縁膜の膜厚と、１３０μｍ×２１０μｍのトレンチ内に埋め込まれた埋め込み絶縁膜の膜厚とをそれぞれ測定した。埋め込み絶縁膜の膜厚を測定する際には、光学式の膜厚測定装置を用いた。そして、４０μｍ×４０μｍのトレンチ内に埋め込まれた埋め込み絶縁膜の膜厚と１３０μｍ×２１０μｍのトレンチ内に埋め込まれた埋め込み絶縁膜の膜厚との差分に基づいて、ディッシング量を算出した。２５枚のウェハについてディッシング量を３箇所ずつ求めたため、実施例２５と比較例１２のそれぞれにおいて、７５箇所ずつのディシング量が求められた。そして、ディッシング量に関する７５個のデータに基づいてそれぞれ標準偏差を求めた。求められた標準偏差の平均膜厚に対する割合を、ウェハ間でのばらつきとした。
図３２から分かるように、比較例１２では、ディッシング量のばらつきが、３２％程度と大きい。このことから、仕上げ研磨を所定時間行った場合には、ディッシングの深さのウェハ間でのばらつきが大きいことが分かる。
これに対し、実施例２５では、ディッシング量のばらつきが、１３％程度と小さい。このことから、本実施形態の場合、即ち、研磨テーブルの駆動電流等の変化に基づいて仕上げ研磨の終点を検出した場合には、提案されている半導体装置の製造方法と比較して、ウェハ間でのディッシング量のばらつきを比較例の半分程度に抑制し得ることが分かる。
これらのことから、本実施形態によれば、ディッシング量のウェハ間のばらつきを抑制しうることが分かる。
本実施形態による半導体装置の製造方法は、上述したように、研磨テーブル等の駆動電流等の変化に基づいて、仕上げ研磨の終点を検出することに主な特徴の一つがある。
提案されている半導体装置の製造方法では、仕上げ研磨の際には、予め定められた所定時間、被研磨膜２０を研磨していた。このため、被研磨膜２０を成膜する際における膜厚のばらつき等により、素子領域２２上に被研磨膜２０が残ってしまったり、被研磨膜より成る埋め込み絶縁膜２０に深いディッシングが生じてしまったりすることがあった。
これに対し、本実施形態によれば、ストッパ膜１４の露出に対応した研磨テーブル１０２等の駆動電流等の変化に基づいて仕上げ研磨の終点を検出するため、仕上げ研磨の終点を正確に検出することができる。このため、本実施形態によれば、素子領域２２上に被研磨膜２０が残ってしまったり、被研磨膜より成る埋め込み絶縁膜２０の表面に深いディッシングが生じてしまったりするのを防止することができる。
また、本実施形態による半導体装置の製造方法は、メイン研磨の第１段階では比較的高い研磨圧力で被研磨膜２０を研磨し、メイン研磨の第２段階では比較的低い研磨圧力で被研磨膜２０を研磨することにも主な特徴がある。
提案されている半導体装置の製造方法では、メイン研磨の際に比較的低い研磨圧力で被研磨膜２０を研磨していたため、メイン研磨に要する研磨時間は必ずしも十分に短くはなかった。
これに対し、本実施形態による半導体装置の製造方法では、メイン研磨の第１段階では比較的高い研磨圧力で被研磨膜２０を研磨し、メイン研磨の第２段階では比較的低い研磨圧力で被研磨膜２０を研磨する。第１段階の研磨では、比較的高い研磨圧力で被研磨膜２０を研磨するため、比較的速い研磨速度で被研磨膜２０を研磨することができる。一方、第２段階の研磨では、比較的低い研磨圧力で被研磨膜２０を研磨するため、被研磨膜２０の表面を十分に平坦化することができる。従って、本実施形態によれば、被研磨膜の平坦性を損なうことなく、メイン研磨の時間を短縮することもできる。
［第３実施形態］
本発明の第３実施形態による半導体装置の製造方法を図３３乃至図３７を用いて説明する。図３３乃至図３５は、本実施形態による半導体装置の製造方法を示す工程断面図である。図３３乃至図３５において、紙面左側はチップ領域内を示しており、紙面右側はスクライブライン領域を示している。図３６は、本実施形態による半導体装置の製造方法を示す平面図である。図１乃至図３２に示す第１又は第２実施形態による半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置の製造方法は、大きさが互いに異なる複数の検査用パターンを予め形成しておき、これらの検査用パターンにおける埋め込み酸化膜の膜厚の差に基づいて、仕上げ研磨が正常に行われたか否かを検査することに主な特徴がある。
まず、半導体基板１０を用意する（図３３（ａ）参照）。
次に、半導体基板１０上の全面に、例えば熱酸化法により、シリコン酸化膜１２を形成する。シリコン酸化膜１２の厚さは、例えば１０ｎｍ程度とする。
次に、全面に、例えばＣＶＤ法により、シリコン窒化膜１４を形成する。シリコン窒化膜１４の膜厚は、例えば１００ｎｍ程度とする。シリコン窒化膜１４は、被研磨膜であるシリコン酸化膜２０を研磨する際に、ストッパ膜として機能するものである。
次に、フォトリソグラフィ技術を用い、シリコン窒化膜１４及びシリコン酸化膜１２に半導体基板１０に達する開口部１６を形成する。この際、スクライブラインには、４０μｍ×４０μｍの開口部１６ａと、７０μｍ×１５０μｍの開口部１６ｂとを形成する。開口部１６ａと開口部１６ｂとの間の距離は、例えば５０μｍ以上とする。
次に、開口部１６、１６ａ、１６ｂが形成されたシリコン窒化膜１４をマスクとして、半導体基板１０を異方性エッチングする。これにより、半導体基板１０にトレンチ１８、即ち、溝が形成される。トレンチ１８の深さは、シリコン窒化膜１４の表面から例えば３８０ｎｍ程度とする。スクライブラインには、開口部１６ａに対応して第１の検査用トレンチ１８ａが形成され、開口部１６ｂに対応して第２の検査用トレンチ１８ｂが形成される。
次に、全面に、例えば高密度プラズマＣＶＤ法により、シリコン酸化膜２０を形成する。シリコン酸化膜２０の膜厚は、例えば４２５ｎｍとする。こうして、トレンチ１８内にシリコン酸化膜２０が埋め込まれる。こうして、表面に凹凸が存在するシリコン酸化膜２０が形成される（図３３（ｂ）参照）。
次に、半導体基板１０を、研磨ヘッド１１２ａにより支持する。この際、シリコン酸化膜より成る被研磨膜２０が下面側に位置するようにする。
次に、第１及び第２実施形態による半導体装置の製造方法と同様に、カルーセル１１０を反時計回りに９０度程度回転させる。これにより、半導体基板１０を支持する研磨ヘッド１１２ａが、上面に研磨パッド１０４が設けられた研磨テーブル１０２ａ上に位置することとなる。
次に、ＣＭＰ法により、半導体基板１０に形成された被研磨膜２０に対してメイン研磨を行う。メイン研磨は、以下のようにして行う。即ち、研磨ヘッド１１２ａにより半導体基板１０を回転させながら、研磨ヘッド１１２ａを降下させ、被研磨膜２０の表面を研磨パッド１０４の表面に押し付ける。この際、研磨テーブル１０２ａを回転させるとともに、ノズル１２４ａを介して研磨パッド１０４上に研磨剤を供給する。
メイン研磨の際における研磨条件は、以下の通りとする。
研磨圧力は、例えば１００〜５００ｇ重／ｃｍ２とする。ここでは、研磨圧力を２００ｇ重／ｃｍ２とする。
研磨ヘッド１１２ａの回転数は、例えば７０〜１５０回転／分とする。ここでは、研磨ヘッド１１２ａの回転数を、例えば１２０回転／分とする。
研磨テーブル１０２ａの回転数は、例えば７０〜１５０回転／分とする。ここでは、研磨テーブル１０２ａの回転数を例えば１２０回転／分とする。
研磨剤１２６の供給量は、例えば０．１〜０．３リットル／分の範囲とする。ここでは、研磨剤の供給量を例えば０．２リットル／分とする。
研磨剤としては、第１及び第２実施形態と同様に、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を用いる。
メイン研磨における終点は、第１実施形態と同様に、研磨テーブル１０２ａ等の駆動電流等の変化に基づいて検出する。
こうして、被研磨膜２０に対するメイン研磨が終了する（図３４（ａ）参照）。
なお、メイン研磨を行う際の条件は、上記に限定されるものではなく、適宜設定すればよい。
また、研磨パッド１０４の目立てを、メイン研磨を行う前に行ってもよいし、メイン研磨中に行ってもよい。目立てを行う際の条件は、例えば第１又は第２実施形態による半導体装置の製造方法と同様とすればよい。
次に、第１実施形態による半導体装置の製造方法と同様にして、仕上げ研磨を行う。仕上げ研磨は、以下のようにして行う。即ち、研磨剤を供給するのを止め、ノズル１２４ｂを介して、純水を研磨パッド１０４上に供給する。そして、研磨ヘッド１１２ａを回転させながら、被研磨膜２０を研磨パッド１０４表面に押し付ける。この際、研磨テーブル１０２ｂについても回転させる。なお、純水を供給する位置は、適宜設定すればよい。また、研磨剤を供給するのを止めず、研磨剤と純水の両方を研磨パッド１０４上に供給しながら、被研磨膜２０の表面を研磨してもよい。
仕上げ研磨を行う際の条件は、例えば以下のように設定する。
研磨ヘッド１１２ａを研磨パッド１０４に押し付ける圧力、即ち、研磨圧力は、例えば５０〜５００ｇ重／ｃｍ２の範囲とする。ここでは、研磨圧力を、例えば１４０ｇ重／ｃｍ２とする。
研磨ヘッド１１２ａの回転数は、４０〜１５０回転／分の範囲とする。ここでは、研磨ヘッド１１２ａの回転数を１２０回転／分とする。
研磨テーブル１０２ａの回転数は、４０〜１５０回転／分の範囲とする。ここでは、研磨テーブル１０２ａの回転数を１２０回転／分とする。
研磨パッド１０４上に供給する純水の供給量は、例えば０．１〜１０リットル／分の範囲とする。ここでは、例えば０．２リットル／分とする。
仕上げ研磨の時間は、例えば４０秒とする。
なお、仕上げ研磨を行う際の条件は、上記に限定されるものではなく、適宜設定すればよい。
こうして、シリコン窒化膜１４上のシリコン酸化膜２０が除去され、仕上げ研磨が終了する（図３４（ｂ）参照）。
図３４（ｂ）及び図３６に示すように、チップ領域３４とチップ領域３４との間のスクライブライン３６に形成された第１の検査用トレンチ１８ａには、埋め込み絶縁膜２０より成る４０μｍ×４０μｍの第１の検査用パターン３８ａが埋め込まれる。また、スクライブライン３６に形成された第２の検査用トレンチ１８ｂには、埋め込み絶縁膜２０より成る７０μｍ×１５０μｍの第２の検査パターン３８ｂが埋め込まれる。
図３４（ｂ）に示すように、第１の検査用パターン３８ａは表面積が比較的小さいため、第１の検査用パターン３８ａを構成する埋め込み絶縁膜２０の表面には極めて浅いディッシングしか生じない。このため、第１の検査用パターン３８ａを構成する埋め込み絶縁膜２０の膜厚ｄ１は、比較的厚くなる。一方、第２の検査用パターン３８ｂは面積が比較的大きいため、第２の検査用パターン３８ｂを構成する埋め込み絶縁膜２０の表面には比較的深いディッシングが生ずる。このため、第２の検査用パターン３８ｂを構成する埋め込み絶縁膜２０の膜厚ｄ２は、比較的薄くなる。
次に、第１の検査用パターン３８ａを構成する埋め込み絶縁膜２０の膜厚ｄ１と第２の検査用パターンを構成する埋め込み絶縁膜２０の膜厚ｄ２とを測定する。そして、第１の検査用パターンを構成する埋め込み絶縁膜２０の膜厚ｄ１と、第２の検査用パターンを構成する埋め込み絶縁膜２０の膜厚ｄ２との差Δｄに基づいて、被研磨膜２０に対する研磨が正常に行われたか否かを検査する。被研磨膜２０に対する研磨が正常に行われたか否かの検査は、予め定められた所定の検査規格を満たすか否かにより行う。
図３７は、第２の検査用パターンの面積に対する、第１の検査用パターンの膜厚と第２の検査用パターンとの膜厚の差との関係を示すグラフである。横軸は第２の検査用パターン３８ｂの表面積を示している。縦軸は、第１の検査用パターン３８ａを構成する埋め込み絶縁膜２０の膜厚ｄ１と第２の検査用パターン３８ｂを構成する埋め込み絶縁膜２０の膜厚ｄ２との差Δｄを示している。上述したように、第１の検査用パターン３８ａとしては、４０μｍ×４０μｍのパターンを用いた。第１の検査用パターン３８ａとしてこのような比較的面積の小さいパターンを用いるのは、比較的面積の小さいパターンはディッシング量が極めて少ないため、第１の検査用パターン３８ａを構成する埋め込み絶縁膜２０の膜厚ｄ１を基準の膜厚とすることができるためである。このような理由により第１の検査用パターンの面積は、３６００μｍ２以下であることが好ましい。但し、第１の検査用パターン３８ａがあまりに小さすぎると、第１の検査用パターン３８ａが形成されている箇所を検出することが困難となるため、第１の検査用パターン３８ａは１０００μｍ２以上であることが好ましい。従って、第１の検査用パターンの面積は、１０００〜３６００μｍ２程度であることが好ましい。
実線は、本実施形態による半導体装置の製造方法の場合、即ち、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を用い、所定時間の仕上げ研磨を行った場合を示している。
破線は、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を用い、所定時間より１０秒間長く仕上げ研磨を行った場合を示している。
被研磨膜２０の膜厚を測定する際には、ＫＬＡ−Ｔｅｎｃｏｒ株式会社製の薄膜測定装置（型番：ＡＳＥＴ−Ｆ５Ｘ）を用いた。
実線で示した特性と破線で示した特性とを比較して分かるように、提案されている研磨剤、即ち、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を用いて仕上げ研磨を行う場合には、仕上げ研磨の時間が所定の研磨時間よりオーバーすると、第１の検査用パターン３８ａを構成する埋め込み絶縁膜２０の膜厚ｄ１と第２の検査用パターン３８ｂを構成する埋め込み絶縁膜２０との膜厚ｄ２の差Δｄが大きくなる。
被研磨膜２０に対する研磨が正常に行われたか否かの検査を行う際には、第１の検査用パターン３８ａを構成する埋め込み絶縁膜２０の膜厚ｄ１と第２の検査用パターン３８ｂを構成する埋め込み絶縁膜２０との膜厚ｄ２の差Δｄと、予め求められた膜厚の差Δｄ′（図３７参照）とを比較し、膜厚の差Δｄと膜厚の差Δｄ′との差ΔＤが、所定の検査規格を満たすか否かにより判断する。
例えば、第２の検査用パターンの面積が１００００μｍ２程度の場合には、予め求められた膜厚の差Δｄ′は、７ｎｍ程度である。検査規格として、ΔＤが２ｎｍ以内の場合を正常と判断する旨定められている場合には、第１の検査用パターン３８ａにおける埋め込み絶縁膜２０の膜厚ｄ１と第２の検査用パターン３８ｂにおける埋め込み絶縁膜２０の膜厚ｄ２との差Δｄが５〜９ｎｍである場合には、被研磨膜２０に対する研磨が正常に行われたと判断される。
被研磨膜２０に対する研磨が正常に行われたと判断された場合には、次の工程に移行する。
一方、第１のパターンを構成する埋め込み絶縁膜２０の膜厚ｄ１と第２のパターンを構成する埋め込み絶縁膜２０の膜厚ｄ２との差Δｄが、所定の検査規格の範囲外である場合には、被研磨膜２０に対する研磨が正常に行われなかったと考えられるため、不良品として処理する。例えば、第１の検査用パターン３８ａにおける埋め込み絶縁膜２０の膜厚ｄ１と第２の検査用パターン３８ｂにおける埋め込み絶縁膜２０の膜厚ｄ２との差Δｄが１５ｎｍ程度であった場合には、研磨時間が１０秒間長すぎたと判断することができる（図３７参照）。
図３７から分かるように、第２の検査用パターンの面積が１００００μｍ２以上の場合には、第１の検査用パターンを構成する埋め込み絶縁膜の膜厚と第２の検査用パターンを構成する埋め込み絶縁膜の膜厚との差は、第２の検査用パターンの面積に比例する。このため、第２の検査用パターンの面積を１００００μｍ２以上とすることにより、被研磨膜に対する研磨が正常に行われたか否かの検査を正確に行うことが可能となる。従って、第２の検査用パターンの面積は、１００００μｍ２以上とすることが好ましい。
次に、第１実施形態による半導体装置の製造方法と同様にして、シリコン窒化膜及びシリコン酸化膜をエッチング除去する（図３５参照）。トレンチ１８内に埋め込まれたシリコン酸化膜２０より成る素子分離領域２１により、素子領域２２が画定される。
こうして、本実施形態による半導体装置の製造方法が製造される。
この後、素子領域２２内に、トランジスタ等（図示せず）を形成する。
なお、互いに面積の異なる検査用パターンを２種類形成したが、互いに面積の異なるパターンを更に多くの種類形成してもよい。
このように本実施形態によれば、面積が互いに異なる複数の検査用パターンを形成しておき、これらの検査用パターンを構成する埋め込み絶縁膜の膜厚の差に基づいて、被研磨膜に対する研磨が正常に行われたか否かを検査するため、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を用いて仕上げ研磨を行った場合であっても、被研磨膜に対する研磨が正常に行われたか否かを正確に検査することができる。従って、本実施形態によれば、半導体装置の信頼性の更なる向上を図ることができる。
（変形例（その１））
次に、本実施形態による半導体装置の製造方法の変形例（その１）を図３８を用いて説明する。図３８は、本変形例による半導体装置の製造方法を示す工程断面図である。
まず、図３８（ａ）に示すように、ゲート電極（図示せず）とソース／ドレイン領域２７を有するトランジスタが形成された半導体基板１０上に、シリコン酸化膜より成る層間絶縁膜２８を形成する。
次に、フォトリソグラフィ技術を用い、層間絶縁膜２８にソース／ドレイン領域２７に達するコンタクトホール４０を形成する。コンタクトホール４０は、導体プラグを埋め込むためのものである。この際、スクライブライン３６（図３６参照）に、第１の検査用トレンチ（図示せず）及び第２の検査用トレンチ（図示せず）を形成する。
次に、全面に、ポリシリコン膜２０ａを形成する。
次に、ポリシリコン膜より成る被研磨膜４２の表面を研磨する。被研磨膜４２に対する研磨の方法は、図３４（ａ）及び図３４（ｂ）を用いて上述した半導体装置の製造方法と同様とする。ポリシリコン膜２０ａとシリコン酸化膜２８とは研磨特性が異なるため、ポリシリコン膜より成る被研磨膜２０ａを研磨する際には、シリコン酸化膜より成る層間絶縁膜２８がストッパ膜として機能する。第１の検査用トレンチ及び第２の検査用トレンチには、第１の検査用パターン（図示せず）と第２の検査用パターン（図示せず）とが形成される。
こうして、図３８（ｂ）に示すように、コンタクトホール４０内にポリシリコンより成る導体プラグ４４が埋め込まれる。
こうして、本変形例による半導体装置が製造される。
このように、被研磨膜２０ａは、層間絶縁膜２８上に形成されたポリシリコン膜２０ａであってもよい。
（変形例（その２））
次に、本実施形態による半導体装置の製造方法の変形例（その２）を図３９を用いて説明する。図３９は、本変形例による半導体装置の製造方法を示す工程断面図である。
まず、図３９（ａ）に示すように、ゲート電極（図示せず）とソース／ドレイン領域２７とを有するトランジスタが形成された半導体基板１０上に、シリコン酸化膜より成る層間絶縁膜２８を形成する。
次に、フォトリソグラフィ技術を用い、層間絶縁膜３８にソース／ドレイン領域２７に達するコンタクトホール４０を形成する。コンタクトホール４０は、導体プラグを埋め込むためのものである。
次に、全面に、ＴｉＮ膜４１を形成する。ＴｉＮ膜４１は、バリア膜として機能するものである。なお、ここでは、ＴｉＮ膜４１を形成したが、Ｔｉ膜とＴｉＮ膜とを順次積層してもよい。
次に、タングステン膜４３を形成する。タングステン膜４３は、配線の材料となるものである。こうして、ＴｉＮ膜４１及びタングステン膜４３より成る積層膜２０ｂが形成される。
次に、図３４（ａ）及び図３４（ｂ）を用いて上述した半導体装置の製造方法と同様にして、積層膜より成る被研磨膜２０ｂの表面を研磨する。これにより、コンタクトホール４０内に積層膜より成る導体プラグ４２ａが埋め込まれる。
こうして、本変形例による半導体装置が製造される。
このように、被研磨膜２０ｂは、ＴｉＮ膜４１やタングステン膜４３等より成る積層膜であってもよい。
（変形例（その３））
次に、本実施形態による半導体装置の製造方法の変形例（その３）を図４０を用いて説明する。図４０は、本変形例による半導体装置の製造方法を示す工程断面図である。
まず、図４０（ａ）に示すように、トランジスタ（図示せず）等が形成された半導体基板１０上に、シリコン酸化膜より成る層間絶縁膜２８を形成する。
次に、フォトリソグラフィ技術を用い、層間絶縁膜２８にトレンチ４０ａを形成する。トレンチ４０ａは、配線を埋め込むためのものである。
次に、全面に、ＴｉＮ膜４１を形成する。ＴｉＮ膜４１は、上記と同様に、バリア膜として機能するものである。なお、ここでは、ＴｉＮ膜４１を形成したが、Ｔｉ膜とＴｉＮ膜とを順次積層してもよい。
次に、Ｃｕ膜４４を形成する。Ｃｕ膜４４は、配線の材料となるものである。こうして、ＴｉＮ膜４１及びＣｕ膜４４より成る積層膜２０ｃが形成される。
次に、図４０（ｂ）を用いて上述した半導体装置の製造方法と同様にして、積層膜より成る被研磨膜２０ｃの表面を研磨する。これにより、トレンチ４０ａ内に積層膜より配線４２ｂが埋め込まれる。
こうして、本変形例による半導体装置が製造される。
このように、被研磨膜２０ｃは、ＴｉＮ膜４１やＣｕ膜４４等から成る積層膜であってもよい。
［第４実施形態］
メイン研磨を行った後、単に仕上げ研磨を行った場合には、素子領域の上方に被研磨膜が残ってしまう場合があり得る。
図５４乃至図５６は、素子領域の上方に被研磨膜が残ってしまうメカニズムを示す工程断面図である。
図５４（ａ）に示すように、半導体基板２１０には、幅が比較的広いトレンチ２１８ｂと幅が比較的狭いトレンチ２１８ｃとが混在している。トレンチ２１８ｂ、２１８ｃが形成された半導体基板２１０上には、シリコン酸化膜より成る被研磨膜２２０が形成されている。トレンチ２１８ｂ、２１８ｃが形成された半導体基板２１０上に被研磨膜２２０が形成されているため、被研磨膜２２０の表面には凹凸２１９が形成されている。幅が比較的広いトレンチ２１８ｂの上方においては、被研磨膜２２０の表面に凹部２１９ａが存在している。一方、素子領域２２２の上方においては、被研磨膜２２０の表面に凸部２１９ｂが存在している。また、幅が比較的狭いトレンチ２１８ｃの上方においても、被研磨膜２２０の表面に凸部２１９ｂが存在している。
メイン研磨の際には、研磨砥粒（図示せず）と界面活性剤より成る添加剤２２４とを含む研磨剤が、研磨パッド１０４上に供給される。添加剤２２４は、被研磨膜２２０の表面に付着する。研磨が開始されると、凸部２１９ｂ上の添加剤２２４は大きな圧力が加わることにより除去され、凹部２１９ａ上に添加剤２２４が選択的に残留する（図５４（ｂ）参照）。
被研磨膜２２０の表面が平坦化されると、メイン研磨は終了となる。凹部２１９ａが存在していた領域２１７ａにおいては、メイン研磨が終了した時点においても、添加剤２２４が多く付着している。一方、凸部２１９ｂが存在していた領域２１７ｂにおいては、添加剤はあまり多く付着していない。即ち、幅が比較的広いトレンチ２１８ｂの上方においては、被研磨膜２２０の表面に添加剤２２４が多く付着している一方、素子領域２２２の上方や幅が比較的狭いトレンチ２１８ｃの上方においては、被研磨膜２２０の表面に添加剤２２４はあまり付着していない（図５５（ａ）参照）。
仕上げ研磨の際には、研磨剤と純水とが、研磨パッド１０４上に供給される。凹部２１９ａが存在していた領域２１７ａにおいては、被研磨膜２２０の表面に添加剤２２４が多く付着しているため、添加剤２２４が純水により十分に除去しきれないまま、仕上げ研磨が行われる。一方、凸部２１９ｂが存在していた領域２１７ｂにおいては、被研磨膜２２０の表面に添加剤２２４が少ししか付着していないため、添加剤２２４が純水により十分に除去された状態で、仕上げ研磨が行われる（図５５（ｂ）参照）。
凸部２１９ｂが存在していた領域２１７ｂにおいては、被研磨膜２２０の表面から添加剤２２４が十分に除去された状態で仕上げ研磨が行われるため、被研磨膜２２０に対する研磨が確実に行われる。一方、凹部２１９ａが存在していた領域２１７ａにおいては、被研磨膜２２０の表面から添加剤２２４が十分に除去しきれない状態で仕上げ研磨が行われるため、被研磨膜２２０に対する研磨が十分に行われない。このため、凹部２１９ａが存在していた領域２１７ａの近傍においては、素子領域２２２の上方に被研磨膜２２０が残ってしまうこととなる（図５６参照）。
本願発明者は鋭意検討した結果、メイン研磨を行った後、仕上げ研磨を行う前に、被研磨膜の表面に付着している添加剤を純水を用いて除去することに想到した。
仕上げ研磨を行う前に、被研磨膜の表面に付着している添加剤を除去すれば、被研磨膜の表面に添加剤が付着している状態で被研磨膜に対する仕上げ研磨を行うことを防止することが可能となる。このため、凹部が存在していた領域においても、被研磨膜に対する研磨を確実に行うことが可能となる。
本発明の第４実施形態による半導体装置の製造方法を図４１乃至図４５を用いて説明する。図４１は、本実施形態で用いられる研磨装置を示す側面図である。図４２乃至図４４は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１乃至図４０に示す第１乃至第３実施形態による半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
まず、本実施形態で用いられる研磨装置について図４１を用いて説明する。
本実施形態で用いられる研磨装置は、基本的な構成は、図１乃至図４を用いて上述した研磨装置と同様である。
本実施形態による研磨装置は、ノズル１２４ａ、１２４ｂの他に、純水を高圧で噴射するためのノズル１２４ｃが更に設けられている点が、図１乃至図４を用いて上述した研磨装置と異なっている。純水を高圧で噴射するのは、研磨パッド１０４上に純水を短時間で大量に供給し、被研磨膜２０の表面に付着した添加剤２４（図４２（ｂ）参照）を短時間かつ確実に除去するためである。
こうして、本実施形態で用いられる研磨装置が構成されている。このような研磨装置としては、例えば、アプライド・マテリアルズ社製の化学機械研磨装置（型番：Ｍｉｒｒａ３４００）を挙げることができる。
次に、本実施形態による半導体装置の製造方法について図４２乃至図４５を用いて説明する。
まず、図４２（ａ）に示すように、第１実施形態による半導体装置の製造方法と同様に、半導体基板１０を用意する。
次に、第１実施形態による半導体装置の製造方法と同様に、半導体基板１０上の全面に、例えば熱酸化法により、シリコン酸化膜１２を形成する。
次に、第１実施形態による半導体装置の製造方法と同様に、全面に、例えばＣＶＤ法により、シリコン窒化膜１４を形成する。シリコン窒化膜１４は、被研磨膜であるシリコン酸化膜１２を研磨する際に、ストッパ膜として機能するものである。
次に、第１実施形態による半導体装置の製造方法と同様に、フォトリソグラフィ技術を用い、シリコン窒化膜１４及びシリコン酸化膜１２に半導体基板１０に達する開口部１６を形成する。
次に、第１実施形態による半導体装置の製造方法と同様に、開口部１６が形成されたシリコン窒化膜１４をマスクとして、半導体基板１０を異方性エッチングする。こうして、半導体基板１０に、幅が比較的広いトレンチ（溝）１８ｃと、幅が比較的狭いトレンチ１８ｄとが形成される。
次に、第１実施形態による半導体装置の製造方法と同様に、全面に、例えば高密度プラズマＣＶＤ法により、シリコン酸化膜２０を形成する。こうして、トレンチ１８ｃ、１８ｄ内にシリコン酸化膜２０が埋め込まれる。トレンチ１８ｃ、１８ｄが形成された半導体基板１０上に被研磨膜２０が形成されているため、被研磨膜２０の表面には凹凸１９が形成される。幅が比較的広いトレンチ１８ｃの上方においては、被研磨膜２０の表面に凹部１９ａが形成される。一方、素子領域２２の上方においては、被研磨膜２０の表面に凸部１９ｂが形成される。また、幅が比較的狭いトレンチ１８ｄの上方においても、被研磨膜２０の表面に凸部１９ｂが形成される。
次に、第１実施形態による半導体装置の製造方法と同様に、半導体基板１０を、研磨ヘッド１１２ａ（図４１参照）により支持する。この際、被研磨膜であるシリコン酸化膜２０が下面側に位置するようにする。
次に、第１実施形態による半導体装置の製造方法と同様に、カルーセル１１０（図１参照）を反時計回りに９０度程度回転させる。これにより、半導体基板１０を支持する研磨ヘッド１１２ａが、上面に研磨パッド１０４が設けられた研磨テーブル１０２ａ上に位置することとなる。
次に、ＣＭＰ法により、半導体基板１０に形成された被研磨膜２０に対してメイン研磨を行う。メイン研磨は、以下のようにして行う。即ち、研磨ヘッド１１２ａにより半導体基板１０を回転させながら、研磨ヘッド１１２ａを降下させ、被研磨膜２０の表面を研磨パッド１０４の表面に押し付ける。この際、研磨テーブル１０２ａを回転させるとともに、ノズル１２４ａを介して研磨パッド１０４上に研磨剤を供給する。
メイン研磨の際における研磨条件は、以下の通りとする。
研磨ヘッド１１２ａを研磨パッド１０４に押し付ける圧力、即ち、研磨圧力は、例えば１００〜５００ｇ重／ｃｍ２とする。ここでは、研磨圧力を例えば２８０ｇ重／ｃｍ２とする。
研磨ヘッド１１２ａの回転数は、例えば７０〜１５０回転／分とする。ここでは、例えば１２２回転／分とする。
研磨テーブル１１２ａの回転数は、例えば７０〜１５０回転／分とする。ここでは、例えば１２０回転／分とする。
研磨剤１２６の供給量は、例えば０．１〜０．３リットル／分の範囲とする。ここでは、例えば０．１３５リットル／分とする。研磨剤としては、第１実施形態と同様に、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を用いる。
図４５は、研磨剤の供給量及び純水の供給量を示すグラフである。横軸は時間を示しており、縦軸は研磨剤又は純水の供給量を示している。図４５中において、点線は研磨剤の供給量を示しており、実線は純水の供給量を示している。
メイン研磨の際には、研磨砥粒（図示せず）と界面活性剤より成る添加剤２４とを含む研磨剤が、研磨パッド１０４上に供給される。添加剤２４は、被研磨膜２０の表面に付着する。研磨が開始されると、凸部１９ｂ上の添加剤２４は大きな圧力が加わることにより除去され、凹部１９ａ上に添加剤２４が選択的に残留する（図４２（ｂ）参照）。
メイン研磨の終点検出は、例えば、第１実施形態による半導体装置の製造方法と同様に、研磨テーブル１０２ａの駆動電圧又は駆動電流の変化に基づいて行えばよい。こうして、被研磨膜２０の表面が平坦化されたことが検出される。
こうして、被研磨膜であるシリコン酸化膜２０の表面が平坦化され、メイン研磨が終了する。
なお、メイン研磨を行う際の条件は、上記に限定されるものではなく、適宜設定すればよい。
凹部１９ａが存在していた領域１７ａにおいては、メイン研磨が終了した時点においても、被研磨膜２０の表面に添加剤２４が多く付着している。一方、凸部１９ｂが存在していた領域１７ｂにおいては、被研磨膜２０の表面に添加剤２４があまり多く付着していない。即ち、幅が比較的広いトレンチ１８ｃの上方においては、被研磨膜２０の表面に添加剤２４が多く付着している一方、素子領域２２の上方や幅が比較的狭いトレンチ１８ｄの上方においては、被研磨膜２０の表面に添加剤２４はあまり付着していない（図４３（ａ）参照）。
なお、第１実施形態による半導体装置の製造方法と同様に、研磨パッド１０４の目立てを、メイン研磨を行う前に行ってもよいし、メイン研磨中に行ってもよい。
研磨パッド１０４の目立てを行う際の条件は、例えば以下の通りとする。
ダイヤモンドディスク１１６が研磨パッド１０４ａに加える荷重は、例えば１３００〜４６００ｇ重とする。ダイヤモンドディスク１１６の回転数は、例えば７０〜１２０回転／分とする。
次に、被研磨膜２２０の表面に付着している添加剤２４を純水を用いて除去する（図４３（ｂ）参照）。添加剤２４の除去は、以下のようにして行う。即ち、ノズル１２４ｃを介して、研磨パッド１０４上に純水を高圧で噴射するとともに、研磨ヘッド１１２ａを回転させながら、被研磨膜２０の表面を研磨パッド１０４に押し付ける。この際、研磨テーブル１０２についても回転させる。
添加剤２４を除去する際の条件は、例えば以下のように設定する。
純水の供給量は、例えば０．２〜１０リットル／分の範囲とする。ここでは、例えば３リットル／分とする。
なお、ここでは、添加剤２４を純水により除去する際に、研磨パッド１０４上に純水のみを供給する場合を例に説明したが（図４５参照）、添加剤２４を除去する際に、純水のみならず研磨剤が供給されていてもよい。但し、研磨剤の供給量に対する純水の供給量が十分に多くない場合には、被研磨膜の表面に付着した添加剤２４を純水により除去することが困難である。従って、研磨剤の供給量に対して純水の供給量が十分に多いことが必要である。例えば、研磨剤の供給量に対する純水の供給量を、５倍以上に設定することが望ましい。更に望ましくは、研磨剤の供給量に対する純水の供給量を、７倍以上に設定することが望ましい。
純水を噴射する圧力は、例えば７０〜７０００ｇ重／ｃｍ２の範囲とする。ここでは、例えば１７５０ｇ重／ｃｍ２とする。
なお、純水を噴射する際の圧力は、上記に限定されるものではない。例えば、純水に圧力を加えることなく、研磨パッド１０４上に純水を供給するようにしてもよい。
添加剤２４の除去を行う時間は、例えば１〜１０秒程度とする。ここでは、例えば４秒とする。
研磨圧力は、例えば１００〜５００重／ｃｍ２の範囲とする。ここでは、研磨圧力を例えば２１０ｇ重／ｃｍ２とする。
研磨ヘッド１１２ａの回転数は、例えば７０〜１５０回転／分の範囲とする。ここでは、研磨ヘッドの回転数を、例えば１２２回転／分とする。
研磨テーブル１０２ａの回転数は、例えば７０〜１５０回転／分の範囲とする。ここでは、研磨テーブルの回転数を、例えば１２０回転／分とする。
なお、添加剤２４を除去する際の条件は、上記に限定されるものではなく、適宜設定すればよい。
こうして、被研磨膜２０の表面に付着していた界面活性剤より成る添加剤２４が、純水により除去される。
次に、仕上げ研磨を行う。仕上げ研磨は、以下のようにして行う。即ち、ノズル１２４ａを介して、研磨パッド１０４上に研磨剤を供給するとともに、ノズル１２４ｂを介して、純水を研磨パッド１０４上に供給する。そして、研磨ヘッド１１２ａを回転させながら、被研磨膜２０を研磨パッド１０４表面に押し付ける。この際、研磨テーブル１０２ｂについても回転させる。
仕上げ研磨を行う際の条件は、例えば以下のように設定する。
研磨圧力は、例えば１００〜５００ｇ重／ｃｍ２の範囲とする。ここでは、研磨圧力を例えば２１０ｇ重／ｃｍ２とする。
研磨パッド１０４上に供給する研磨剤の供給量は、例えば０．０５〜０．３リットル／分の範囲とする。ここでは、例えば０．１リットル／分とする。
研磨パッド１０４上に供給する純水の供給量は、例えば０．０５〜０．３リットル／分の範囲とする。ここでは、例えば０．２５リットル／分とする。
研磨ヘッド１１２ａの回転数は、例えば７０〜１５０回転／分の範囲とする。ここでは、研磨ヘッドの回転数を、例えば１２２回転／分とする。
研磨テーブル１０２ａの回転数は、例えば７０〜１５０回転／分の範囲とする。ここでは、研磨テーブルの回転数を、例えば１２０回転／分とする。
仕上げ研磨の時間は、例えば３０秒程度とする。
なお、仕上げ研磨の終点検出を、例えば第２実施形態による半導体装置の製造方法と同様に、研磨テーブル１０２の駆動電圧又は駆動電流の変化に基づいて行うようにしてもよい。
また、仕上げ研磨を行う際の条件は、上記に限定されるものではなく、適宜設定すればよい。
こうして、シリコン窒化膜１４上のシリコン酸化膜２０が除去され、仕上げ研磨が終了する（図４４（ａ）参照）。
この後、図４４（ｂ）に示すように、シリコン窒化膜１４及びシリコン酸化膜１２をエッチング除去する。トレンチ１８内に埋め込まれたシリコン酸化膜２０より成る素子分離領域２１により、素子領域２２が画定される。
この後、素子領域２２内に、トランジスタ等（図示せず）を形成する。
こうして、本実施形態による半導体装置が製造される。
本実施形態による半導体装置の製造方法は、上述したように、メイン研磨を行った後、仕上げ研磨を行う前に、被研磨膜２０の表面に付着している添加剤２４を純水を用いて除去することに主な特徴がある。
本実施形態によれば、仕上げ研磨を行う前に、被研磨膜２０の表面に付着している添加剤２４を除去するため、被研磨膜２０の表面に添加剤２４が付着している状態で仕上げ研磨が行われるのを防止することができる。このため、本実施形態によれば、素子領域２２の上方に被研磨膜２０が残ってしまうのを確実に防止することができ、ひいては、素子領域２２上のシリコン窒化膜１４及びシリコン酸化膜１２を確実に除去することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、被研磨膜２０がシリコン酸化膜であり、ストッパ膜１４がシリコン窒化膜である場合を例に説明したが、被研磨膜２０、ストッパ膜１４の材料はこれらに限定されるものではない。研磨速度が互いに異なる材料であれば、被研磨膜２０とストッパ膜１４の材料として適宜用いることができる。例えば、被研磨膜２０がシリコン酸化膜であり、ストッパ膜１４がシリコン膜であってもよい。
また、上記実施形態では、トレンチ１８を形成した後、トレンチ１８内を埋め込むようにシリコン酸化膜２０を形成したが、トレンチ１８を形成した後、図４１に示すように、被研磨膜となるシリコン酸化膜２０を形成する前に、トレンチ１８の内壁にシリコン酸化膜４６とシリコン窒化膜４８とを順次形成してもよい。図４６は、変形実施形態による半導体装置の製造方法を示す平面図及び断面図である。図４６（ａ）は平面図であり、図４６（ｂ）は図４６（ａ）のＡ−Ａ′線断面図である。
また、上記実施形態では、研磨剤に含まれる研磨砥粒が酸化セリウムである場合を例に説明したが、研磨剤に含まれる研磨砥粒は酸化セリウムに限定されるものではない。他のあらゆる研磨砥粒を用いることが可能である。例えば、研磨砥粒として酸化シリコン（シリカ）を用いてもよい。
また、第３実施形態では、検査用パターン３８ａ、３８ｂをスクライブライン上に形成したが、検査用パターンを形成する領域はスクライブライン上に限定されるものではなく、例えばチップ領域内に形成してもよい。
（付記１）
研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を研磨パッド上に供給しながら、半導体基板上に形成された被研磨膜の表面を前記研磨パッドを用いて研磨し、前記被研磨膜の表面を平坦化する工程と、
前記被研磨膜の表面が平坦化された後、前記研磨剤と水とを研磨パッド上に供給しながら、前記被研磨膜の表面を前記研磨パッドを用いて更に研磨する工程と
を有することを特徴とする半導体装置の製造方法。
（付記２）
付記１記載の半導体装置の製造方法において、
前記被研磨膜の表面を更に研磨する際には、前記研磨剤を供給する位置より外側の位置に前記水を供給する
ことを特徴とする半導体装置の製造方法。
（付記３）
付記１又は２記載の半導体装置の製造方法において、
前記被研磨膜の表面を更に研磨する工程では、前記研磨剤の供給量に対する前記水の供給量の比を２以上に設定する
ことを特徴とする半導体装置の製造方法。
（付記４）
研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を研磨パッド上に供給しながら、半導体基板上に形成された被研磨膜の表面を前記研磨パッドを用いて研磨し、前記被研磨膜の表面を平坦化する工程と、
前記被研磨膜の表面が平坦化された後、研磨パッド上に少なくとも水を供給しながら、前記被研磨膜の表面を前記研磨パッドを用いて更に研磨する工程とを有し、
前記被研磨膜の表面を更に研磨する工程では、研磨テーブル又は研磨ヘッドの、駆動電流又は駆動電圧が、減少から増加に転じて更に減少し始めたことに基づいて、研磨の終点を検出する
ことを特徴とする半導体装置の製造方法。
（付記５）
付記４記載の半導体装置の製造方法において、
前記被研磨膜の表面を更に研磨する工程では、前記被研磨膜を平坦化する工程における研磨圧力より低い研磨圧力で、前記被研磨膜の表面を研磨する
ことを特徴とする半導体装置の製造方法。
（付記６）
付記５記載の半導体装置の製造方法において、
前記被研磨膜の表面を更に研磨する工程では、６０〜３００ｇ重／ｃｍ２の研磨圧力で、前記被研磨膜の表面を研磨する
ことを特徴とする半導体装置の製造方法。
（付記７）
付記４乃至６のいずれかに記載の半導体装置の製造方法において、
前記被研磨膜の表面を平坦化する工程は、第１の研磨圧力で前記被研磨膜の表面を研磨する第１の研磨工程と、前記第１の研磨圧力より低い第２の研磨圧力で前記被研磨膜の表面を研磨する第２の研磨工程とを含む
ことを特徴とする半導体装置の製造方法。
（付記８）
付記７記載の半導体装置の製造方法において、
前記第１の研磨工程では、研磨テーブル又は前記研磨ヘッドの、駆動電流又は駆動電圧が減少し始めたことに基づいて、研磨の終点を検出する
ことを特徴とする半導体装置の製造方法。
（付記９）
付記７又は８記載の半導体装置の製造方法において、
前記第２の研磨工程では、研磨テーブル又は前記研磨ヘッドの、駆動電流又は駆動電圧の増加が終了したことに基づいて、研磨の終点を検出する
ことを特徴とする半導体装置の製造方法。
（付記１０）
付記７乃至９のいずれかに記載の半導体装置の製造方法において、
前記第１の研磨工程又は前記第２の研磨工程では、研磨の終点を検出した後、前記被研磨膜の表面を更に所定時間研磨する
ことを特徴とする半導体装置の製造方法。
（付記１１）
付記１乃至１０のいずれかに記載の半導体装置の製造方法において、
前記被研磨膜の表面を平坦化する工程の前に、前記半導体基板上に前記被研磨膜と異なる研磨特性を有する絶縁膜を形成する工程と；前記絶縁膜に開口部を形成する工程と；前記絶縁膜をマスクとして前記半導体基板をエッチングし、前記半導体基板に溝を形成する工程と；前記溝内及び前記絶縁膜上に前記被研磨膜を形成する工程とを更に有し、
前記被研磨膜の表面を更に研磨する工程では、前記絶縁膜をストッパとして前記被研磨膜の表面を研磨する
ことを特徴とする半導体装置の製造方法。
（付記１２）
半導体基板又は絶縁膜に、第１の被検査溝と、前記第１の被検査溝より面積が大きい第２の被検査溝とを含む複数の溝を形成する工程と、
前記溝内を埋め込むように、被研磨膜を形成する工程と、
研磨剤を研磨パッド上に供給しながら、前記被研磨膜の表面を前記研磨パッドを用いて研磨し、前記被研磨膜の表面を平坦化する工程と、
前記被研磨膜の表面が平坦化された後、研磨パッド上に少なくとも水を供給しながら、前記被研磨膜の表面を前記研磨パッドを用いて更に研磨する工程と、
前記第１の被検査溝内に埋め込まれた前記被研磨膜の膜厚と前記第２の被検査溝内に埋め込まれた前記被研磨膜の膜厚との差が、予め定められた検査規格を満たすか否かを検査する工程と
を有することを特徴とする半導体装置の製造方法。
（付記１３）
付記１２記載の半導体装置の製造方法において、
前記研磨剤は、研磨砥粒と界面活性剤より成る添加剤とを含む
ことを特徴とする半導体装置の製造方法。
（付記１４）
付記１２又は１３記載の半導体装置の製造方法において、
前記第１の被検査溝が形成されている領域の面積は、１０００〜３６００μｍ２であり、
前記第２の被検査溝が形成されている領域の面積は、７０００μｍ２以上である
ことを特徴とする半導体装置の製造方法。
（付記１５）
付記１２乃至１４のいずれかに記載の半導体装置の製造方法において、
前記複数の溝を形成する工程では、スクライブライン上に前記第１の被検査溝及び前記第２の被検査溝を形成する
ことを特徴とする半導体装置の製造方法。
（付記１６）
付記１２乃至１４のいずれかに記載の半導体装置の製造方法において、
前記複数の溝を形成する工程では、チップ領域内に前記第１の被検査溝及び前記第２の被検査溝を形成する
ことを特徴とする半導体装置の製造方法。
（付記１７）
付記４乃至１６のいずれかに記載の半導体装置の製造方法において、
前記被研磨膜の表面を更に研磨する工程では、前記研磨パッド上に前記研磨剤をも供給しながら、前記被研磨膜の表面を研磨する
ことを特徴とする半導体装置の製造方法。
（付記１８）
研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を研磨パッド上に供給しながら、半導体基板上に形成された被研磨膜の表面を前記研磨パッドを用いて研磨し、前記被研磨膜の表面を平坦化する工程と、
前記被研磨膜の表面が平坦化された後、水を前記研磨パッド上に供給しながら、前記被研磨膜の表面に付着している前記添加剤を除去する工程と、
前記研磨剤と水とを研磨パッド上に供給しながら、前記被研磨膜の表面を前記研磨パッドを用いて更に研磨する工程と
を有することを特徴とする半導体装置の製造方法。
（付記１９）
付記１８記載の半導体装置の製造方法において、
前記添加剤を除去する工程では、前記研磨剤の供給量の５倍以上の水を前記研磨パッド上に供給しながら、前記被研磨膜の表面に付着している前記添加剤を除去する
ことを特徴とする半導体装置の製造方法。
（付記２０）
付記１乃至１９のいずれかに記載の半導体装置の製造方法において、
前記研磨砥粒は、酸化セリウム又は酸化シリコンより成り、
前記添加剤は、ポリアクリル酸アンモニウム塩より成る
ことを特徴とする半導体装置の製造方法。
研磨装置を示す平面図である。 図１に示す研磨装置の一部を示す側面図である。 図１に示す研磨装置の一部を示す平面図である。 図１に示す研磨装置の一部を示す拡大側面図である。 研磨砥粒の濃度、添加剤の濃度、及び研磨速度の変化を概念的に示すグラフ（その１）である。 研磨砥粒の濃度、添加剤の濃度、及び研磨速度の変化を概念的に示すグラフ（その２）である。 被研磨膜に対する研磨速度を示すグラフである。 研磨剤を供給する位置と純水を供給する位置とを適宜変化させた場合における被研磨膜の研磨速度を示すグラフである。 研磨剤を供給する位置と純水を供給する位置とを示す概念図（その１）である。 研磨剤を供給する位置と純水を供給する位置とを示す概念図（その２）である。 研磨剤を供給する位置と純水を供給する位置とを適宜変化させた場合における、被研磨膜に対する研磨速度の面内分布を示すグラフ（その１）である。 研磨剤を供給する位置と純水を供給する位置とを適宜変化させた場合における、被研磨膜に対する研磨速度の面内分布を示すグラフ（その２）である。 研磨剤を供給する位置と純水を供給する位置とを示す概念図（その３）である。 研磨剤を供給する位置と純水を供給する位置とを示す概念図（その４）である。 研磨剤の供給量と純水の供給量との比を変化させた場合における、被研磨膜に対する研磨速度を示すグラフである。 研磨剤の供給量と純水の供給量との比を変化させた場合における、被研磨膜に対する研磨速度の面内分布を示すグラフ（その１）である。 研磨剤の供給量と純水の供給量との比を変化させた場合における、被研磨膜に対する研磨速度の面内分布を示すグラフ（その２）である。 被研磨膜の膜厚分布を示すグラフである。 被研磨膜の膜厚のウェハ面内におけるばらつきを示すグラフである。 メイン研磨を行う前における被研磨膜の膜厚の面内分布を示す概念図である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第１実施形態の変形例による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態の変形例による半導体装置の製造方法を示す工程断面図（その２）である。 研磨テーブルの駆動電流の変化を示すグラフである。 被研磨膜の表面に存在する段差の変化を示すグラフである。 メイン研磨の際の研磨圧力と研磨時間との関係を示すグラフである。 メイン研磨を行った際に被研磨膜の表面に残存する段差を示すグラフである。 メイン研磨を行った際にチップ領域内に残存する段差を示すグラフである。 素子領域上に残存する被研磨膜の膜厚の変化を示すグラフである。 ディッシング量のウェハ間でのばらつきを統計的に処理した結果を示すグラフである。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第３実施形態による半導体装置の製造方法を示す平面図である。 第２の検査用パターンの面積と、第１の検査用パターンの膜厚と第２の検査用パターンとの膜厚の差との関係を示すグラフである。 本発明の第３実施形態の変形例（その１）による半導体装置の製造方法を示す工程断面図である。 本発明の第３実施形態の変形例（その２）による半導体装置の製造方法を示す工程断面図である。 本発明の第３実施形態の変形例（その３）による半導体装置の製造方法を示す工程断面図である。 本発明の第４実施形態による半導体装置の製造方法で用いられる研磨装置を示す側面図である。 本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 研磨剤の供給量及び純水の供給量を示すグラフである。 本発明の変形実施形態による半導体装置の製造方法を示す平面図及び断面図である。 従来の半導体装置の製造方法を示す工程断面図である。 提案されている研磨剤を用いて被研磨膜を研磨する際における研磨のメカニズムを示す概念図である。 提案されている半導体装置の製造方法を用いて被研磨膜を研磨した場合を示す工程断面図である。 スクライブラインに形成されたストッパ膜より成る検査用パターンを示す平面図及び断面図である。 スクライブラインに形成された埋め込み絶縁膜より成る検査用パターンを示す平面図及び断面図である。 埋め込み酸化膜の表面にディッシングが生じた状態を示す断面図である。 トレンチに埋め込まれた埋め込み酸化膜の膜厚を比較したグラフである。 素子領域の上方に被研磨膜が残ってしまうメカニズムを示す工程断面図（その１）である。 素子領域の上方に被研磨膜が残ってしまうメカニズムを示す工程断面図（その２）である。 素子領域の上方に被研磨膜が残ってしまうメカニズムを示す工程断面図（その３）である。
符号の説明
１０…半導体基板
１２…シリコン酸化膜
１４…シリコン窒化膜
１６、１６ａ、１６ｂ…開口部
１７ａ…凹部が存在していた領域
１７ｂ…凸部が存在していた領域
１８…トレンチ
１８ａ…第１の検査用トレンチ
１８ｂ…第２の検査用トレンチ
１８ｃ…幅が比較的広いトレンチ
１８ｄ…幅が比較的狭いトレンチ
１９ａ…凹部
１９ｂ…凸部
２０…シリコン酸化膜、被研磨膜、埋め込み絶縁膜
２０ａ…ポリシリコン膜、被研磨膜
２０ｂ…積層膜、被研磨膜
２０ｃ…積層膜、被研磨膜
２１…素子分離領域
２２…素子領域
２４…添加剤
２７…ソース／ドレイン領域
２８…層間絶縁膜
３０…積層膜
３２…配線
３４…チップ領域
３６…スクライブライン
３８ａ…第１の検査用パターン
３８ｂ…第２の検査用パターン
４０…コンタクトホール
４０ａ…トレンチ
４１…ＴｉＮ膜
４２、４２ａ…導体プラグ
４２ｂ…配線
４３…タングステン膜
４４…Ｃｕ膜
４６…シリコン酸化膜
４８…シリコン窒化膜
１００…基台
１０２ａ〜１０２ｃ…研磨テーブル
１０４…研磨パッド
１０８ａ〜１０８ｄ…アーム
１１０…カルーセル
１１２ａ〜１１２ｄ…研磨ヘッド
１１４ａ〜１１４ｃ…目立て装置
１１６…ダイヤモンドディスク
１１８…台金
１２０…ダイヤモンド
１２２…ニッケルめっき層
１２４ａ、１２４ｂ、１２４ｃ…ノズル
２１０…半導体基板
２１２…シリコン酸化膜
２１４…シリコン窒化膜
２１６…開口部
２１７ａ…凹部が存在していた領域
２１７ｂ…凸部が存在していた領域
２１８…トレンチ
２１８ａ…検査用トレンチ
２１８ｂ…幅が比較的広いトレンチ
２１８ｃ…幅が比較的狭いトレンチ
２１９ａ…凹部
２１９ｂ…凸部
２２０…シリコン酸化膜
２２１…素子分離領域
２２２…素子領域
２２３…ディッシング
２２４…添加剤
２２６…研磨砥粒
２２８…研磨パッド
２３０…スクライブライン
２３２ａ、２３２ｂ…検査用パターン

Claims (7)

  1. 研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を研磨パッド上に供給しながら、半導体基板上に形成された被研磨膜の表面を前記研磨パッドを用いて研磨し、前記被研磨膜の表面を平坦化する工程と、
    前記被研磨膜の表面が平坦化された後、前記研磨剤と水とを研磨パッド上に供給しながら、前記被研磨膜の表面を前記研磨パッドを用いて更に研磨する工程とを有し、
    前記被研磨膜の表面を更に研磨する際における、前記研磨パッドの中心から前記水を供給する位置までの距離は、前記研磨パッドの中心から前記研磨剤を供給する位置までの距離より大きい
    ことを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記被研磨膜の表面を更に研磨する工程では、前記研磨剤の供給量に対する前記水の供給量の比を２以上に設定する
    ことを特徴とする半導体装置の製造方法。
  3. 研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を研磨パッド上に供給しながら、半導体基板上に形成された被研磨膜の表面を前記研磨パッドを用いて研磨し、前記被研磨膜の表面を平坦化する工程と、
    前記被研磨膜の表面が平坦化された後、前記研磨剤と水とを研磨パッド上に供給しながら、前記被研磨膜の表面を前記研磨パッドを用いて更に研磨する工程とを有し、
    前記被研磨膜の表面を平坦化する工程の後、前記被研磨膜の表面を研磨パッドを用いて更に研磨する工程の前に、水を前記研磨パッド上に供給しながら、前記被研磨膜の表面に付着している前記添加剤を除去する工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  4. 請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
    前記添加剤は、水溶性である
    ことを特徴とする半導体装置の製造方法。
  5. 請求項１乃至４のいずれか１項に記載の半導体装置の製造方法において、
    前記添加剤は、ポリアクリル酸アンモニウム塩である
    ことを特徴とする半導体装置の製造方法。
  6. 請求項１乃至５のいずれか１項に記載の半導体装置の製造方法において、
    前記研磨砥粒は、酸化セリウムである
    ことを特徴とする半導体装置の製造方法。
  7. 研磨砥粒と界面活性剤とを含む研磨剤を、第１ノズルから研磨パッド上に供給し、被研磨膜を研磨する第１の研磨工程と、
    前記研磨剤を前記第１ノズルから前記研磨パッド上に供給し、さらに前記第１ノズルとは異なる第２ノズルから前記研磨パッド上に水を供給して、前記被研磨膜を研磨する第２研磨工程とを有し、
    前記第２ノズルからの前記水の供給は、前記第１研磨工程の後、前記第２研磨工程において開始され、
    前記第２研磨工程における、前記研磨パッドの中心から前記水を供給する位置までの距離は、前記研磨パッドの中心から前記研磨剤を供給する位置までの距離より大きい
    ことを特徴とする半導体装置の製造方法。
JP2004013357A 2003-07-31 2004-01-21 半導体装置の製造方法 Expired - Fee Related JP4698144B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004013357A JP4698144B2 (ja) 2003-07-31 2004-01-21 半導体装置の製造方法
US10/823,729 US7951715B2 (en) 2003-07-31 2004-04-14 Semiconductor device fabrication method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003283810 2003-07-31
JP2003283810 2003-07-31
JP2004013357A JP4698144B2 (ja) 2003-07-31 2004-01-21 半導体装置の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2009282704A Division JP5381672B2 (ja) 2003-07-31 2009-12-14 半導体装置の検査方法
JP2009282700A Division JP5333190B2 (ja) 2003-07-31 2009-12-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005064450A JP2005064450A (ja) 2005-03-10
JP4698144B2 true JP4698144B2 (ja) 2011-06-08

Family

ID=34106934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004013357A Expired - Fee Related JP4698144B2 (ja) 2003-07-31 2004-01-21 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7951715B2 (ja)
JP (1) JP4698144B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4499613B2 (ja) * 2005-05-27 2010-07-07 富士通マイクロエレクトロニクス株式会社 絶縁膜の研磨方法
TWI338329B (en) * 2005-07-11 2011-03-01 Fujitsu Semiconductor Ltd Manufacture of semiconductor device with cmp
JP2007059661A (ja) * 2005-08-25 2007-03-08 Sony Corp 研磨方法および研磨装置
KR100707591B1 (ko) * 2005-12-27 2007-04-13 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
WO2008010499A1 (en) * 2006-07-18 2008-01-24 Jsr Corporation Aqueous dispersion for chemical mechanical polishing, method for producing the same, and chemical mechanical polishing method
JP2008226935A (ja) * 2007-03-09 2008-09-25 Fujitsu Ltd 半導体装置の製造方法
TWI372859B (en) * 2008-10-03 2012-09-21 Inotera Memories Inc Method for manufacturing an electron tomography specimen with fiducial markers and method for constructing 3d image
US8210900B2 (en) * 2008-10-31 2012-07-03 Applied Materials, Inc. Dishing and defect control of chemical mechanical polishing using real-time adjustable additive delivery
US20130017762A1 (en) * 2011-07-15 2013-01-17 Infineon Technologies Ag Method and Apparatus for Determining a Measure of a Thickness of a Polishing Pad of a Polishing Machine
CN104284978B (zh) 2012-05-11 2018-02-02 麦迪卡格公司 植物中类轮状病毒颗粒的产生
JP7361637B2 (ja) * 2020-03-09 2023-10-16 株式会社荏原製作所 研磨方法、研磨装置、およびプログラムを記録したコンピュータ読み取り可能な記録媒体

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3514908B2 (ja) * 1995-11-13 2004-04-05 株式会社東芝 研磨剤
US6413156B1 (en) * 1996-05-16 2002-07-02 Ebara Corporation Method and apparatus for polishing workpiece
JP2000315665A (ja) * 1999-04-29 2000-11-14 Ebara Corp 研磨方法及び装置
JP3231659B2 (ja) * 1997-04-28 2001-11-26 日本電気株式会社 自動研磨装置
JPH11104955A (ja) 1997-10-02 1999-04-20 Sumitomo Metal Ind Ltd 研磨終点検出方法、研磨方法及び研磨装置
US6001706A (en) * 1997-12-08 1999-12-14 Chartered Semiconductor Manufacturing, Ltd. Method for making improved shallow trench isolation for semiconductor integrated circuits
JPH11181403A (ja) * 1997-12-18 1999-07-06 Hitachi Chem Co Ltd 酸化セリウム研磨剤及び基板の研磨法
US6171180B1 (en) * 1998-03-31 2001-01-09 Cypress Semiconductor Corporation Planarizing a trench dielectric having an upper surface within a trench spaced below an adjacent polish stop surface
JP3979750B2 (ja) * 1998-11-06 2007-09-19 株式会社荏原製作所 基板の研磨装置
US6046112A (en) * 1998-12-14 2000-04-04 Taiwan Semiconductor Manufacturing Company Chemical mechanical polishing slurry
JP3725357B2 (ja) 1999-02-24 2005-12-07 日立化成工業株式会社 素子分離形成方法
JP2000248263A (ja) * 1999-03-01 2000-09-12 Hitachi Chem Co Ltd Ｃｍｐ研磨液
JP3957924B2 (ja) 1999-06-28 2007-08-15 株式会社東芝 Ｃｍｐ研磨方法
JP3383618B2 (ja) 1999-08-18 2003-03-04 松下電器産業株式会社 移動体通信端末装置及び受信強度検出方法
JP3525824B2 (ja) 1999-09-17 2004-05-10 日立化成工業株式会社 Ｃｍｐ研磨液
JP3916846B2 (ja) 2000-05-26 2007-05-23 株式会社荏原製作所 基板研磨装置及び基板研磨方法
JP2001345293A (ja) * 2000-05-31 2001-12-14 Ebara Corp 化学機械研磨方法及び化学機械研磨装置
JP3987305B2 (ja) * 2000-07-05 2007-10-10 株式会社荏原製作所 基板研磨方法及び基板研磨装置
US6609950B2 (en) 2000-07-05 2003-08-26 Ebara Corporation Method for polishing a substrate
JP2002079461A (ja) * 2000-09-07 2002-03-19 Ebara Corp ポリッシング装置
JP2002110596A (ja) * 2000-10-02 2002-04-12 Mitsubishi Electric Corp 半導体加工用研磨剤およびこれに用いる分散剤、並びに上記半導体加工用研磨剤を用いた半導体装置の製造方法
JP2003086548A (ja) 2001-06-29 2003-03-20 Hitachi Ltd 半導体装置の製造方法及びその研磨液
US6677239B2 (en) * 2001-08-24 2004-01-13 Applied Materials Inc. Methods and compositions for chemical mechanical polishing
US6757971B2 (en) * 2001-08-30 2004-07-06 Micron Technology, Inc. Filling plugs through chemical mechanical polish
US6638866B1 (en) * 2001-10-18 2003-10-28 Taiwan Semiconductor Manufacturing Company Chemical-mechanical polishing (CMP) process for shallow trench isolation
JP2003142435A (ja) * 2001-10-31 2003-05-16 Fujimi Inc 研磨用組成物およびそれを用いた研磨方法
JP3813865B2 (ja) * 2001-12-11 2006-08-23 株式会社荏原製作所 研磨方法及び研磨装置
US6863595B1 (en) * 2001-12-19 2005-03-08 Cypress Semiconductor Corp. Methods for polishing a semiconductor topography
US20070269987A1 (en) 2003-05-09 2007-11-22 Sanyo Chemical Industries, Ltd. Polishing Liquid for Cmp Process and Polishing Method

Also Published As

Publication number Publication date
JP2005064450A (ja) 2005-03-10
US20050026439A1 (en) 2005-02-03
US7951715B2 (en) 2011-05-31

Similar Documents

Publication Publication Date Title
JP6030703B2 (ja) 誘電性ＣＭＰスラリーにおけるＣｓＯＨの使用
US6435942B1 (en) Chemical mechanical polishing processes and components
JP2000301454A5 (ja)
KR20030078002A (ko) 반도체 장치의 제조 방법
JP4698144B2 (ja) 半導体装置の製造方法
US20010000497A1 (en) Method and apparatus for removing a material layer from a substrate
US20080220585A1 (en) Method of manufacturing a semiconductor device
KR20220058414A (ko) 화학 기계적 연마 방법 및 이를 이용한 반도체 소자의 제조방법
CN100521108C (zh) 半导体器件的制造方法
JP2005177897A (ja) 研磨方法および研磨装置と半導体装置製造方法
JP5381672B2 (ja) 半導体装置の検査方法
KR100692472B1 (ko) 반도체 장치의 제조 방법과 반도체 장치
JP2005277130A (ja) 半導体装置の製造方法
JP4301305B2 (ja) 基体研磨方法、半導体装置の製造方法
CN100464394C (zh) 使用cmp的半导体器件的制造方法
JP2005340328A (ja) 半導体装置の製造方法
JP2004296591A (ja) 半導体装置の製造方法
JP2004296596A (ja) 半導体装置の製造方法
JP3923442B2 (ja) 半導体装置の製造方法
US20090305438A1 (en) Trench isolation method of semiconductor device using chemical mechanical polishing process
JP2005340325A (ja) 半導体装置の製造方法
JP2004296587A (ja) 半導体装置の製造方法
JP2004247712A (ja) 半導体基板、その製造方法及び半導体装置の製造方法
JP2007019428A (ja) 半導体装置の製造方法
KR20050014074A (ko) 화학적 기계적 연마용 슬러리 및 이를 이용한 연마방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060726

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110301

R150 Certificate of patent or registration of utility model

Ref document number: 4698144

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees