JP3514908B2 - 研磨剤 - Google Patents

研磨剤

Info

Publication number
JP3514908B2
JP3514908B2 JP11057596A JP11057596A JP3514908B2 JP 3514908 B2 JP3514908 B2 JP 3514908B2 JP 11057596 A JP11057596 A JP 11057596A JP 11057596 A JP11057596 A JP 11057596A JP 3514908 B2 JP3514908 B2 JP 3514908B2
Authority
JP
Japan
Prior art keywords
polishing
film
particles
abrasive
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11057596A
Other languages
English (en)
Other versions
JPH09194823A (ja
Inventor
直人 宮下
まり子 下村
正泰 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11057596A priority Critical patent/JP3514908B2/ja
Priority to TW085112029A priority patent/TW438871B/zh
Priority to US08/747,382 priority patent/US5861054A/en
Priority to CN96121008A priority patent/CN1072699C/zh
Priority to EP96118201A priority patent/EP0773269B1/en
Priority to KR1019960053381A priority patent/KR100259936B1/ko
Priority to DE69619197T priority patent/DE69619197T2/de
Publication of JPH09194823A publication Critical patent/JPH09194823A/ja
Application granted granted Critical
Publication of JP3514908B2 publication Critical patent/JP3514908B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板をポリッシン
グするための研磨剤、とくにＣＭＰ法により半導体基板
表面をポリッシングする際に用いられる研磨剤に関する
ものである。
【０００２】
【従来の技術】ポリッシング装置は、研磨布を表面に張
り付けモータなどにより回転される研磨盤と、基板を回
転自在に支持し、回転する基板を研磨盤に押し付ける吸
着盤とを備えている。このポリッシング装置を用いて基
板をポリッシングするには、回転する基板のポリッシュ
する面を回転する研磨盤上の研磨布に押し付けて加工点
に研磨剤（スラリーともいう）を供給しながらポリッシ
ングするのが一般的である。このポリッシング装置を利
用したポリッシング技術は、半導体装置や液晶などの微
細化された製品の製造などに適用されている。ＩＣやＬ
ＳＩなどの半導体装置は、半導体基板に形成される集積
回路を設計する設計工程、集積回路を形成するために用
いられる電子ビームなどを描画するためのマスク作成工
程、単結晶インゴットから所定の厚みのウェーハを形成
するウェーハ製造工程、ウェーハに集積回路などの半導
体素子を形成するウェーハ処理工程、ウェーハを各半導
体基板に分離しパッケージングして半導体装置を形成す
る組立工程及び検査工程等を経て形成される。各工程に
は、それぞれその工程に必要な製造装置が用意される。
従来ウェーハ処理工程においてトレンチやコンタクトホ
ールなどの溝（トレンチ）部に金属、ポリシリコン、シ
リコン酸化膜（ＳｉＯ2 ）などの任意の材料を埋め込ん
だ後にその表面を平坦化する方法としてエッチバックＲ
ＩＥ(Reactive Ion Etching)法が知られている。
【０００３】しかし、このエッチバックＲＩＥ方法は、
エッチバックレジストの塗布などの工程が多くなるこ
と、ウェーハ表面にＲＩＥダメージが入りやすいこと、
良好な平坦化が難しいこと、また真空系の装置を用いる
ため、構造が複雑で、危険なエッチングガスを使用する
ことなどから様々な問題点が多い。そこで最近では、エ
ッチバックＲＩＥに代わってＣＭＰ(Chemical Mechanic
alPolishing) 法が研究されるようになってきた。図１
６に、ＣＭＰを実施するためのポリッシング装置の概略
を示し以下にその機構を説明する。図は、本発明にも適
用される従来のポリッシング装置の断面図である。ステ
ージ２１上にベアリング２２を介して研磨盤受け２３が
配置されている。この研磨盤受け２３上には研磨盤２４
が取り付けられている。研磨盤２４の上にはウェーハを
ポリッシングする研磨布２５が張り付けられている。研
磨盤受け２３及び研磨盤２４を回転させるためにこれら
の中心部分に駆動シャフト２６が接続されている。この
駆動シャフト２６は、モーター２７により回転ベルト２
８を介して回転される。一方、ウェーハ２０は、研磨布
２５と対向する位置に配置され、真空又は水張りにより
吸着盤３１に取り付けられた吸着布３０及びテンプレー
ト２９に固定されている。
【０００４】吸着盤３１は、駆動シャフト３２に接続さ
れている。また、この駆動シャフト３２は、モーター３
３によりギア３４及び３５を介して回転される。駆動シ
ャフト３２は、駆動台３６に固定されている。駆動台３
６は、シリンダ３７に取り付けられ、このシリンダ３７
による上下の移動に伴い、駆動台３６は、上下する。吸
着盤３１に固定されたウェーハ２０と研磨布２５の間に
は、研磨剤が供給される。このようにしてウェーハ２０
のポリッシングが行われる。このポリッシング装置を用
いて、図１７及び図１８に示すように、ＣＶＤ酸化膜を
埋め込みストッパー膜でポリッシングを止めることによ
りリセス構造に埋め込んだ酸化膜を完全に平坦化するこ
とができる。まず、シリコン半導体基板１上にＳｉＯ2
などの酸化膜をポリッシングするときのストッパー膜と
なる窒化珪素膜２を堆積する。その後、ＣＶＤ(Chemica
l Vapour Deposition)により形成される溝部形成用のマ
スクとなるＳｉＯ2 酸化膜（以下、ＣＶＤ酸化膜とい
う）３を堆積する。ＣＶＤ酸化膜３及び窒化珪素膜２を
パターニングするためにフォトレジスト（図示せず）を
半導体基板１全面に塗布しパターニングする。
【０００５】フォトレジストをマスクにしてＣＶＤ酸化
膜３とストッパー膜となる窒化珪素膜２とをＲＩＥ(Rea
ctive Ion Etching)法により同時に開口して溝部５を形
成した後、ウェット処理でＲＩＥ加工時の反応生成物と
ダメージ層を取り除く（図１７（ａ））。次に、半導体
基板１上及び前記溝部内にＣＶＤ酸化膜６もしくはＢＰ
ＳＧ(Boron-doped Phospho-Silicate Glass)等を堆積し
（図１７（ｂ））、図１６に示すポリッシング装置で半
導体基板１をポリッシングしてＣＶＤ酸化膜６を平坦化
する（図１８（ａ））。その後ストッパー膜である窒化
珪素膜２は、取り除かれる（図１８（ｂ））。従来のポ
リッシング装置では、研磨粒子として酸化セリウム粒子
もしくはシリカ粒子などを研磨剤に分散して使用してい
るのでオーバーポリシングされて溝を埋め込んだＣＶＤ
酸化膜６にディシング形状の窪み７ができる。酸化膜６
の窪み７のほかにシリコン半導体基板１自体の溝のコー
ナー部分もエッチングされており後工程を進めるにあた
り問題となる。例えば、窪みにｎ＋化やｐ＋化したポリ
シリコンやメタル残りが生じることによるポリシリコン
抵抗異常や配線ショートなどが発生することがある。
【０００６】
【発明が解決しようとする課題】半導体基板の溝部に埋
め込んだ酸化膜又は多層配線の層間絶縁膜に使用する酸
化膜の平坦化にポリッシング装置を使用する場合、オー
バーポリッシングによるディッシングや目的とする膜厚
でポリッシングを止めるためにストッパー膜を用いる場
合が多い。従来、酸化膜をポリッシングする場合、酸化
セリウム粒子又はシリカ粒子を研磨剤に分散して使用し
ている。シリカ粒子を分散させた研磨剤は、ポリッシン
グ速度が約０．１０〜０．１５μｍ／ｍｉｎと遅い。ま
た、酸化セリウム粒子を分散した研磨剤は約０．５〜
１．０μｍ／ｍｉｎと速いポリッシング速度を有してい
る。しかし、酸化セリウム粒子を用いた研磨剤を用い窒
化珪素膜をストッパーにする場合においてはその選択比
が約２、ポリシリコンをストッパー膜に使用する場合に
おいてはその選択比が約１〜２と低く、そのためオーバ
ーポリッシングになってストッパー膜まで削れてしまう
という問題があった。
【０００７】一方、シリカ粒子を研磨剤に分散して使用
する場合においても、窒化珪素膜をストッパー膜に使用
する場合において選択比が２、ポリシリコン膜をストッ
パー膜に使用する場合においても選択比は１と低く、そ
のためオーバーポリッシングになるとストッパー膜まで
削れてディシング化するという問題があった。しかし、
この研磨剤は、ポリッシング速度が約０．１５μｍ／ｍ
ｉｎと遅いので削り量をコントロールし易く、コントロ
ールしながらオーバーポリッシングによるディシング量
を軽減している。この様に、十分にポリッシング速度の
大きい研磨剤がなく、ポリッシング速度が比較的大きい
研磨剤であってもストッパー膜に対して選択性が低いた
めにディシングを完全に抑えることが難しく、プロセス
マージンが低いのでＣＭＰ処理を量産化プロセスに使用
することは難しいのが現状である。本発明は、基板をポ
リッシングする際に用いられるポリッシングレートの大
きい研磨剤及びＣＭＰにより半導体基板の被ポリッシン
グ膜を平坦化する方法に適した研磨剤を提供する。
【０００８】
【課題を解決するための手段】本発明は、被ポリッシン
グ材のポリッシング処理において、窒化珪素からなる研
磨粒子を硝酸などの溶媒にコロイド状態で分散させた研
磨剤を用いることを特徴としている。また、この研磨粒
子を溶媒にコロイド状態で分散させた研磨剤をＣＭＰに
適用して半導体基板上の被ポリッシング材をポリッシン
グすることを特徴としている。研磨粒子の１次粒子径
は、０．０１〜１０００ｎｍが適当であり、２次粒子径
は、６０〜３００ｎｍが適当である。２次粒子径は、
０．０１μｍ以上の粒子径が測定できる遠心沈降法を用
いて測定した。１次粒子は、粒子そのものをいい、２次
粒子は、溶媒に分散したときに分子間力などの作用によ
って１次粒子が凝集して形成されたコロイド状の粒子で
あり、表面領域は、１次粒子が付着したり離れたりして
いる不安定な状態にある。溶媒が水などの場合のよう
に、２次粒子が生成されない研磨剤もある。本発明は、
１次粒子のみの研磨剤は含まれず、２次粒子のみの研磨
剤あるいは１次粒子及び２次粒子を含む研磨剤を対象と
している。
【０００９】この研磨剤を用いてＣＭＰを実施する場
合、研磨剤をイオン水などの分散剤で稀釈して用いても
良い。研磨剤の粘度は、１〜１０センチポイズ（ｃｐ）
が適当である。研磨剤に窒化珪素を含む研磨粒子をコロ
イド状態で分散させたものは高い硬度を有しており、従
来知られている研磨粒子を分散させたものよりポリッシ
ングレートが大きく、被ポリッシング膜の平坦化を効率
良く行うことができる。また、窒化珪素を含む研磨粒子
を分散させた研磨剤をポリッシングに用い、被ポリッシ
ング膜が形成された基板上のストッパー膜として前記材
料と同一の材料を含むものを用いる場合にはストッパー
膜に対して高い選択比を得ることができ、ディシングの
ない加工形状の被ポリッシング膜を得ることができる。
窒化珪素を含む研磨粒子は、研磨剤の材料として新規で
あり、高い硬度を有しているのでポリッシングレートが
大きくポリッシング処理に最適な材料である。窒化硅素
を含む研磨粒子は、窒化硅素膜が半導体装置の層間絶縁
膜や保護絶縁膜などに従来から良く用いられているので
高純度のものが得られる。さらに、窒化硅素膜は、スト
ッパー膜として最終的に取り去らずに半導体基板に絶縁
膜の一部としてそのまま利用することも出来るので半導
体装置の製造方法に適用してとくに有用である。
【００１０】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。本発明のポリッシングを実施するに
際し従来の技術で説明した図１６のポリッシング装置を
用いる。本発明のポリッシング装置は新規な組成の研磨
剤を供給するノズルなどの手段がある点で従来のものと
は異なっているが図に示されるその他の部分では格別な
相違は無いので両者を共通の図で示した。まず、図１乃
至図５を参照して第１の発明の実施の形態を説明する。
図は、半導体基板上の被ポリッシング膜をポリッシング
する方法を説明する工程断面図である。この発明の実施
の形態では半導体ウェーハのポリッシング処理面におい
て、窒化珪素粒子を硝酸からなる溶媒に分散させた研磨
剤を用いると共にストッパー膜材料と同じ組成の研磨粒
子を使用することにより、ストッパー膜との選択比を上
げることを特徴としている。研磨粒子は、被ポリッシン
グ膜に作用して被ポリッシング膜を機械的に研磨する機
能を司る粒子をいう。研磨剤の粘度は約２ｃｐである。
図は、シリコン半導体基板に溝部を形成しこの溝部をＣ
ＶＤ酸化膜で埋め込み、ポリッシング装置により平坦化
する素子分離法とそのプロセスを示している。シリコン
半導体基板１上に酸化膜をポリッシングするときのスト
ッパー膜となる窒化珪素膜２を厚さ約７０ｎｍ堆積す
る。
【００１１】その後、溝部形成用マスクとなるＣＶＤ酸
化膜３を窒化珪素膜２の上に堆積する（図１（ａ））。
マスク及びストッパー膜をパターニングするためにフォ
トレジスト４をＣＶＤ酸化膜３の全面に塗布する（図１
（ｂ））。次に、このフォトレジスト４をパターニング
する（図２（ａ））。パターニングされたフォトレジス
ト４をマスクにしてＣＶＤ酸化膜３とその下のストッパ
ー膜である窒化珪素膜２をＲＩＥ法などにより開口する
（図２（ｂ））。次に、さらにＲＩＥ法で溝部５を形成
する（図３（ａ））。溝部５を形成した後にウェット処
理によりＲＩＥ加工時の反応生成物とダメージ層を取り
除いた状態とする。そして、窒化珪素膜２の上及び溝部
５にＣＶＤ酸化膜６もしくはＢＰＳＧ膜を堆積する（図
３（ｂ））。このＣＶＤ酸化膜６を被ポリッシング膜と
して図１６に示すポリッシング装置を用いてポリッシン
グする。このポリッシング装置に用いる研磨剤には、研
磨粒子として窒化珪素粒子が溶媒（硝酸）に分散されて
いる。研磨剤に均一に分散するために窒化珪素粒子をコ
ロイド状態にして分散される。研磨剤の粘度は１〜１０
ｃｐが適当である。なぜなら粘性が低いと均一に粒子を
分散させることが難しく、また粘性が高いとメカニカル
ポリッシュ性が強くなり、ウェーハの反りや膜厚の均一
性がＣＭＰ後の均一性に大きく影響するようになるから
である。そのため均一なポリッシングが難しくなる。
【００１２】ポリッシング温度は、２０〜７０℃が適し
ており、とくに高温処理ではケミカルな作用が強くな
る。窒化珪素粒子の粒径は、１次粒子で０．０１〜１０
００ｎｍの範囲が使用される。１０００ｎｍを越えると
メカニカルポリッシュ性が強くなり過ぎてケミカルポリ
ッシュ性の影響が極端に少なくなるので好ましくない。
また、０．０１ｎｍより小さいとメカニカルポリッシュ
性が弱くなりバランスのとれたポリッシングができなく
なる。とくに１次粒子で１０〜４０ｎｍが好ましく、メ
カニカルポリッシュ性とケミカルポリッシュ性とのバラ
ンスの良いポリッシングができる。またコロイド状態な
どになった２次粒子では６０〜３００ｎｍが適当であ
り、特に６０〜１００ｎｍが好ましい。図４（ａ）に、
ＣＶＤ酸化膜６をこのポリッシング装置で平坦化した後
の状態を示す。ポリッシング後は、ストッパー膜である
窒化珪素膜２をエッチング除去する（図４（ｂ））。こ
のあと仕上げのポリッシングを行い、半導体基板面とＣ
ＶＤ酸化膜６の表面を一様に仕上げる（図５）。このポ
リッシングにより、シリコン半導体基板１及び埋め込ん
だＣＶＤ酸化膜６にディシングが無い良好な加工形状を
得ることができた。
【００１３】この発明の実施の形態では、窒化珪素粒子
を研磨粒子として使用しているためにストッパー膜であ
る窒化珪素膜２に対して５０〜１０００の選択比と約
０．５〜１μｍ／ｍｉｎ以上のポリッシング速度を得る
ことができる。また、半導体基板上に形成したストッパ
ー膜と同じ材料を研磨粒子に用いる研磨剤としては、窒
化珪素粒子のかわりにグラファイト粒子やＳｉＣ粒子な
どを用いることもできる。その場合のストッパー膜に
は、勿論グラファイト膜やＳｉＣ膜をそれぞれ用いる。
研磨剤に含まれる研磨粒子と被ポリッシング膜が形成さ
れた基板に設けられたストッパー膜とが同じ材料で構成
されている場合、ストッパー膜に対して高い選択比が得
られるが、ストッパー膜に対する具体的な選択比は、ポ
リッシング温度や研磨盤の回転数などのポリッシング条
件により大きく変わる。
【００１４】次に、図６乃至図１２のポリッシング工程
を示す断面図を参照して第２の発明の実施の形態を説明
する。これらの図に併せて従来のポリッシングの結果を
示す図１９及び図２０を比較しながら発明の実施の形態
の効果を説明する。この発明の実施の形態では、半導体
基板のポリッシング処理において研磨剤としてストッパ
ー膜材料と同じ組成の研磨剤を使用することにより、ス
トッパー膜との選択比を上げている。半導体基板上の対
象とする被ポリッシング膜は、ポリシリコン膜からな
る。従来は、ポリシリコン膜をポリッシングする場合、
シリカ粒子を研磨剤に分散して使用しているが、ここで
は窒化珪素粒子を研磨粒子としている。シリコン基板１
の主面を厚さ１０〜５０ｎｍ程度を熱酸化してバッファ
酸化膜（ＳｉＯ2 ）８を形成する（図６（ａ））。その
後２回目のポリシリコン膜をポリッシングするときのス
トッパー膜に用いられ、且つ素子領域を保護するための
マスクに用いられる窒化珪素膜２をバッファ酸化膜８の
上に厚さ７０ｎｍ程度堆積する（図６（ｂ））。その
後、溝部形成用マスクとなるＣＶＤ酸化膜３を窒化珪素
膜２の上に堆積する（図７（ａ））。マスク及び窒化珪
素膜をパターニングするために、フォトレジスト９をＣ
ＶＤ酸化膜３全面に塗布し、これをパターニングする
（図７（ｂ））。
【００１５】このフォトレジスト９をマスクにしてＣＶ
Ｄ酸化膜３とストッパー膜となる窒化珪素膜２をＲＩＥ
法などにより同時に開口する（図８（ａ））。溝部１０
を形成した後ウェット処理にてＲＩＥ加工時の反応生成
物とダメージ層を取り除き、その後溝部１０の内表面を
熱酸化して酸化膜１１を形成する（図８（ｂ））。次
に、減圧ＣＶＤなどによりポリシリコン膜１２を溝部１
０の内部及びＣＶＤ酸化膜３の上に堆積する（図９
（ａ））。次に、ポリシリコン膜１２を被ポリッシング
膜として図１６に示すポリッシング装置を用いて１回目
のポリッシングを行う。このポリッシング装置に用いる
研磨剤には、研磨粒子として窒化珪素粒子が硝酸からな
る溶媒にコロイド状態で分散されている。窒化珪素粒子
は界面活性剤を混合して分散させても良い。研磨剤の粘
度は、１〜１０ｃｐが適当であり、ポリッシング温度
は、２０〜７０℃が適している。研磨粒子の２次粒子径
は、６０〜３００ｎｍが適当である。この１回目のポリ
ッシングにおけるストッパー膜にはＣＶＤ酸化膜３が用
いられる。図９（ｂ）に、ポリシリコン膜１２をこのポ
リッシング装置で平坦化した後の状態を示す。酸化膜３
をストッパー膜として使用しているため選択ポリッシン
グができることからディッシングは生じない。１回目の
ポリッシング後は、ＣＶＤ酸化膜３をＨＦを含むエッチ
ング液によりエッチングする（図１０（ａ））。ＣＶＤ
酸化膜３を取り除く結果ポリシリコン膜１２は、半導体
基板１から突出した状態になっている。
【００１６】次に、この突出した状態のポリシリコン膜
１２を被ポリッシング膜として図１６に示すポリッシン
グ装置を用いて２回目のポリッシングをする。このポリ
ッシング装置に用いる研磨剤は前記１回目のポリッシン
グと同じである。図１０（ｂ）に、ポリシリコン膜１２
をこのポリッシング装置で平坦化した後の状態を示す。
この平坦化によりディッシングされずに溝部がポリシリ
コン膜１２で埋め込まれる。窒化珪素膜２の一部は、そ
のままＬＯＣＯＳ用のマスクとして使用されるので、そ
の部分の上には、フォトリソグラフィ工程を経てフォト
レジスト１３が形成される（図１１（ａ））。そして、
窒化珪素膜２のフォトレジスト１３で被覆されている領
域を除く領域をＲＩＥ等で除去後、フォトレジストを剥
離する（図１１（ｂ））。そして、熱処理により半導体
基板１表面をＬＯＣＯＳ酸化膜１４で被覆する（図１
２）。ＬＯＣＯＳマスクは周辺部がオーバーポリッシュ
のために薄くなりバーズビークができるが、これは従来
より小さく形成されるので、エリア面積がデバイス特性
に大きく影響するほど影響されることはない。ここでは
窒化珪素粒子を研磨粒子に用いているのでストッパー膜
である窒化珪素膜２（１回目ポリッシング）に対して５
０〜１０００の選択比と０．８〜１．１μｍ／ｍｉｎ以
上のポリッシング速度を得ることができる。酸化膜をス
トッパー膜にする場合（２回目ポリッシング）は、選択
比が２〜３程度になる。
【００１７】従来の方法で半導体基板１の被ポリッシン
グ膜をポリッシングする場合において、図１０（ａ）で
示す飛び出したポリシリコン膜１２をポリッシングして
平坦化する場合は、窒化珪素膜２をストッパー膜とする
ため、選択性が低いことが原因となりディッシングされ
て溝部を埋め込んだポリシリコン膜１２に凹みとストッ
パー膜に片縁減りが生じる（図１９（ａ））。窒化珪素
膜の一部は、そのままＬＯＣＯＳマスクとして使用する
ので、フォトリソグラフィ工程を経て窒化珪素膜２のＬ
ＯＣＯＳマスクとなる部分の上にフォトレジスト１３を
形成する（図１９（ｂ））。窒化珪素膜２のフォトレジ
スト１３に被覆されている領域以外の領域をＲＩＥ等で
除去後、フォトレジスト１３を剥離する。そして、半導
体基板１の表面を熱処理してＬＯＣＯＳ酸化を行う（図
２０（ｂ））。この様な従来の方法ではマスクは周辺部
がオーバーポリッシュのために薄くなりバーズビークが
大きく入り、デバイスエリアが狭くなってしまう。この
エリア面積は、デバイス特性に大きく影響することが知
られており、コントロールしなければならない。本発明
では、新規な構成の研磨剤を使用することにより図１０
（ｂ）に示すような良好な平坦形状を得ることができ、
その結果図１２に示すようなＬＯＣＯＳパターン変換差
がない良好な加工形状を得ることができる。
【００１８】次に、図１３及び図１４を参照して第３の
発明の実施の形態を説明する。最近、ＣＭＰ技術が高集
積デバイスの製造プロセスに用いられており、本発明は
このプロセスに適用できる。ここに示す埋め込み金属配
線方法では図１６のポリッシング装置を用いて埋め込み
Ｃｕ配線を形成する。研磨剤には窒化珪素粒子を研磨粒
子として硝酸からなる溶媒にコロイド状態で分散混入さ
せる。研磨剤に窒化珪素粒子を用いているのでポリッシ
ング速度は、０．５〜１．０μｍ／ｍｉｎと速く、また
この窒化珪素粒子を分散させた研磨剤を用いたポリッシ
ングにおいて半導体基板上のストッパー膜としてこの粒
子と同じ材料である窒化珪素膜を用いるとストッパー膜
に対する選択比は著しく高くなる。この窒化珪素粒子を
含む研磨剤を用いてポリシリコン膜や酸化シリコン膜な
ど他の材料をストッパー膜にしてもやはりその選択比
は、窒化珪素膜の場合ほど高くはないが、従来から知ら
れている研磨粒子を用いる場合より大きい。窒化珪素粒
子の研磨剤への分散は界面活性剤などを用いて分散効率
を高めることができる。
【００１９】半導体基板１上にＳｉＯ2 などからなるＣ
ＶＤ酸化膜３及びプラズマＣＶＤで形成されたＳｉＯ2
などの酸化膜（以下、プラズマ酸化膜という）１５を続
けて形成する（図１３（ａ））。次で、プラズマ酸化膜
１５をパターニングして所定箇所に溝部１７を形成する
（図１３（ｂ））。溝部１７内及びプラズマ酸化膜１５
の全面にＣｕ膜１６を堆積する（図１３（ｃ））。次
に、図１６のポリッシング装置によりプラズマ酸化膜１
５をストッパー膜としてＣｕ膜１６をポリッシングす
る。プラズマ酸化膜１５が露出した段階でＣｕ膜１６の
ポリッシングを終了させる。この処理により溝部１７内
にのみＣｕ膜が埋め込まれ、Ｃｕ膜の埋め込みＣｕ配線
１６が形成される（図１４（ａ））。このポリッシング
により半導体基板１の表面がディッシングのない平坦化
された表面がえられる。続く２層目のプラズマ酸化膜
（ＳｉＯ2 ）１８の形成が容易になる（図１４
（ｂ））。このＣＭＰ法による平坦化により２層目、３
層目の電極配線（図示せず）の形成も容易となる。
【００２０】この発明の実施の形態において、下地酸化
膜や配線金属材料として、プラズマＣＶＤＳｉＯ2 膜や
Ｃｕ膜などを用いたがそれぞれの所定の絶縁性能や金属
配線としての性能を満たせば、プラズマＣＶＤＳｉ3 Ｎ
4 膜やＡｌ、Ａｕ、Ｗその他合金等他の材料であっても
良く、この下地酸化膜に形成された配線溝の深さや被着
した配線用金属材料の膜厚も適宜選択することができ
る。図１５は、第２の発明の実施の形態において研磨剤
を用いてポリッシングを行ったときの半導体基板上の被
ポリッシング膜のポリッシングレートの研磨粒子の２次
粒子径依存性を示す特性図である。縦軸は、ポリッシン
グレート（ｎｍ／ｍｉｎ）を示し、横軸は、研磨剤に分
散された研磨粒子の２次粒子の粒子径（ｎｍ）を示す。
図に示すように、硝酸を溶媒とし、これに窒化珪素粒子
を研磨粒子として分散させた研磨剤を用いてシリコン半
導体基板上の被ポリッシング膜（ポリシリコン膜）をポ
リッシングする。研磨粒子の２次粒子径が５０ｎｍ程度
であると、ポリッシングレートは、４１．２ｎｍ／ｍｉ
ｎ程度であるのに対し、この２次粒子径が６０ｎｍを越
えるとポリッシングレートは、８１０．８ｎｍ／ｍｉｎ
に達する。２次粒子径がさらに大きく２００〜２６０ｎ
ｍ程度になると、ポリッシングレートは、さらに大きく
なり、１１０８．４ｎｍ／ｍｉｎになる。
【００２１】このように研磨粒子の２次粒子径が大きく
なるにしたがってポリッシングレートは、大きくなり、
２次粒子径が６０ｎｍ付近で臨界的に増大する。研磨粒
子の粒子径が小さいときはケミカルポリッシングが主体
になってポリッシングが行われ（ケミカルポリッシング
律速）、粒子径が大きくなるにつれてメカニカルポリッ
シングの作用が強くなる（メカニカルポリッシング律
速）。２次粒子では、粒子径が６０ｎｍにおいてメカニ
カルポリッシング強く作用するようになるものと思われ
る。とくに、被ポリッシング膜としてポリシリコン膜を
用いるときに顕著に上記の作用が現れる。研磨粒子の一
次粒子径が０．０１〜１０００ｎｍの範囲は、半導体基
板上の被ポリッシング膜をポリッシングするのに適した
範囲である。このように、研磨粒子は、大きければ大き
いほどポリッシングレートが増大するが、粒子径が必要
以上に大きくなると、被ポリッシング膜である半導体基
板上の酸化膜の表面に傷が目立つようになり、この傷に
金属が入り込んで短絡事故を起こすようになる。この様
な傷が少なく、平坦な面をもつ被ポリッシング膜を形成
するためには、この２次粒子径は３００ｎｍを越えない
のが良く、とくに６０〜１００ｎｍが傷のない面を形成
する上で好ましい。しかし、半導体装置の微細化が進む
につれて少しの傷でも半導体装置の特性に影響がでるよ
うになるので、粒子径は可能な限り小さい方がよい。研
磨剤に用いられる溶媒には硝酸以外にも乳化剤、水、界
面活性剤、油脂、イオン水などが用いられる。溶媒には
酸性溶媒が主として用いられ、その代表的な例が硝酸で
ある。アルカリ溶媒としては、例えば、アンモニアやピ
ペラジンのようなアミンがあり、また、ＫＯＨやＮａＯ
Ｈなどの無機アルカリも本発明では用いられる。
【００２２】また、本発明の研磨剤は、ＣＭＰ処理時に
おいてポリッシング装置に装着された半導体基板をポリ
ッシングする際に、研磨剤を半導体基板の加工点に供給
すると同時に分散剤（イオン水）も加工点に供給する。
この加工点まで研磨剤と分散剤とを分離しておくのは、
イオン水と溶媒が反応して研磨剤が劣化するのと、とく
にアルカリイオン水は長く保持することができないため
である。予め分散剤（イオン水）を研磨剤（スラリー）
に加えて希釈された研磨剤を形成することもできる。こ
のような研磨剤は、研磨剤だけが研磨に寄与するのでは
なく、分散剤による補助的な研磨作用も有る。また、研
磨剤の溶媒にも分散作用がある。なお、実施例では、ス
トッパー膜と研磨粒子とを同じ材料で形成しているが、
本発明は、このような組み合わせに限定されるものでは
なく、研磨粒子が窒化珪素であればストッパー膜はどの
様な材料を用いても良い。
【００２３】
【発明の効果】窒化珪素からなる研磨粒子を溶媒にコロ
イド状態で分散させた研磨剤は、ポリッシングレートが
大きく、被ポリッシング膜の平坦化を効率良く行うこと
ができる。そして、この研磨剤を半導体基板をポリッシ
ングするＣＭＰに適用することによって被ポリッシング
膜に対してディシングのない加工形状を得ることができ
る。
【図面の簡単な説明】
【図１】第１の発明の実施の形態のポリッシングを説明
する半導体基板の断面図。
【図２】第１の発明の実施の形態のポリッシングを説明
する半導体基板の断面図。
【図３】第１の発明の実施の形態のポリッシングを説明
する半導体基板の断面図。
【図４】第１の発明の実施の形態のポリッシングを説明
する半導体基板の断面図。
【図５】第１の発明の実施の形態のポリッシングを説明
する半導体基板の断面図。
【図６】第２の発明の実施の形態のポリッシングを説明
する半導体基板の断面図。
【図７】第２の発明の実施の形態のポリッシングを説明
する半導体基板の断面図。
【図８】第２の発明の実施の形態のポリッシングを説明
する半導体基板の断面図。
【図９】第２の発明の実施の形態のポリッシングを説明
する半導体基板の断面図。
【図１０】第２の発明の実施の形態のポリッシングを説
明する半導体基板の断面図。
【図１１】第２の発明の実施の形態のポリッシングを説
明する半導体基板の断面図。
【図１２】第２の発明の実施の形態のポリッシングを説
明する半導体基板の断面図。
【図１３】第３の発明の実施の形態のポリッシングを説
明する半導体基板の断面図。
【図１４】第３の発明の実施の形態のポリッシングを説
明する半導体基板の断面図。
【図１５】ポリッシング時の被ポリッシング膜のポリッ
シングレートの研磨粒子の２次粒子径依存性を示す特性
図。
【図１６】本発明及び従来のポリッシング装置の断面
図。
【図１７】従来のポリッシング方法を説明する半導体基
板の工程断面図。
【図１８】従来のポリッシング方法を説明する半導体基
板の工程断面図。
【図１９】従来のポリッシング方法を説明する半導体基
板の工程断面図。
【図２０】従来のポリッシング方法を説明する半導体基
板の工程断面図。
【符号の説明】
１・・・半導体基板、 ２・・・窒化珪素膜、
３、６・・・ＣＶＤ酸化膜、 ４、９、１３・・・フ
ォトレジスト、 ５、１０、１７・・・溝部、７・・
・窪み、 ８・・・バッファ酸化膜、 １１・・・
酸化膜、１２・・・ポリシリコン膜、 １４・・・Ｌ
ＯＣＯＳ酸化膜、 １５、１８・・・プラズマ酸化
膜、 １６・・・Ｃｕ膜、埋め込みＣｕ配線、２０・
・・ウェーハ、 ２１・・・ステージ、 ２２・・
・ベアリング、２３・・・研磨盤受け、 ２４・・・
研磨盤、 ２５・・・研磨布、２６・・・駆動シャフ
ト、 ２７・・・モーター、 ２８・・・回転ベル
ト、 ２９・・・テンプレート、 ３０・・・吸着
布、 ３１・・・吸着盤、 ３２・・・駆動シャ
フト、３３・・・モーター、 ３４、３５・・・ギ
ア、 ３６・・・駆動台、 ３７・・・シリンダ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−278822（ＪＰ，Ａ) 特開 平７−254579（ＪＰ，Ａ) 特開 平７−193034（ＪＰ，Ａ) 特開 平７−41754（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) C09K 3/14 H01L 21/304 B24B 37/00 - 37/04

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 窒化珪素粒子からなる研磨粒子を所定粘
    度の溶媒にコロイド状態で分散させ、前記溶媒にコロイ
    ド状態で分散された研磨粒子の２次粒子の粒子径が６０
    〜３００ｎｍであり、且つＣＭＰに用いることを特徴と
    する研磨剤。
  2. 【請求項２】 イオン水をさらに加えることを特徴とす
    る請求項１に記載の研磨剤。
  3. 【請求項３】 前記研磨剤の粘度は、１〜１０センチポ
    イズ（ｃｐ）であることを特徴とする請求項１又は請求
    項２に記載の研磨剤。
  4. 【請求項４】 前記溶媒には硝酸を用いることを特徴と
    する請求項１乃至請求項３のいずれかに記載の研磨剤。
JP11057596A 1995-11-13 1996-04-08 研磨剤 Expired - Fee Related JP3514908B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP11057596A JP3514908B2 (ja) 1995-11-13 1996-04-08 研磨剤
TW085112029A TW438871B (en) 1995-11-13 1996-10-02 A polishing slurry
US08/747,382 US5861054A (en) 1995-11-13 1996-11-12 Polishing slurry
EP96118201A EP0773269B1 (en) 1995-11-13 1996-11-13 Polishing slurry
CN96121008A CN1072699C (zh) 1995-11-13 1996-11-13 抛光剂
KR1019960053381A KR100259936B1 (ko) 1995-11-13 1996-11-13 연마제
DE69619197T DE69619197T2 (de) 1995-11-13 1996-11-13 Poliersuspension

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-317054 1995-11-13
JP31705495 1995-11-13
JP11057596A JP3514908B2 (ja) 1995-11-13 1996-04-08 研磨剤

Publications (2)

Publication Number Publication Date
JPH09194823A JPH09194823A (ja) 1997-07-29
JP3514908B2 true JP3514908B2 (ja) 2004-04-05

Family

ID=26450180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11057596A Expired - Fee Related JP3514908B2 (ja) 1995-11-13 1996-04-08 研磨剤

Country Status (7)

Country Link
US (1) US5861054A (ja)
EP (1) EP0773269B1 (ja)
JP (1) JP3514908B2 (ja)
KR (1) KR100259936B1 (ja)
CN (1) CN1072699C (ja)
DE (1) DE69619197T2 (ja)
TW (1) TW438871B (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0786504A3 (en) * 1996-01-29 1998-05-20 Fujimi Incorporated Polishing composition
US5916819A (en) 1996-07-17 1999-06-29 Micron Technology, Inc. Planarization fluid composition chelating agents and planarization method using same
US5827781A (en) * 1996-07-17 1998-10-27 Micron Technology, Inc. Planarization slurry including a dispersant and method of using same
US6152976A (en) * 1996-08-30 2000-11-28 Showa Denko Kabushiki Kaisha Abrasive composition for disc substrate, and process for polishing disc substrate
US20090255189A1 (en) * 1998-08-19 2009-10-15 Nanogram Corporation Aluminum oxide particles
US20090075083A1 (en) * 1997-07-21 2009-03-19 Nanogram Corporation Nanoparticle production and corresponding structures
US20060147369A1 (en) * 1997-07-21 2006-07-06 Neophotonics Corporation Nanoparticle production and corresponding structures
US6114248A (en) * 1998-01-15 2000-09-05 International Business Machines Corporation Process to reduce localized polish stop erosion
JP3672493B2 (ja) 1998-02-24 2005-07-20 昭和電工株式会社 半導体装置研磨用研磨材組成物及びそれを用いた半導体装置の製造方法
US6468909B1 (en) 1998-09-03 2002-10-22 Micron Technology, Inc. Isolation and/or removal of ionic contaminants from planarization fluid compositions using macrocyclic polyethers and methods of using such compositions
EP1148538A4 (en) * 1998-12-25 2009-10-21 Hitachi Chemical Co Ltd CMP ABRASIVE, LIQUID SUPPLEMENT FOR DASSEL AND SUBSTRATE POLISHING METHOD
US6375693B1 (en) 1999-05-07 2002-04-23 International Business Machines Corporation Chemical-mechanical planarization of barriers or liners for copper metallurgy
US6478837B1 (en) * 1999-06-28 2002-11-12 Showa Denko K.K. Abrasive composition substrate for magnetic recording disks and process for producing substrates for magnetic recording disk
TWI227726B (en) 1999-07-08 2005-02-11 Eternal Chemical Co Ltd Chemical-mechanical abrasive composition and method
US6221119B1 (en) * 1999-07-14 2001-04-24 Komag, Inc. Slurry composition for polishing a glass ceramic substrate
US7232529B1 (en) 1999-08-26 2007-06-19 Hitachi Chemical Company, Ltd. Polishing compound for chemimechanical polishing and polishing method
WO2001032799A1 (en) * 1999-11-04 2001-05-10 Nanogram Corporation Particle dispersions
US6293848B1 (en) * 1999-11-15 2001-09-25 Cabot Microelectronics Corporation Composition and method for planarizing surfaces
US6527817B1 (en) 1999-11-15 2003-03-04 Cabot Microelectronics Corporation Composition and method for planarizing surfaces
US6461958B1 (en) 2000-02-04 2002-10-08 Seagate Technology Llc Polishing memory disk substrates with reclaim slurry
DE10048477B4 (de) 2000-09-29 2008-07-03 Qimonda Ag Verfahren zum chemisch-mechanischen Polieren von Schichten aus Metallen der Platingruppe
JP2003068751A (ja) * 2001-08-27 2003-03-07 Nec Yamagata Ltd 半導体装置及びその製造方法
KR100499403B1 (ko) * 2002-03-06 2005-07-07 주식회사 하이닉스반도체 슬러리 제조 방법
KR100474537B1 (ko) * 2002-07-16 2005-03-10 주식회사 하이닉스반도체 산화막용 ｃｍｐ 슬러리 조성물 및 이를 이용한 반도체소자의 제조 방법
TWI256971B (en) * 2002-08-09 2006-06-21 Hitachi Chemical Co Ltd CMP abrasive and method for polishing substrate
US20040216388A1 (en) * 2003-03-17 2004-11-04 Sharad Mathur Slurry compositions for use in a chemical-mechanical planarization process
JP4698144B2 (ja) * 2003-07-31 2011-06-08 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4954462B2 (ja) * 2004-10-19 2012-06-13 株式会社フジミインコーポレーテッド 窒化シリコン膜選択的研磨用組成物およびそれを用いる研磨方法
KR100697293B1 (ko) * 2005-10-04 2007-03-20 삼성전자주식회사 화학기계적 연마용 연마제 및 이를 이용한 화학기계적연마방법
JP2007160496A (ja) * 2005-11-15 2007-06-28 Shinshu Univ ワーク研磨装置およびワーク研磨方法
JP2007234784A (ja) * 2006-02-28 2007-09-13 Fujimi Inc 研磨用組成物
JP2008117807A (ja) * 2006-10-31 2008-05-22 Fujimi Inc 研磨用組成物及び研磨方法
JP2008130988A (ja) * 2006-11-24 2008-06-05 Fujimi Inc 研磨用組成物及び研磨方法
JP6196589B2 (ja) * 2014-07-25 2017-09-13 東芝メモリ株式会社 半導体装置の製造方法および半導体製造装置
JP6669331B2 (ja) * 2015-05-19 2020-03-18 昭和電工株式会社 研磨組成物、及びその研磨組成物を用いた研磨方法
CN106048323A (zh) * 2016-07-13 2016-10-26 安徽祈艾特电子科技股份有限公司 一种汽车电子封装用纳米氮化硅增强铝镁合金材料及其制备方法
KR102656824B1 (ko) * 2016-12-22 2024-04-11 일루미나, 인코포레이티드 유동셀 패키지 및 이의 제조 방법
CN108682650B (zh) * 2018-04-02 2019-06-14 长江存储科技有限责任公司 表面平坦化方法及半导体多层互连结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61271376A (ja) * 1985-05-27 1986-12-01 Toshiba Corp ラツピング用スラリ−
US4690693A (en) * 1985-12-05 1987-09-01 Gte Products Corporation High purity silicon nitride polishing compound
US4735679A (en) * 1987-03-30 1988-04-05 International Business Machines Corporation Method of improving silicon-on-insulator uniformity
JPH01187930A (ja) * 1988-01-22 1989-07-27 Nippon Telegr & Teleph Corp <Ntt> 研磨剤及び研磨方法
JPH02109332A (ja) * 1988-10-19 1990-04-23 Canon Inc 半導体基板の製造方法
US5084071A (en) * 1989-03-07 1992-01-28 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US4954142A (en) * 1989-03-07 1990-09-04 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US5032202A (en) * 1989-10-03 1991-07-16 Martin Marietta Energy Systems, Inc. Plasma generating apparatus for large area plasma processing
JP2689706B2 (ja) * 1990-08-08 1997-12-10 上村工業株式会社 研磨方法
WO1993001129A1 (en) * 1991-07-03 1993-01-21 Novosibirsky Zavod Iskusstvennogo Volokna Carbon composition and method of obtaining it
US5376222A (en) * 1991-09-04 1994-12-27 Fujitsu Limited Polishing method for polycrystalline silicon
US5225034A (en) * 1992-06-04 1993-07-06 Micron Technology, Inc. Method of chemical mechanical polishing predominantly copper containing metal layers in semiconductor processing
US5213591A (en) * 1992-07-28 1993-05-25 Ahmet Celikkaya Abrasive grain, method of making same and abrasive products
US5607718A (en) * 1993-03-26 1997-03-04 Kabushiki Kaisha Toshiba Polishing method and polishing apparatus
US5603739A (en) * 1995-06-09 1997-02-18 Diamond Scientific, Inc. Abrasive suspension system

Also Published As

Publication number Publication date
KR970030440A (ko) 1997-06-26
TW438871B (en) 2001-06-07
CN1072699C (zh) 2001-10-10
EP0773269B1 (en) 2002-02-13
DE69619197D1 (de) 2002-03-21
EP0773269A2 (en) 1997-05-14
CN1161998A (zh) 1997-10-15
KR100259936B1 (ko) 2000-06-15
EP0773269A3 (en) 1997-10-08
JPH09194823A (ja) 1997-07-29
US5861054A (en) 1999-01-19
DE69619197T2 (de) 2002-09-26

Similar Documents

Publication Publication Date Title
JP3514908B2 (ja) 研磨剤
JP3230986B2 (ja) ポリッシング方法、半導体装置の製造方法及び半導体製造装置。
US6423640B1 (en) Headless CMP process for oxide planarization
US5913712A (en) Scratch reduction in semiconductor circuit fabrication using chemical-mechanical polishing
US6365520B1 (en) Small particle size chemical mechanical polishing composition
KR100393368B1 (ko) Ｃｍｐ 연마 방법 및 반도체 제조 장치
EP1011131B1 (en) Methods for enhancing the metal removal rate during the chemical-mechanical polishing process of a semiconductor
US6429134B1 (en) Method of manufacturing semiconductor device
US5968239A (en) Polishing slurry
JPH10189602A (ja) 絶縁層内に埋め込み形および突起形の導電性プラグを形成する方法
US7063597B2 (en) Polishing processes for shallow trench isolation substrates
KR20000058021A (ko) 화학적 기계적 연마 처리 및 부품
JP2003514061A5 (ja)
JPH0745616A (ja) 半導体装置の製造方法
JPH07153725A (ja) トレンチ平坦化によるサブミクロン・ボンドｓｏｉ
JP4202826B2 (ja) 有機膜の化学的機械的研磨方法および半導体装置の製造方法
US5366924A (en) Method of manufacturing an integrated circuit including planarizing a wafer
US6045605A (en) Abrasive material for polishing a semiconductor wafer, and methods for manufacturing and using the abrasive material
US20080220585A1 (en) Method of manufacturing a semiconductor device
JP3161425B2 (ja) Ｓｔｉの形成方法
US6881675B2 (en) Method and system for reducing wafer edge tungsten residue utilizing a spin etch
US6114247A (en) Polishing cloth for use in a CMP process and a surface treatment thereof
US7109117B2 (en) Method for chemical mechanical polishing of a shallow trench isolation structure
US6211087B1 (en) Chemical wet etch removal of underlayer material after performing chemical mechanical polishing on a primary layer
US20070062910A1 (en) Complex CMP process and fabricating methods of STI structure and interconnect structure

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees