TW438871B - A polishing slurry - Google Patents

A polishing slurry Download PDF

Info

Publication number
TW438871B
TW438871B TW085112029A TW85112029A TW438871B TW 438871 B TW438871 B TW 438871B TW 085112029 A TW085112029 A TW 085112029A TW 85112029 A TW85112029 A TW 85112029A TW 438871 B TW438871 B TW 438871B
Authority
TW
Taiwan
Prior art keywords
abrasive
polishing
film
particles
polished
Prior art date
Application number
TW085112029A
Other languages
English (en)
Inventor
Naoto Miyashita
Masahiro Abe
Mariko Shimomura
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW438871B publication Critical patent/TW438871B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Description

43887 1 Αί. Β7 五、發明説明(1 ) 【發明所屬之技術領域】 本發明係關於一種研磨基板的研磨劑,特別是利用化學 機械研磨法(CMP)研磨半導體基板表面之際所用的研磨劑 〇 【先前技術】 研磨裝置具備研磨盤和吸附盤,該研磨盤係將研磨布貼 在表面上’利用馬達等旋轉,該吸附盤係旋轉自如地支持 基板’將旋轉的左板推到研磨盤上。使用此研磨裝置研磨 基板,一般係將旋轉基板的研磨面推到旋轉研磨盤上的研 磨布上,一面供給加工點研磨劑(也稱爲研漿),一面研磨 =利用此研磨裝置的研磨技術適用於半導體裝置或液晶等 所細微化的製品製造等》 經濟部中央標準局員工消費合作社印製 <诗先聞请背面之ii意事項再填ί本頁) 積體電路(1C)或大型積體電路(LSI)等半導體裝置係經 由以下程序所形成:設計形成於半導體基板上的積體電路 的設計程序、形成積趙電路所使用的描緣電予束等的罩幕 作成程序、由單晶鍵形成預定厚度的晶圓的晶圓製造程序 、在晶圓上形成積體電路等半導體元件的晶圓處理程序、 將晶圓分離成各半導體基板、封裝而形成半導體裝置的裝 配程序及檢查程序等》各程序中分別準備該程序所需的製 造裝置。在習知晶圓處理程序方面,作爲將金屬、多晶碎 、二氧化梦膜(Si〇2)等任意材料埋入渠溝或接觸孔等溝 (trench)部後使其表面平坦化的方法,習知的是回蝕反應性 離子姑刻法(Reactive Ion Etching) 〇 然而,此回蝕反應性離子蝕刻方法因回蝕抗蝕劑的塗体 -4 - ‘紙法尺度適用中國園豕祐準(CNS )八4規^格(2I0X29?公釐) * 438871 Αί. Β7____ 五、發明説明(2 ) 等程序變多、反應性離子姓刻損傷容易進入晶圓表面、良 好的平坦化困難及使用眞空系統裝置而構造複雜且使用危 險的蝕刻氣體等而各式各樣的問題點多。 於是’在最近取代回蝕反應性離子蝕刻法,研究CMP( 化學機械研磨法)起來。 圖1 6顯示實施CMP的研磨裝置概略,以下説明其機構。 圖爲也適用於本發明的習知研磨裝置的截面圖。在平台21 上透過軸承22配置研磨盤支承23。在此研磨盤支承23上安 裝研磨盤24。將研磨晶圓的研磨布25貼在研磨盤24上。爲 使研磨盤支承23及研磨盤24旋祷,驅動轴26連接於這些構 件的中心部分。此驅動軸26爲馬達27所透過旋轉皮帶28旋 轉。另一方面,晶圓20配置於和研磨布25對向的位置,固 定於爲眞空或浸水後貼在板上所裝在吸附盤3 1上的吸附布 30及導板29上。 吸附盤31連接於驅動軸32。此外,此驅動軸32爲馬達33 所透過齒輪34及35旋轉。驅動軸32固定於驅動台36上。驅 動台36安裝於氣缸37上,隨著此氣缸37上下移動,驅動台 3 6上下運動。研磨劑供給固定於吸附盤31上的晶圓20和研 磨布2 5之間。如此進行晶圓2 0的研磨。 使用此研磨裝置,如圖17及圖I8,埋入CVD(化學氣相沈 積)氧化膜,藉由以阻絕膜阻止研磨,可使埋入凹槽構造的 氧化膜完全平坦化。首先’在矽半導體基板1上沈積研磨二 氧化矽等氧化膜時成爲阻絕膜的氮化矽膜2。其後,沈積爲 CVD所形成的溝部形成用的成爲罩幕的二氧化矽氧化膜(以 * 5 · 本紙張尺度適用中國國家標準(CNS } A4规格(210X297公釐) ~ ~ ----------疼——-----、玎------Φ (請先聞请背面之ii:意事項再填X本頁) 經溱部中央標準局負工消费合作社印製 經濟部中央標準局員工消費合作社印裝 4388 7 1 λ, ____ B7 五、發明説明(3 ) 下稱爲CVD氧化膜)3 ^爲了將CVD氧化膜3及氮化矽膜2形 成圖案,在半導體基板1全面塗佈光阻抗蝕劑(未圖示),形 成圖案。 以光阻抗蝕劑爲罩幕,將CVD氧化膜3和成爲阻絕膜的氮 化發膜2利用RIE(反應性離子蝕刻)法同時開口而形成溝部5 後’以濕式處理去捧RIE加工時的反應生成物和損傷層(圖 17(a)) s其次’在半導體基板1上及前述溝部内沈積CVD氧 化膜6或BPSG(捧雜硼的磷矽玻璃)等(圖17⑼),用圖16所示 的研磨裝置研磨半導體基板1而使CVD氧化膜6平坦化(圖 1 8 (a))。其後’去掉爲阻絕膜的氮化矽膜2 (圖丨8(b))。在 習知研磨裝置方面,由於作爲研磨粒子,將氧化鈽粒子或 二氧化矽粒子等分散於研磨劑中使用,所以過度研磨而在 埋入溝中的CVD氧化膜6形成碟形的凹處7。除了氧化膜6的 凹處7之外,矽半導體基板1本身之溝之角部分也被蝕刻, 备進行後續製程時成爲問題。例如有時會因在凹處產生n+ 化及p+化的多晶矽或金屬殘留而發生多晶矽電阻異常或配 線短路等。 【發明欲解決之課題】 將研磨裝置用於氧化膜的平坦化時,該氧化膜係用於埋 入半導體基板溝部的氧化膜或多層配線的層間絕緣膜,爲 了過度研磨造成碟形或用作爲目的的膜厚阻止研磨,大多 使用阻絕膜。 研磨氧化㈣’向來將氧化—子或二氧化料子分散 於研磨劑中&用Η吏二氧化碎粒子分散研磨劑,研磨速度 ____ ** 6 - 本紙張尺度適用中國國家標準(CNS )八4規格(210父297公釐1 '--
Jill-----^------1T------^ (請先閲贫背面之)i意事項再填ί.本頁) 4388 7 1 AJ. B7 五、發明説明(4 ) 約0.10〜0.15微米(pm)/分,很慢。此外,使氧化鈽粒子分散 的研磨劑約0.5〜1.0微米(Mm)/分,具有快的研磨速度。然 而,使用採用氧化鈽粒子的研磨劑,以氮化矽膜爲阻絕膜 時,其選擇比約2,將多晶矽用於阻絕膜時,其選擇比約 1~2,很低,因此而有以下問題:變成過度研磨,會削到阻 絕膜3 另一方面,使二氧化矽粒子分散於研磨劑中使用時,將 氮化矽膜用於阻絕膜時選擇比2,將多晶矽膜用於阻絕膜 時選擇比1,也低,因此也有以下問題:一過度研磨就會 削到阻絕膜而碟形化。然而,此研磨劑因研磨速度約〇 . 1 5 微米(A m) /分,很慢,而容易控制切削量,一面控制,一 面減輕過度研磨造成的碟形量。 如此’現狀是沒有研磨速度十分大的研磨劑,即使是研 磨速度比較大的研磨劑,因對於阻絕膜選擇性低,也難以 芫全抑制碟形,因製程裕度(process margin)低而難以將化 學機械研磨(CMP)處理用於量產化製程。 本發明提供一種研磨基板之際所用的研磨速度大的研磨 劑及適合利用化學機械研磨法(CMP)使半導體基板之被研 磨膜平坦化之方法的研磨劑。 【解決課題之手段】 本發明在被研磨劑之研磨處理方面,其特徵在於:使用 研磨劑’該研磨劑係分散於由從氮化矽、碳化矽及石墨(石 墨係指碳石墨)所選擇的一種材料構成的研磨粒子中者。此 外’其特徵在於:將研磨劑適用於化學機械研磨(CMP)而 張尺度朝巾ns家料(CNS) (21(}>< 297公董) ----------裝------訂------竦 (請先閱请背面之法意事項再填f本頁) 經濟部中央標準局—工消費合作社印製 4388 7 AJ. Β7 Μ濟部中央樣準局員工消費合作社印製 五、發明説明(5 ) 研磨半導體基板上的被研磨劑,該研磨劑係分散了由從氮 化矽、碳化矽及石墨所選擇的一種材料構成的研磨粒子者 3研磨粒子的一次粒子直徑0.01〜1000 nm(毫微米)爲適當, 二次粒子直徑60〜300 nm爲適當°二次粒子直徑使用離心沈 降法測定,該離心沈降法係可測定0.0 1 "m(微米)以上的粒 子直徑的方法= 一次粒子稱爲粒子本身,二次粒子係分散於溶劑中時因 分子間力等作用而一次粒子凝聚所形成的膠體狀粒子,表 面領域在一次粒子附著或分離的不安定狀態。也有溶劑像 水等情況那樣,不會生成二次粒子的研磨劑,本發明中也 包含那樣的研磨劑。 使用此研磨劑實施化學機械研磨(CMP)時,也可以將研 磨劑用離子水等分散劑稀釋而利用。研磨劑的黏度1〜1 〇厘 泊(c p )爲適當。 使含有從氮化矽、碳化矽及石墨所選擇的一種材料的研 磨粒子分散於研磨劑中者具有高的硬度,比習知使研磨粒 子分散者研磨速度大,可有效進行被研磨膜的平坦化β此 外,將研磨劑用於研磨,該研磨劑係使含有從氮化矽、碳 化秒及碳所選擇的一種材料的研磨粒子分散,形成被研磨 膜的基板上的作爲阻絕膜,使用含有和前述材料同一材料 者時’對於阻絕膜可得到高的選擇比,可得到無碟形加工 形狀的被研磨膜》 含有從氮化碎、竣化矽及碳所選擇的一種材料的研磨粒 子作爲研磨劑的材料,因新穎、具有高的硬度而爲研磨速 __-8- 丰紙張尺度適用中國國家標準(CMS ) Α4規格(210Χ 297公瘦) --------------裝-- (諳先聞靖背面之洤意事項再填?本瓦) 1Τ 崠 經濟部中央標準局員工消費合作社印製 438871 AJ. _____B7_ 五、發明説明(6 ) 度大、最適合研磨處理的材料。特別是含有氮化矽的研磨 粒子,由於氮化矽膜向來常用於半導體裝置之層間絕緣膜 或保護絕緣膜等,所以可得到高純度的膜。再者,氮化碎 膜作爲阻絕膜也可以最後不去掉而在半導體基板上就那樣 利用作爲絕緣膜的一部分,所以適用於半導體裝置之製造 方法特別有用。 【發明之實施形態】 以下’參照圖面説明發明之實施形態。 當實施本發明之研磨時,使用在先前技術説明過的圖16 &研磨裝置。本發明之研磨裝置在以下之點和習知者不同 :具有供給新成分研磨劑的噴嘴等機構;但在圖所示的其 他部分則沒有顯著的不同’而以共同之圖顯示兩者。 首先’參照圖1至圖5説明第一發明之實施形態。圖爲説 明研磨半導體基板上的被研磨膜之方法的製程截面圖。本 發明之實施形態在半導體晶圓之研磨處理面方面,其特徵 在於:藉由使用使氮化矽粒子分散於由硝酸構成之溶劑中 的研磨劑’同時使用和阻絕膜材料相同成分的研磨粒子, 以提高和阻絕膜的選擇比者。 研磨粒子稱爲掌管下述功能的粒子:作用於被研磨膜且 機械地研磨被研磨膜。 研磨劑的黏度爲約2厘泊(cp) »圖顯示在砍半導體基板形 成溝部’以CVD氧化膜埋入此溝部,利用研磨裝置平坦化 的元件分離法和其製程《在矽半導體基板1上沈積厚度約7〇 nm研磨氧化膜成爲阻絕膜的氮化矽膜2。 _-9- 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ------------^.------ΪΤ------ {請先閱讀背面之:¾意事項再填本頁) 4388 Αί. Β7 經濟部中央標準局員工消費合作杜印製 五、發明説明(7 ) 其後’在氮化矽膜2上沈積成爲溝部形成用罩幕的CVD 氧化膜3(圖1(a))。爲了將罩幕及阻絕膜形成圖案,在 CVD氧化膜3全面塗佈光阻抗蝕劑4(圖。其次,將此 光阻抗蚀劑4形成圖案(圖2(a))。以所形成圖案的光阻抗 蚀劑4爲罩幕,將CVD氧化膜3和其下爲阻絕膜的氮化秒膜 2利用反應性離子蝕刻法(riE )等開口(圖2 (b))。其次,再 用RIE法形成溝部5(圖3(a))。形成溝部5後,利用濕式處 理形成去掉RIE加工時的反應生成物和損傷層的狀態。然 後’在氮化矽膜2上及溝部5沈積CVD氧化膜6或BPSG(摻 雜棚的磷矽玻璃)膜(圖3(b))。·以此CVD氧化膜6爲被研磨 膜,使用圖16所示的研磨裝置研磨。用於此研磨裝置的研 磨劑中,氮化矽粒子分散於溶劑(硝酸)中作爲研磨粒子。 爲了均勻分散於研磨劑中’使氮化矽粒子成爲膠體狀態而 分散。研磨劑的黏度1〜l〇cp爲適當。因爲黏性低,則難以 使粒子均勻分散,而黏性高,則機械研磨性變強,晶圓的 翹曲或膜厚的均句性會大幅影響化學機械研磨(CMP)後的 均勻性。因此,均勻的研磨困難。 研磨溫度20〜7(TC適當,特別是在高溫處理方面,化學的 作用變強。氮化矽粒子的粒徑,一次粒子使用〇.〇l〜1000nm 的範圍。超過1 OOOnm,則機械研磨性過強而化學研磨性的 影響極端變少,並不理想。此外,比〇. 〇 1 n m小,則機械研 磨性變弱,無法進行保持平衡的研磨。特別是—次粒子最 好是10〜4Onm,可進行機械研磨性和化學研磨性平衡良好 的研磨。此外,在成爲膠體狀態等的二次粒子方面, -10 - 本紙乐尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' 經濟部中央標準局員工消費合作社印裝 4 388 7 1 Μ. ______ Β7 五、發明説明(8 ) 60〜300nm爲適當,特別是60〜lOOnm較佳。 在本發明方面,爲了使分傲性良好,除了研磨粒子之外 ’例如也可以混合於界面活性劑中而使其分散3 圖4(a)顯示使CVD氧化膜6用此研磨裝置平坦化後的狀態 。研磨後’蝕刻除去爲阻絕膜的氮化矽膜2(圖4(b))。此後 ’進行精加工的研磨’同樣加工半導體基板面和CVD氧化 模6的表面(圖5)。利用此研磨’可在矽半導體基板1及埋入 的CVD氧化膜6上得到無碟形的良好加工形狀。 在本發明之實施形態方面’由於使用氮化矽粒子作爲研 磨粒子’所以對於爲阻絕膜的氮化矽膜2,可得到5〇〜1〇〇〇 的選擇比和約0.5〜1微米/分以上的研磨速度。 此外,就研磨劑而言’該研磨劑係將和形成於半導體基 板上的阻絕膜相同材料用於研磨粒子者,也可以使用石黑 粒子或碳化矽粒子等取代氮化矽粒子。當然要將石墨膜或 碳化珍膜分別用於這種情況的阻絕膜。以相同材料構成研 磨劑中所含的研磨粒子和設於形成被研磨膜的基板上的阻 絕膜時,對於阻絕膜可得到高的選擇比,但使石墨膜气硬 化矽膜等成爲阻絕膜,對於阻絕膜的具體選擇比就會因所 磨溫度或研磨盤的轉數等研磨條件而大幅改變β 其次’參照顯示圖6至圖1 2之研磨製程的截面圖,說明 弟·一發明之實施形態。對照這些圖’ 一面比較顯示習知听 磨結果的圖19及圖20,一面説明發明實施形態的效果^ 本發明之實施形態在半導體基板之研磨處理方面, ^ 精由 使用和阻絕膜材料相同成分的研磨劑作爲研磨劑,以提$ -11 _ 本纸泜尺度適用中國國家榡準(CNS ) A4規格(210X297公釐) — _—--------装------訂------峰 1 (請先聞请背面之"意事項再項?本頁) 438871 AJ. B7 五、發明説明(9 ) 和阻絕膜的選擇比。半導趙基板上作爲對象的被研磨膜係 由多晶矽膜構成》素來研磨多晶矽膜時,係使二氧化矽粒 子分散於研磨劑中使用,但此處係以氮化矽粒子爲研磨粒 子。將矽基板1主面熱氧化厚度10〜50nm程度,形成緩衝氧 化獏(Si〇2)8(圖6(a))=其後,在緩衝氧化膜8上沈積厚度 70nm程度氮化矽膜2(圖6(b)),該氮化矽膜2係用於研磨第 二次的多晶矽膜時的阻絕膜且用於保護元件領域的罩幕。 其後’在氮化矽膜2上沈積成爲溝部形成用罩幕的CVD氧化 膜3(圖7(a)) »爲了將罩幕及氮化矽膜形成圖案,在CVD氧化 膜3全面塗佈光阻抗触劑9,將Λ形成圖案(圖7(b))。 以此光阻抗蝕劑9爲罩幕,將CVD氧化膜3和成爲阻絕膜 的氮化矽膜2利用反應性離子蝕刻法(RIE)等同時開口(圖 80))。形成溝部10後,用濕式處理去掉RIE加工時的反應生 成物和損傷層,其後將溝部10的内表面熱氧化而形成氧化 膜11(圖8(b))。其次,利用減壓CVD等在溝部10内部及CVD 氧化膜3上沈積多晶矽膜12(圖9(a))。 其次,以多晶矽膜12爲被研磨膜,使用圖16所示的研磨 裝置進行第一次的研磨。用於此研磨裝置的研磨劑中,氮 化矽粒子分散於由硝酸構成的溶劑中作爲研磨粒子。氮化 矽粒子也可以混合界面活性劑而使其分散。研磨劑的黏度 1〜10cp爲適當,研磨溫度20〜70°C適當。研磨粒子的二次粒 子直徑60〜300nm爲適當。CVD氧化膜3用於此第一次研磨 的阻絕膜。圖9(b)顯示使多晶矽膜12用此硏磨裝置平坦化 後的狀態。由於使用氧化膜3作爲阻絕膜,能夠選擇硏磨, _____-12-___ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) f請先閑货背面之?意事項再填w本頁) ,裝. 訂 -1 翅濟部中央襟準局員工消費合作社印製 4388 7 1 AJ. B7 五、發明説明(10 ) 所以不會產生碟形》第一次研磨後,利用含有氫氟酸(HF) 的蝕刻液蝕刻CVD氧化膜3(圖10(a)) »去掉CVD氧化膜3的 結果,多晶矽膜12成爲從半導體基板1突出的狀態. 經濟部中央標準局貝工消費合作社印裝 (請先閏t背面之汶意事項再填Ϊ本頁) 其次’以此突出狀態的多晶矽膜12爲被研磨膜,使用圖 16所示的研磨裝置進行第二次研磨。用於此研磨裝置的研 磨劑和前述第一次的研磨相同。圖10(b))顯示使多晶矽膜12 用此研磨裝置平坦化後的狀態》不會因此平坦化而形成碟 形,溝部爲多晶矽膜12所埋入。氮化矽膜2的一部分照樣用 作矽區域氧化(LOCOS)用的罩幕,所以經過光刻 (photolithography)製程將光阻抗蝕劑13形成於該部分上(圖 11(a))。然後,用反應性離子蝕刻法(RIE)等除去除了以氮 化矽膜2之光阻抗蝕劑Π覆蓋的領域之外的領域後,剥離光 阻抗蝕劑(圖11(b))。然後,利用熱處理將半導體基板丨表面 以LOCOS氧化膜14覆蓋(圖12) "LOCOS罩幕因周邊部過度研 磨而變薄’雖然形成鳥嘴(Bird's Beak),但因這比以往小地 形成而沒有像區域面積大幅影響元件特性那樣受到影響β 此處’由於將氮化碎粒子用於研磨粒子,所以對於爲阻 絕膜的氮化矽膜2(第一次研磨),可得到50〜1〇〇〇的選擇比 和〇_8〜1.1微米/分以上的研磨速度。使氧化膜成爲阻絕膜時 (第二次研磨),選擇比變成2〜3程度。 在以習知方法研磨半導體基板1之被研磨膜的情況方面, 研磨圖10(a)所示的突出多晶矽膜12而使其平坦化時,由於 以氮化矽膜2爲阻絕膜,所以選擇性低成爲原因,因形成碟 形而在埋入溝部的多晶矽膜12產生凹處和在阻絕膜產生單 _____________-13-_______ 1紙張尺度顧巾關家辟(〇^)44胁(2獻297公釐) ' ~~ 經济部中央樣準局負工消費合作.杜印製 438871 AJ ______.___B7___ 五、發明説明(Ή ) 邊減少(圖19(a)) »氮化矽膜的一部分照樣用作LOCOS罩幕 ’所以經過光刻製程在氮化矽膜2成爲LOCOS罩幕的部分上 面形成光阻杭蝕劑13(圖19(b))。用RIE等除去爲氮化矽膜2 之光阻抗蝕劑13所覆蓋的領域以外的領域後,剝離光阻抗 蚀劑13。然後,將半導體基板1表面熱處理,進行LOCOS 氧化(圖2〇(b))。在這種習知方法方面,罩幕因周邊部過度 研磨而變薄,鳥嘴大幅進入,元件區域變窄。已知此區域 面積會大幅影響元件特性,必須加以控制。 在本發明方面,藉由使用新穎結構的研磨劑,可得到如 圖10(b)所示的良好平坦形狀,該結果,可得到無圖丨2所示 之類的LOCOS圖案變換差的良好加工形狀。 其次’參照圖1 3及圖1 4説明第三發明之實施形態。 最近化學機械研磨(CMP)技術用於高積集元件的製程, 本發明可適用於此製程。在此處所示的埋入金屬配線方法 方面’係使用圖16之研磨裝置形成埋入銅(cu)配線。研磨 劑中使氮化矽粒子分散混入由硝酸構成的溶劑作爲研磨粒 予。由於將氮化矽粒子用於研磨劑’所以研磨速度0 54 〇 微米/分’很快,而在使用使此氮化矽粒子分散的研磨劑的 研磨方面’若使用和此粒子相同材料的氣化碎膜作爲半導 體基板上的阻絕膜,則對於阻絕膜的選擇比會顯著變高。 使用含有此氮化矽粒子的研磨劑,以多晶梦膜或氧化碎膜 等其他材料爲阻絕膜,其選擇比沒有像氮化矽膜的情況那 樣高’但也比使用習知研磨粒子的情況大。氮化碎粒子分 散於研磨劑中,使用界面活性劑等可提高分散效率。 本紙诙尺度適用中國國家標準(CNS ) A4規格(21〇χ297公釐) (請先聞读背面之法意事項再填?本頁> .裝. 訂 線 經濟部中央標準局貝工消費合作社印製 438871 AJ. _B7 五、發明説明(12 ) 在半導體基板1上繼續形成由二氧化矽等構成的CVD氧化 膜3及以電漿CVD形成的二氧化矽等氧化膜(以下稱爲電漿 氧化膜)15(圖13(a))。其次’將電漿氧化膜15形成囷案,在 預定地方形成溝部17(圖13(b))。在溝部17内及電装氧化膜 15全面沈積銅(Cu)膜16(圖13(c))。其次’利用圖16之研磨 裝置,以電漿氧化膜15爲阻絕膜,研磨銅膜16。在電浆氧 化膜15露出的階段使銅膜16的研磨結束。利用此處理,只 在溝部17内埋入銅膜’形成銅膜的埋入銅配線16(圖丨4(&)) 〇 利用此研磨可得到半導體基板1表面無碟形的平坦化表面 =繼續第二層的電漿氧化膜(二氧化矽)18的形成容易(圖 14(b))。藉由此化學機械研磨CMP)法的平坦化,第二層、 第三層的電極配線(未圖示)的形成也容易。 在本發明之實施形態方面,雖然使用電槳CVD二氧化妙 膜或銅膜作爲底層氧化膜或配線金屬材料,但若滿足各預 定的絕緣性能或作爲金屬配線的性能,則也可以是電漿 CVD四氮化三矽膜或鋁、金、鎢及其他合金等其他材料, 形成於此底層氧化膜的配線溝深度或黏附的配線用金屬材 料膜厚也可以適當選擇。 圖15爲顯示在第二發明實施形態方面使用研磨劑進行研 磨時的半導體基板上被研磨膜研磨速度的研磨粒子之二次 粒子直徑相關性的特性圖。縱橫顯示研磨速度(毫微米/分) ,橫軸顯示分散於研磨劑中的研磨粒子之二次粒子的粒徑( 毫微米)。如圖所示,以硝酸爲溶劑,使用以氮化矽粒子爲 _-J5-___ 本紙張尺度適i中國國家標準(CNS )A4規格(210X297公釐) (請先閲靖背面之,¾意事項再填ί本頁) .裝 訂 ^ 4388 7 1 M- B7 經濟部中央標隼局員工消費合作杜印製 五、發明説明(13 研磨粒子且使其分散於溶劑中的研磨劑研磨矽半導體基板 上的被研磨膜(多晶矽膜)。研磨粒子之二次粒子直徑爲5〇 毫微米程度’則研磨速度爲41.2毫微米/分程度,相對於此 ’此二次粒子直徑超過6〇毫微米,則研磨速度達到810.8毫 微米/分。二次粒子直徑更大,變成2〇〇〜260毫微米程度, 則研磨速度更大,變成1108.4毫微米/分。 如此’隨著研磨粒子之二次粒子直徑變大,研磨速度變 大,二次粒子直徑在60毫微米附近臨界地增大。 研磨粒子之粒子直徑小時,化學研磨成爲主體而進行研 磨(化學研磨速度控制),随著粒子直徑變大,機械研磨的 作用變強(機械研磨速度控制)。在二次粒子方面,被認爲 粒子直控在6 0毫微米會機械研磨強烈起作用。特別是使用 多晶碎膜作爲被研磨膜時,上述作用會顯著地出現。研磨 粒子之一次粒子直徑0.01M000毫微米的範圍,係適合研磨 半導體基板上的被研磨膜的範園。 如此,研磨粒子越大,研磨速度越增大,但粒子直徑過 度地變大’在爲被研磨膜的半導體基板上的氧化膜表面傷 就會顯眼,金屬進入此傷就會引起短路事故。要形成這種 傷少、具有平坦面的被研磨膜,此二次粒子直徑不超過 3 00毫微米即可,特別是6〇〜1〇〇毫微米在形成無傷之面上 較佳,然而’隨著半導體裝置的細微化進展,即使少許的 傷’影響也會出現在半導體裝置的特性上,所以粒子直徑 盡量小較佳。 用於研磨劑的溶劑除了硝酸之外,也可使用乳化剤、水 -16 ^紙法尺度適用中國國家標準(CNS }以規狢(2】〇><297公着 —----------裝------訂------11 (請先閱说背面之ί£意事項再衅1/本耳」 64188 7 1 、8511598ί號專利申請案 中文説明書修正頁(86年12月)五、發明説明(14) 經濟部中央標準局員工消费合作杜印製 、界面活性劑、油脂 劑,其代表例爲硝酸。 此外,本發明之研磨劑係在化學機械研磨(cMp)處理時, 研磨裝在研磨裝置上的半導體基板之際,將研磨劑供給半 導體基板(加工點,同時分散劑(離子水)也供給加工點。到 此加工點分離研磨劑和分散劑,是因爲離子水和溶劑反應 而研磨劑劣化及特別是鹼離子水不能長久保持的緣故。 也可以預先形成研磨劑,該研磨劑係將分散劑(離子水) •加入研磨劑(研漿)而稀釋者。這種研磨劑不是僅研磨劑有 助於研磨,也有分散劑的輔助研磨作用。此外,連研磨劑 的溶劑也有分散作用。 又,在實施例中係用相同材料形成阻絕膜和研磨粒子, 但本發明並不限於這種組合,若研磨粒子爲氮化砂,則阻 絕膜用什麼樣的材料都可以。 【發明之效果】 分散了由從氮化矽、碳化矽及石墨所選擇的—種材料構 成的研磨粒子的研磨劑’研磨速度大,可有效進行被研磨 膜的平坦化。此外,將此研磨劑用於研磨半導體基板的化 學機械研磨(CMP),對於被研磨膜可得到無碟形的加工形 狀。 【圖式之簡單説明〕 離子水等。溶劑主要使用酸性溶 ------^------.订 (請先閏讀背面之注意事項再填窝本頁) -17 - 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇'〆297公釐) 438871 經濟部中央標準局員工消費合作社印製 Λ? Β7五、發明説明(15) 圖1爲説明第一發明實施形態的研磨的半導體基板截面圖 圖2爲説明第一發明實施形態的研磨的半導體基板截面圖 〇 圖3爲説明第一發明實施形態的研磨的半導體基板截面圖 〇 圖4爲説明第一發明實施形態的研磨的半導體基板截面圖 〇 圖5爲説明第一發明實施形態的研磨的半導體基板截面圖 圖ό爲説明第二發明實施形態的硏磨的半導體基板截面圖 0 圖7爲説明第二發明實施形態的研磨的半導體基板截面圖 〇 圖8爲説明第二發明實施形態的研磨的半導體基板截面圖 〇 圖9爲説明第二發明實施形態的研磨的半導體基板截面圖 〇 圖10爲説明第二發明實施形態的研磨的半導體基板截面 圏。 圖11爲説明第二發明實施形態的研磨的半導體基板截面 圖。 圖12爲説明第二發明實施形態的研磨的半導體基板截面 圖。 -18 - 本紙汝尺度適用中國國家標孪(CNS } Α4規格(210X297公釐) {請先閱讀背面之-意事項再禎1,.本頁) 裝 Τ 、-ff 良 經濟部中央標準局貝工消費合作社印製 438871 Αί. Β7 五、發明説明(16 ) 圖〇爲説月第—發明實施形態的研磨的半導體基板面 圖。 圖14爲説明第三發明實施形態的研磨的半導體基板截面 圖。 圖15爲顯TF研磨時的被研磨膜研磨速度的研磨粒子之二 次粒子直徑相關性的特性圖。 圖16爲本發明及習知的研磨裝置截面圖β 圖17爲説明習知研磨方法的半導體基板製程截面圖a 圖18爲説明習知研磨方法的半導體基板製程截面圖。 圖19爲説明習知研磨方法的单導體基板製程截面圖。 圖20爲説明習知研磨方法的半導體基板製程截面圖。 【元件編號之説明】 1…半導體基板、2...氮化矽膜、3、6…CVD氧化膜、4 ' 9、1 3…光阻抗餘劑、5 ' 1 〇、t 7…溝部、 · 7…凹處、8…緩衝氧化膜、氧化膜' 12···多晶矽膜 、14”’LOCOS氧化膜、15 ' 18…電漿氧化膜、16.·.銅膜 、埋入銅配線、 20···晶圓、21…平台、22...相承、 2j…研磨盤支承' 24…研磨盤、25…研磨布、 26…驅動軸' 27···馬達、28…旋轉皮帶、29…導板、 30·.’吸附布、31…吸附盤、32…驅動軸、33…馬達、34 、35…齒輪、36…驅動台、37…氣缸。 ____-19- 本紙張尺度適用中國國家標率(CNS ) A4規格(210X29*7公爱;) ---.—,----裝------訂-------t <诗先閱谏背面之>ΐβ意事項再蟎w•本頁)

Claims (1)

  1. 4 3 8具5了12|)29號專利申請案 B8 文申請專利範圍條正太⑽年10用)D8申請專利範圍 1 . 一種研磨劑,係用於化學機械研磨者,其特徵在於包 含: 包含硝酸之酸性溶劑;及 研磨粒子,該研磨粒子在前述溶劑中分散成膠體狀 態,且包含氮化石夕β 2 ·根據申請專利範圍第丨項之研磨劑,其中前述研磨粒子 之一次粒子直徑為0.01至1000 nm(毫微米)。 3.根據申請專利範圍第丨項之研磨劑,其中於前述溶劑中 分散成膠體狀態之前述研磨粒子之二次粒子直徑為6 〇至 300 nm(毫微米)。 4 .根據申請專利範阖第i項怂听谱劑 度為1至10厘泊(cp)。 5 _根據申請專利範圍第1項之研磨劑 學蚀刻效果》 6 ‘根據申請專利範圍第5項之研磨劑 至前述溶劑中之分散劑。 7 ·根據申請專利範園第6項之研磨劑 乳化劑、水、離子水、界面活性劑、黏合劑或脂肪及 油。 其中前述溶劑之黏 其中前述溶劑具化 其進一步包含添加 其中前述分散劑為 (請先聞讀背面之注意事項再填寫本頁) 訂 ^ 經濟部中央樣準局負工消費合作社印装 本紙張尺度逋用中阖固家標準(CNS } A*規格(21〇><297公釐)
TW085112029A 1995-11-13 1996-10-02 A polishing slurry TW438871B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31705495 1995-11-13
JP11057596A JP3514908B2 (ja) 1995-11-13 1996-04-08 研磨剤

Publications (1)

Publication Number Publication Date
TW438871B true TW438871B (en) 2001-06-07

Family

ID=26450180

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085112029A TW438871B (en) 1995-11-13 1996-10-02 A polishing slurry

Country Status (7)

Country Link
US (1) US5861054A (zh)
EP (1) EP0773269B1 (zh)
JP (1) JP3514908B2 (zh)
KR (1) KR100259936B1 (zh)
CN (1) CN1072699C (zh)
DE (1) DE69619197T2 (zh)
TW (1) TW438871B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0786504A3 (en) * 1996-01-29 1998-05-20 Fujimi Incorporated Polishing composition
US5916819A (en) 1996-07-17 1999-06-29 Micron Technology, Inc. Planarization fluid composition chelating agents and planarization method using same
US5827781A (en) * 1996-07-17 1998-10-27 Micron Technology, Inc. Planarization slurry including a dispersant and method of using same
US6152976A (en) * 1996-08-30 2000-11-28 Showa Denko Kabushiki Kaisha Abrasive composition for disc substrate, and process for polishing disc substrate
US20060147369A1 (en) * 1997-07-21 2006-07-06 Neophotonics Corporation Nanoparticle production and corresponding structures
US20090075083A1 (en) * 1997-07-21 2009-03-19 Nanogram Corporation Nanoparticle production and corresponding structures
US20090255189A1 (en) * 1998-08-19 2009-10-15 Nanogram Corporation Aluminum oxide particles
US6114248A (en) * 1998-01-15 2000-09-05 International Business Machines Corporation Process to reduce localized polish stop erosion
TW510917B (en) 1998-02-24 2002-11-21 Showa Denko Kk Abrasive composition for polishing semiconductor device and method for manufacturing semiconductor device using same
US6468909B1 (en) 1998-09-03 2002-10-22 Micron Technology, Inc. Isolation and/or removal of ionic contaminants from planarization fluid compositions using macrocyclic polyethers and methods of using such compositions
US6783434B1 (en) * 1998-12-25 2004-08-31 Hitachi Chemical Company, Ltd. CMP abrasive, liquid additive for CMP abrasive and method for polishing substrate
US6375693B1 (en) 1999-05-07 2002-04-23 International Business Machines Corporation Chemical-mechanical planarization of barriers or liners for copper metallurgy
US6478837B1 (en) * 1999-06-28 2002-11-12 Showa Denko K.K. Abrasive composition substrate for magnetic recording disks and process for producing substrates for magnetic recording disk
TWI227726B (en) 1999-07-08 2005-02-11 Eternal Chemical Co Ltd Chemical-mechanical abrasive composition and method
US6221119B1 (en) * 1999-07-14 2001-04-24 Komag, Inc. Slurry composition for polishing a glass ceramic substrate
CN1161826C (zh) 1999-08-26 2004-08-11 日立化成工业株式会社 化学机械研磨用研磨剂及研磨方法
WO2001032799A1 (en) * 1999-11-04 2001-05-10 Nanogram Corporation Particle dispersions
US6527817B1 (en) 1999-11-15 2003-03-04 Cabot Microelectronics Corporation Composition and method for planarizing surfaces
US6293848B1 (en) * 1999-11-15 2001-09-25 Cabot Microelectronics Corporation Composition and method for planarizing surfaces
US6461958B1 (en) 2000-02-04 2002-10-08 Seagate Technology Llc Polishing memory disk substrates with reclaim slurry
DE10048477B4 (de) 2000-09-29 2008-07-03 Qimonda Ag Verfahren zum chemisch-mechanischen Polieren von Schichten aus Metallen der Platingruppe
JP2003068751A (ja) * 2001-08-27 2003-03-07 Nec Yamagata Ltd 半導体装置及びその製造方法
KR100499403B1 (ko) * 2002-03-06 2005-07-07 주식회사 하이닉스반도체 슬러리 제조 방법
KR100474537B1 (ko) * 2002-07-16 2005-03-10 주식회사 하이닉스반도체 산화막용 cmp 슬러리 조성물 및 이를 이용한 반도체소자의 제조 방법
TWI256971B (en) * 2002-08-09 2006-06-21 Hitachi Chemical Co Ltd CMP abrasive and method for polishing substrate
US20040216388A1 (en) * 2003-03-17 2004-11-04 Sharad Mathur Slurry compositions for use in a chemical-mechanical planarization process
JP4698144B2 (ja) * 2003-07-31 2011-06-08 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4954462B2 (ja) * 2004-10-19 2012-06-13 株式会社フジミインコーポレーテッド 窒化シリコン膜選択的研磨用組成物およびそれを用いる研磨方法
KR100697293B1 (ko) * 2005-10-04 2007-03-20 삼성전자주식회사 화학기계적 연마용 연마제 및 이를 이용한 화학기계적연마방법
JP2007160496A (ja) * 2005-11-15 2007-06-28 Shinshu Univ ワーク研磨装置およびワーク研磨方法
JP2007234784A (ja) * 2006-02-28 2007-09-13 Fujimi Inc 研磨用組成物
JP2008117807A (ja) * 2006-10-31 2008-05-22 Fujimi Inc 研磨用組成物及び研磨方法
JP2008130988A (ja) * 2006-11-24 2008-06-05 Fujimi Inc 研磨用組成物及び研磨方法
JP6196589B2 (ja) * 2014-07-25 2017-09-13 東芝メモリ株式会社 半導体装置の製造方法および半導体製造装置
JP6669331B2 (ja) * 2015-05-19 2020-03-18 昭和電工株式会社 研磨組成物、及びその研磨組成物を用いた研磨方法
CN106048323A (zh) * 2016-07-13 2016-10-26 安徽祈艾特电子科技股份有限公司 一种汽车电子封装用纳米氮化硅增强铝镁合金材料及其制备方法
WO2018119101A1 (en) 2016-12-22 2018-06-28 Illumina, Inc. Flow cell package and method for making the same
CN108682650B (zh) * 2018-04-02 2019-06-14 长江存储科技有限责任公司 表面平坦化方法及半导体多层互连结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61271376A (ja) * 1985-05-27 1986-12-01 Toshiba Corp ラツピング用スラリ−
US4690693A (en) * 1985-12-05 1987-09-01 Gte Products Corporation High purity silicon nitride polishing compound
US4735679A (en) * 1987-03-30 1988-04-05 International Business Machines Corporation Method of improving silicon-on-insulator uniformity
JPH01187930A (ja) * 1988-01-22 1989-07-27 Nippon Telegr & Teleph Corp <Ntt> 研磨剤及び研磨方法
JPH02109332A (ja) * 1988-10-19 1990-04-23 Canon Inc 半導体基板の製造方法
US5084071A (en) * 1989-03-07 1992-01-28 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US4954142A (en) * 1989-03-07 1990-09-04 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US5032202A (en) * 1989-10-03 1991-07-16 Martin Marietta Energy Systems, Inc. Plasma generating apparatus for large area plasma processing
JP2689706B2 (ja) * 1990-08-08 1997-12-10 上村工業株式会社 研磨方法
US5482695A (en) * 1991-07-03 1996-01-09 Anatoly Mikhailovich Staver Carbon composition production process
US5376222A (en) * 1991-09-04 1994-12-27 Fujitsu Limited Polishing method for polycrystalline silicon
US5225034A (en) * 1992-06-04 1993-07-06 Micron Technology, Inc. Method of chemical mechanical polishing predominantly copper containing metal layers in semiconductor processing
US5213591A (en) * 1992-07-28 1993-05-25 Ahmet Celikkaya Abrasive grain, method of making same and abrasive products
US5607718A (en) * 1993-03-26 1997-03-04 Kabushiki Kaisha Toshiba Polishing method and polishing apparatus
US5603739A (en) * 1995-06-09 1997-02-18 Diamond Scientific, Inc. Abrasive suspension system

Also Published As

Publication number Publication date
JPH09194823A (ja) 1997-07-29
CN1072699C (zh) 2001-10-10
EP0773269A2 (en) 1997-05-14
JP3514908B2 (ja) 2004-04-05
US5861054A (en) 1999-01-19
EP0773269A3 (en) 1997-10-08
CN1161998A (zh) 1997-10-15
KR100259936B1 (ko) 2000-06-15
KR970030440A (ko) 1997-06-26
DE69619197T2 (de) 2002-09-26
EP0773269B1 (en) 2002-02-13
DE69619197D1 (de) 2002-03-21

Similar Documents

Publication Publication Date Title
TW438871B (en) A polishing slurry
KR100481651B1 (ko) 화학 기계 연마용 슬러리 및 반도체 장치의 제조 방법
JP3230986B2 (ja) ポリッシング方法、半導体装置の製造方法及び半導体製造装置。
US6365520B1 (en) Small particle size chemical mechanical polishing composition
US5913712A (en) Scratch reduction in semiconductor circuit fabrication using chemical-mechanical polishing
JP4489191B2 (ja) 金属膜除去のための平坦化組成物
JP4253141B2 (ja) 化学機械研磨用スラリおよび半導体装置の製造方法
JPH0822970A (ja) 研磨方法
EP0926715B1 (en) Chemical mechanical polishing for isolation dielectric planarization
JP2003514061A5 (zh)
TWI500749B (zh) 使用適用於增加氧化矽移除之研磨組成物化學機械研磨基板之方法
US7731864B2 (en) Slurry for chemical mechanical polishing of aluminum
JP2003086548A (ja) 半導体装置の製造方法及びその研磨液
EP1147546A1 (en) Method to decrease dishing rate during cmp in metal semiconductor structures
US6358853B2 (en) Ceria based slurry for chemical-mechanical polishing
EP0982766B1 (en) Process for chemo-mechanical polishing of a copper-based material layer
JP4719204B2 (ja) 化学機械研磨用スラリおよび半導体装置の製造方法
US6251789B1 (en) Selective slurries for the formation of conductive structures
JP2004363191A (ja) 有機膜用化学的機械的研磨スラリー、有機膜の化学的機械的研磨方法および半導体装置の製造方法
WO2008151918A1 (en) A process for polishing patterned and unstructured surfaces of materials and an aqueous polishing agent to be used in the said process
JP3725357B2 (ja) 素子分離形成方法
US20060088999A1 (en) Methods and compositions for chemical mechanical polishing substrates
WO2007100093A1 (ja) 金属酸化物粒子、これを含む研磨材、この研磨材を用いた基板の研磨方法、及び半導体装置の製造方法
JP2001200243A (ja) 研摩材及びその製造方法、ならびにそれを使用した研摩方法
US6211087B1 (en) Chemical wet etch removal of underlayer material after performing chemical mechanical polishing on a primary layer

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees