JP6196589B2 - 半導体装置の製造方法および半導体製造装置 - Google Patents

半導体装置の製造方法および半導体製造装置 Download PDF

Info

Publication number
JP6196589B2
JP6196589B2 JP2014152285A JP2014152285A JP6196589B2 JP 6196589 B2 JP6196589 B2 JP 6196589B2 JP 2014152285 A JP2014152285 A JP 2014152285A JP 2014152285 A JP2014152285 A JP 2014152285A JP 6196589 B2 JP6196589 B2 JP 6196589B2
Authority
JP
Japan
Prior art keywords
film
polished
polishing
semiconductor substrate
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014152285A
Other languages
English (en)
Other versions
JP2016031947A5 (ja
JP2016031947A (ja
Inventor
松井　之輝
之輝 松井
須黒　恭一
恭一 須黒
聡文 側瀬
聡文 側瀬
川崎　貴彦
貴彦 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2014152285A priority Critical patent/JP6196589B2/ja
Priority to US14/643,218 priority patent/US10008390B2/en
Publication of JP2016031947A publication Critical patent/JP2016031947A/ja
Publication of JP2016031947A5 publication Critical patent/JP2016031947A5/ja
Application granted granted Critical
Publication of JP6196589B2 publication Critical patent/JP6196589B2/ja
Priority to US15/992,223 priority patent/US20180277388A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118—Processes for the planarization of structures
    • B81C2201/0123—Selective removal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118—Processes for the planarization of structures
    • B81C2201/0125—Blanket removal, e.g. polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation
    • H01J2237/31706—Ion implantation characterised by the area treated
    • H01J2237/3171—Ion implantation characterised by the area treated patterned
    • H01J2237/31711—Ion implantation characterised by the area treated patterned using mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明による実施形態は、半導体装置の製造方法および半導体製造装置に関する。
従来から半導体装置のプロセス技術において、ＣＭＰ（Chemical Mechanical Polishing）法は、半導体ウェハを平坦化する技術として用いられている。ＣＭＰ法においては、スループットあるいはコスト等の生産性の向上が要求されており、かつ、半導体ウェハの面内均一性あるいは平坦性等の加工精度も要求されている。
例えば、３次元構造を有する立体型メモリ等では、保護膜等の凹凸が大きく、平坦化すべき段差が大きい。この場合、研磨すべき保護膜等の膜厚が厚くなり、研磨時間が長くなる。その結果、スループットが低下するという問題が生じていた。
これに対して、研磨速度を向上する手段として研磨対象膜にイオン注入する手法が知られている。研磨対象膜の全面へのイオン注入または凸部への選択的イオン注入した後に研磨することで、研磨対象膜のうちイオン注入された箇所の研磨速度を向上させられる。
しかしながら、これら手法では、研磨速度が不十分であったり、研磨後の半導体ウェハの面内均一性が劣化したりするという問題が生じていた。
特開２００１−４４２０１号公報 特開平９−１６２１４４号公報 特開２０００−１２４９１号公報
被研磨膜の生産性を適切に向上させることができる半導体装置の製造方法および半導体製造装置を提供する。
本実施形態による半導体装置の製造方法は、ＣまたはＳｉイオンを被研磨膜の外周部に局所的に注入することにより、該外周部においてＣまたはＳｉイオンの不純物濃度をＦ、Ｂ、ＰまたはＮイオンの不純物濃度よりも大きくして該被研磨膜の表面を改質する。ＣまたはＳｉイオンの注入後、被研磨膜の研磨前に、被研磨膜を熱処理する。改質後の被研磨膜の表面を、ＣＭＰ法を用いて研磨する。
第１の実施形態による半導体装置の製造方法を示す断面図。 ドーパントと研磨速度との関係を示すグラフ。 第２の実施形態による半導体装置の製造方法を示す平面図。 図１（Ｃ）の枠Ｃを拡大した断面図。 第２の実施形態におけるイオンビームマスクを備えたイオン注入装置１００を示す概略的な構成図。 第３の実施形態による半導体装置の製造方法を示す平面図。 第３の実施形態におけるイオンビームマスク１２１を備えたイオン注入装置１００を示す概略的な構成図。 第４の実施形態による半導体装置の製造方法を示すフロー図。 第５の実施形態による半導体装置の製造方法に従って形成された被研磨膜２０に含まれるドーパントの濃度を示すグラフ。 第５の実施形態による半導体装置の製造方法を示す平面図。 第５の実施形態におけるイオンビームマスク１２０を備えたイオン注入装置１００を示す概略的な構成図。
以下、図面を参照して本発明に係る参考例および実施形態を説明する。本参考例および本実施形態は、本発明を限定するものではない。
（参考例）
図１（Ａ）〜図１（Ｃ）は、参考例による半導体装置の製造方法を示す断面図である。半導体装置は、特に限定しないが、例えば、半導体メモリ、高速ロジックＬＳＩ、システムＬＳＩ、メモリ・ロジック混載ＬＳＩ等でよい。
まず、半導体基板１０上に半導体素子（図示せず）を形成し、図１（Ａ）に示すように、半導体素子の上方に被研磨膜２０を形成する。被研磨膜２０はシリコン酸化膜からなる層間絶縁膜等の保護膜である。その他の被研磨膜２０の例として、シリコン、タングステン、銅、アルミ等からなる膜であってもよい。
次に、図１（Ｂ）に示すように、被研磨膜２０に第１種類のドーパントをイオン注入する。第１種類のドーパントは、例えば、フッ素（Ｆ）、ボロン（Ｂ、ＢＦ２）、燐（Ｐ）または窒素（Ｎ）等でよい。イオン注入は、約５．００×１０１５／ｃｍ２のドーズ量のドーパントを約５０ＫｅＶの加速電圧で行われる。ドーパントは、被研磨膜２０の全面に注入される。被研磨膜２０のドーパントの濃度は、例えば、１０１９ｃｍ−３以上である。上記ドーパントのイオン注入により、被研磨膜２０の表面領域における結晶結合（例えば、シリコン酸化膜のＳｉとＯとの間の結合）が切断され、被研磨膜２０の表面が改質される。
次に、図１（Ｃ）に示すように、ＣＭＰ（Chemical Mechanical Polishing）法を用いて被研磨膜２０を研磨する。ＣＭＰ装置２００は、研磨パッド２１０と、リテーナリング２２０と、メンブレン２３０と、ヘッド２４０とを備えている。半導体基板１０は、研磨パッド２１０とメンブレン２３０との間に挟まれており、矢印の方向に押圧されている。ヘッド２４０が回転することによって、半導体基板１０を研磨パッド２１０上で回転させる。このとき、半導体基板１０と研磨パッド２１０との間には、セリアスラリ、シリカスラリまたはアルミナスラリ等が供給される。これにより、図１（Ｃ）の半導体基板１０の下面に形成された被研磨膜２０が研磨される。研磨パッドとしては、例えば、発泡性ポリウレタンパットからなる。リテーナリング２２０は、例えば、セラミックからなる。
このとき、被研磨膜２０の表面領域は上述のイオン注入によりダメージを受けているので、その研磨速度は、ダメージを受けていない被研磨膜の研磨速度よりも速くなっている。例えば、図２は、ドーパントと研磨速度との関係を示すグラフである。縦軸が研磨速度である。横軸がドーパントの種類を示す。Ｇｎｏはイオン注入していない被研磨膜２０の研磨速度を示すグラフである。Ｇｆはフッ素をイオン注入した被研磨膜２０の研磨速度を示すグラフである。ＧｎｏとＧｆとを比較すると、フッ素イオンが注入された被研磨膜２０の表面領域の研磨速度は、イオン注入されていない被研磨膜２０の研磨速度よりも約１０％上昇する。これは、フッ素イオンの注入により、被研磨膜２０の表面領域における結晶結合が切断され、被研磨膜２０の表面がダメージを受けたからである。尚、フッ素（Ｆ）のほか、ボロン（Ｂ、ＢＦ２）、燐（Ｐ）または窒素（Ｎ）等の第１の種類のドーパントを被研磨膜２０に注入しても、研磨速度を上昇させることができる。
このように、本参考例によれば、被研磨膜２０の研磨速度を速めるために被研磨膜２０の表面領域へ第１の種類のドーパントをイオン注入し、これにより被研磨膜２０の表面を改質する。そして、改質された被研磨膜２０の表面を、ＣＭＰ法を用いて研磨する。これによって、ＣＭＰ工程の研磨時間を短縮し、生産性を向上させることができる。また、被研磨膜２０の第１種類のドーパント濃度を１０１９ｃｍ−３以上にすることによって研磨速度の促進効果をさらに向上させることができる。
（第１の実施形態）
図３は、第１の実施形態による半導体装置の製造方法を示す平面図である。第１の実施形態では、被研磨膜２０の表面領域のうち、半導体基板１０の外周部Ｐｅｘを除く領域（以下、中心部Ｐｉｎともいう）に上記第１種類のドーパントを選択的に注入する。
ＣＭＰ法において、半導体基板１０の外周部Ｐｅｘにおける被研磨膜２０に当たる研磨パッド２１０は、リテーナリング２２０の圧力に対するリバウンドによって起伏する。例えば、図４は、図１（Ｃ）の枠Ｃを拡大した断面図である。図４の矢印の向きおよび大きさは、それぞれ半導体基板１０と研磨パッド２１０との間の圧力の向きおよび圧力の大きさを示す。起伏した研磨パッド２１０は半導体基板１０の中心部Ｐｉｎよりも外周部Ｐｅｘにおいて強く押し付けられるので、半導体基板１０の中心部Ｐｉｎよりも外周部Ｐｅｘにおいて研磨速度が上昇する。これにより、研磨後の被研磨膜２０の表面の平坦性が損なわれる場合がある。
そこで、第１の実施形態では、半導体基板１０の外周部Ｐｅｘを除く中心部Ｐｉｎにおける被研磨膜２０に第１種類のドーパントを選択的にイオン注入する。半導体基板１０の外周部Ｐｅｘは、リテーナリング２２０の圧力によって研磨パッド２１０が起伏する領域を含んでいればよい。従って、例えば、半導体基板１０が３００ｍｍの直径を有する半導体ウェハである場合、半導体基板１０の外周部Ｐｅｘは、例えば、約１ｍｍ〜３０ｍｍの幅を有する外縁側の領域となる。半導体基板１０の中心部Ｐｉｎは、上記外周部Ｐｅｘ以外の約２９９ｍｍ〜２７０ｍｍの直径を有する中心側の領域となる。
このように、半導体基板１０の中心部Ｐｉｎにおける被研磨膜２０に第１種類のドーパントを選択的にイオン注入することにより、半導体基板１０の中心部Ｐｉｎにおける被研磨膜２０の研磨速度をその外周部Ｐｅｘにおける被研磨膜２０の研磨速度に接近させ、あるいは、略等しくすることができる。その結果、研磨後の被研磨膜２０の表面の平坦性が向上する。
半導体基板１０の中心部Ｐｉｎに選択的にイオン注入するためには、イオン注入工程の前にリソグラフィ技術を用いて被研磨膜２０の外周部Ｐｅｘ上を覆うようにレジストマスクを形成すればよい。あるいは、イオン注入工程において、ドーパントを阻止するイオンビームマスクを被研磨膜２０の外周部Ｐｅｘ上方に配置してもよい。
図５は、第１の実施形態におけるイオンビームマスク１２０を備えたイオン注入装置１００を示す概略的な構成図である。
イオン注入装置１００は、イオンソース１１０と、引出電極１１１と、加速部１１５と、質量分離部１１６と、スキャナ１１７と、イオンビームマスク１２０と、基板ホルダ（サセプタ）１３０と、マスク搬送部（図示せず）と、を備える。イオンソース１１０は、ドーパントをイオン化する。引出電極１１１は、イオンソース１１０からイオン化されたドーパントを引き出す。加速部１１５は、イオン化されたドーパントを加速してイオンビームにし、基板ホルダ１３０に向かってイオンビームを照射する。即ち、イオンソース１１０および加速部１１５は、イオンビームの照射部として機能する。質量分離部１１６は、質量の相違によって所望のイオン種を選択し半導体基板１０へ照射するために設けられている。質量分離部１１６または加速部１１５は、質量分析マグネットや質量分析スリットを含んでいてもよい。スキャナ１１７は、イオンビームの照射方向を調節する。基板ホルダ１３０は、半導体基板１０を搭載する。
イオンビームマスク１２０は、半導体基板１０（被研磨膜２０の表面）の外周部Ｐｅｘへ照射されるイオンビームを阻止するように円環状に形成されている。例えば、半導体基板１０が３００ｍｍの直径を有する半導体ウェハである場合、イオンビームマスク１２０は、約２６０ｍｍの直径の開口を有し、約２０ｍｍの幅を有する円環状のマスクでよい。このようなイオンビームマスク１２０を用いることによって、イオンビームは、半導体基板１０の中心部Ｐｉｎにおける被研磨膜２０の表面に選択的に照射される。これにより、ドーパントは、半導体基板１０の中心部Ｐｉｎにおける被研磨膜２０に外周部Ｐｅｘへイオン注入される。尚、イオンビームマスク１２０は、例えば、半導体材料、グラファイト、ダイヤモンドライクカーボン（ＤＬＣ）、Ｓｉ、ＳｉＣ等の非金属材料からなる。イオンビームマスク１２０として半導体ウェハ（例えば、シリコンウェハ）を利用してもよい。このように、第１の実施形態に用いられるイオン注入装置１００は、被研磨膜２０の研磨速度を促進するために被研磨膜２０へイオンビームを照射する。このとき、イオンビームマスク１２０は、イオンビームの一部を遮蔽するために被研磨膜２０を部分的に被覆する。これにより、リソグラフィ技術を経ることなく、半導体基板１０の中心部Ｐｉｎにおける被研磨膜２０に第１種類のドーパントを選択的にイオン注入することができる。
イオン注入装置１００がリボン状イオンビームまたはスポット状イオンビームを射出する場合、イオンビームマスク１２０およびウェハホルダ１３０は、イオンビームの照射方向に対して垂直方向（縦方向または横方向のいずれでもよい）に互いに同期して移動すればよい。これにより、リボン状イオンビームまたはスポット状イオンビームを用いたとしても、イオン注入装置１００は、中心部Ｐｉｎの被研磨膜２０に第１種類のドーパントを略均一にイオン注入することができる。
代替的に、イオンビームの走査技術を用いて被研磨膜２０の中心部Ｐｉｎに選択的にドーパントをイオン注入してもよい。この場合、イオン注入装置は、イオンビームの濃度を変化させながら該イオンビームを半導体基板１０上に走査させる。さらに、イオン注入装置は、半導体基板を回転させ、再度、イオンビームの濃度を変化させながら該イオンビームを半導体基板１０上に走査させる。これにより、イオン注入装置は、イオンビームマスク１２０を用いること無く、半導体基板１０の中心部Ｐｉｎにおける被研磨膜２０を選択的に改質することができる。
尚、第１の実施形態において、イオンビームマスク１２０によって被覆されている外周部Ｐｅｘには、ある程度ドーパントが導入されていてもよい。この場合、中心部Ｐｉｎにより多くの第１種類のドーパントがイオン注入され、中心部Ｐｉｎにおけるドーパントの濃度は、外周部Ｐｅｘにおけるそれよりも１０１９ｃｍ−３以上高ければよい。これにより、半導体基板１０の中心部Ｐｉｎにおける被研磨膜２０の研磨速度をその外周部Ｐｅｘにおける被研磨膜２０の研磨速度に接近させることができるからである。
（第２の実施形態）
図６は、第２の実施形態による半導体装置の製造方法を示す平面図である。第２の実施形態では、被研磨膜２０の表面領域のうち、半導体基板１０の外周部Ｐｅｘに第２種類のドーパントを選択的に注入する。第２種類のドーパントは、例えば、炭素（Ｃ）、窒素（Ｎ）またはシリコン（Ｓｉ）等でよい。イオン注入は、約１〜５．００×１０１５／ｃｍ２のドーズ量のドーパントを約５０ＫｅＶの加速電圧で行われる。第２種類のドーパントは、スラリと被研磨膜２０との反応を抑制する元素である。従って、第２種類のドーパントは、半導体基板１０の外周部Ｐｅｘにおける被研磨膜２０の研磨速度を低下させるためにイオン注入される。
次に、被研磨膜２０を熱処理して、イオン注入による結晶欠陥を修復する。熱処理は、ＲＴＡ（Rapid Thermal Anneal）、炉アニール、マイクロ波アニール等でよい。例えば、電気炉、ホットプレートあるいはランプ（例えば、ハロゲンランプなどを用いた場合には９００℃以上の温度で熱処理することによって、イオン注入による結晶欠陥を修復させる。また、５．８ＧＨｚのマイクロ波照射を用いた場合には、８００℃以下でもイオン注入による結晶欠陥を修復させることができる。この熱処理により、イオン注入によって切断された被研磨膜２０の結晶結合を再結合させる。即ち、イオン注入によってダメージを受けた被研磨膜２０を回復させる。被研磨膜２０の膜質が回復するため、第２種類のドーパントによる研磨速度の低下は顕著になる。例えば、図２を再度参照する。Ｇｓｉは、シリコンをイオン注入した後に熱処理した被研磨膜２０の研磨速度である。Ｇｃは、炭素をイオン注入した後に熱処理した被研磨膜２０の研磨速度である。ＧｎｏとＧｓｉ（またはＧｃ）とを比較すると、シリコンまたは炭素が注入された被研磨膜２０の表面領域の研磨速度は、イオン注入されていない被研磨膜２０の研磨速度よりも低下する。これは、シリコンまたは炭素が、ＣＭＰ工程において被研磨膜２０とスラリとの反応を抑制し、被研磨膜２０の研磨速度を抑制しているからである。尚、窒素（Ｎ）は、第１の種類のドーパントおよび第２の種類のドーパントとして用いることができる。これは、以下の理由による。即ち、被研磨膜２０がシリコン酸化膜である場合、窒素がイオン注入された被研磨膜２０は、シリコン酸化膜を構成するＳｉとＯとの結合が窒素イオンの注入によって分断されている。このようなシリコン酸化膜は、ＣＭＰ工程の期間中にＣＭＰの溶液中のイオンと反応しやすい状態、すなわちエッチングされやすい状態となっている。一方、窒素イオンを注入した後に、上述の熱処理を行うと、被研磨膜２０において結合欠陥が修復される。これにより、ＳｉとＯとの結合よりも結合エネルギーの大きなＳｉとＮとの結合が被研磨膜２０中に形成される。このため、ＣＭＰ工程の期間中に、被研磨膜２０は、ＣＭＰの溶液中のイオンと反応しにくい状態、すなわちエッチングされにくい状態となっている。以上のような理由で、窒素（Ｎ）は、第１の種類のドーパントおよび第２の種類のドーパントとして用いることができる。
第２の実施形態では、半導体基板１０の外周部Ｐｅｘにおける被研磨膜２０に第２種類のドーパントを選択的にイオン注入する。これにより、半導体基板１０の外周部Ｐｅｘにおける被研磨膜の研磨速度を半導体基板１０の中心部Ｐｉｎにおける被研磨膜の研磨速度に接近させ、あるいは、略等しくすることができる。その結果、研磨後の被研磨膜２０の表面の平坦性が向上する。また、被研磨膜２０の第２種類のドーパント濃度を１０１９ｃｍ−３以上にすることによって研磨速度の抑制効果をさらに向上させることができる。
半導体基板１０の外縁部に選択的にイオン注入するためには、イオン注入工程の前にリソグラフィ技術を用いて被研磨膜２０上の中心部Ｐｉｎ上を覆うようにレジストマスクを形成すればよい。あるいは、イオン注入工程において、ドーパントを阻止するイオンビームマスクを被研磨膜２０の中心部Ｐｉｎ上方に配置してもよい。
第２の実施形態によるイオン注入を実現するためには、図４に示すイオン注入装置１００のイオンビームマスク１２０の形状を変更すればよい。例えば、図７は、第２の実施形態におけるイオンビームマスク１２１を備えたイオン注入装置１００を示す概略的な構成図である。図７のイオン注入装置１００は、イオンビームマスク１２１の形状において、図５のイオン注入装置１００と異なる。図７のイオン注入装置１００の他の構成は、図５のイオン注入装置１００の対応する構成と同様でよい。ここで、イオンビームマスク１２１は、半導体基板１０（被研磨膜２０の表面）の中心部Ｐｉｎへ照射されるイオンビームを阻止するような形状に形成されている。例えば、半導体基板１０が３００ｍｍの直径を有する半導体ウェハである場合、イオンビームマスク１２１は、例えば、直径約２６０ｍｍの円形状のマスクでよい。このようなイオンビームマスク１２１を用いることによって、イオンビームは、半導体基板１０の外周部Ｐｅｘにおける被研磨膜２０の表面に選択的に照射される。これにより、第２種類のドーパントは、半導体基板１０の外周部Ｐｅｘにおける被研磨膜２０へイオン注入される。尚、イオンビームマスク１２１は、イオンビームマスク１２０と同じ材料を用いて形成されていてよい。イオンビームマスク１２１として半導体ウェハ（例えば、シリコンウェハ）を利用してもよい。
このように、第２の実施形態に用いられるイオン注入装置１００は、被研磨膜２０の研磨速度を抑制するために被研磨膜２０へイオンビームを照射する。このとき、イオンビームマスク１２１は、イオンビームの一部を遮蔽するために被研磨膜２０を部分的に被覆する。これにより、リソグラフィ技術を経ることなく、半導体基板１０の外周部Ｐｅｘにおける被研磨膜２０に第２種類のドーパントを選択的にイオン注入することができる。
イオン注入装置１００がリボン状イオンビームを射出する場合、イオンビームマスク１２１およびウェハホルダ１３０は、イオンビームの照射方向に対して垂直方向（縦方向または横方向のいずれでもよい）に互いに同期して移動すればよい。これにより、リボン状イオンビームを用いたとしても、イオン注入装置１００は、外周部Ｐｅｘの被研磨膜２０に第２種類のドーパントを略均一にイオン注入することができる。
代替的に、第１の実施形態と同様に、第２の実施形態によるイオン注入装置は、イオンビームの走査技術を用いて被研磨膜２０の中心部Ｐｉｎに選択的にドーパントをイオン注入してもよい。これにより、イオン注入装置は、イオンビームマスクを用いること無く、半導体基板１０の外周部Ｐｅｘにおける被研磨膜２０を選択的に改質することができる。
尚、第２の実施形態において、イオンビームマスク１２１によって被覆されている中心部Ｐｉｎには、ある程度ドーパントが導入されていてもよい。この場合、外周部Ｐｅｘにより多くの第２種類のドーパントがイオン注入され、外周部Ｐｅｘにおけるドーパントの濃度は、中心部Ｐｉｎにおけるそれよりも１０１９ｃｍ−３以上高ければよい。これにより、半導体基板１０の外周部Ｐｅｘにおける被研磨膜２０の研磨速度をその中心部Ｐｉｎにおける被研磨膜２０の研磨速度に接近させることができるからである。
さらに、第２の実施形態における熱処理は、イオン注入と同時に実行してもよい。例えば、イオン注入は、４５０℃〜５００℃の高温状況のもとで実行してもよい。これにより、イオン注入工程および熱処理工程が短縮され得る。尚、イオン注入中に加熱する場合、イオンによる加熱を考慮して、イオン注入後に加熱する場合よりも、１００〜４００℃程度低い温度で加熱してよい。このようにしても、被研磨膜２０の結晶結合は修復され得る。
（第３の実施形態）
図８は、第３の実施形態による半導体装置の製造方法を示すフロー図である。第３の実施形態は、第２および第２の実施形態の組み合わせである。即ち、被研磨膜２０の表面領域のうち、半導体基板１０の中心部Ｐｉｎに第１種類のドーパントを選択的に注入し、尚且つ、半導体基板１０の外周部Ｐｅｘに第２種類のドーパントを選択的に注入する。
半導体基板１０の中心部Ｐｉｎにおける被研磨膜２０に第１種類のドーパントを選択的にイオン注入することにより、半導体基板１０の中心部Ｐｉｎにおける被研磨膜の研磨速度をその外周部Ｐｅｘにおける被研磨膜の研磨速度に接近させることができる。さらに、半導体基板１０の外周部Ｐｅｘにおける被研磨膜２０に第２種類のドーパントを選択的にイオン注入することにより、半導体基板１０の外周部Ｐｅｘにおける被研磨膜の研磨速度を半導体基板１０の中心部Ｐｉｎにおける被研磨膜２０の研磨速度にさらに接近させることができる。その結果、被研磨膜２０の研磨速度が被研磨膜２０の表面において略均一にすることができ、研磨後の被研磨膜２０の表面の平坦性が向上する。
第１種類のドーパントのイオン注入工程および第２種類のドーパントのイオン注入工程は、第１の実施形態および第２の実施形態のそれらを組み合わせればよい。ただし、第１の実施形態では、第１種類のドーパントのイオン注入後、被研磨膜２０を熱処理しない。一方、第２の実施形態では、第２種類のドーパントのイオン注入後、被研磨膜２０を熱処理する。従って、第３の実施形態では、第２種類のドーパントのイオン注入工程、熱処理工程および第１種類のドーパントのイオン注入工程の順番で実行する。これにより、第２および第２の実施形態を組み合わせることができる。
例えば、イオン注入装置１００を用いる場合、イオン注入装置１００は、イオンビームマスク１２１および１２０の両方を備えており、それらを用いて第２種類のドーパントおよび第１種類のドーパントの両方をイオン注入する。
まず、半導体基板１０の外周部Ｐｅｘに第２種類のドーパントを選択的にイオン注入するために、イオン注入装置１００は、イオンビームマスク１２１を用いて被研磨膜２０の中心部Ｐｉｎを被覆してイオンビームの一部を遮蔽する。これにより、イオン注入装置１００は、半導体基板１０の中心部Ｐｉｎにイオンを注入することなく、半導体基板１０の外周部Ｐｅｘにおける被研磨膜２０に第２種類のドーパントを選択的にイオン注入する（Ｓ１０）。
次に、被研磨膜２０を熱処理する（Ｓ２０）。この熱処理により、イオン注入によってダメージを受けた被研磨膜２０を回復させる。
次に、半導体基板１０の中心部Ｐｉｎに選択的に第１種類のドーパントをイオン注入するために、イオン注入装置１００は、イオンビームマスク１２０を用いて被研磨膜２０の外周部Ｐｅｘを被覆してイオンビームの一部を遮蔽する。これにより、イオン注入装置１００は、半導体基板１０の外周部Ｐｅｘにイオンを注入することなく、半導体基板１０の中心部Ｐｉｎにおける被研磨膜２０に第１種類のドーパントを選択的にイオン注入する（Ｓ３０）。
これにより、半導体基板１０の外周部Ｐｅｘにおける被研磨膜の研磨速度を抑制し、尚且つ、半導体基板１０の中心部Ｐｉｎにおける被研磨膜２０の研磨速度を促進させることができる。これにより、被研磨膜２０の全面における研磨速度を略均一にすることができ、研磨後の被研磨膜２０の表面の平坦性を向上させることができる。
（第４の実施形態）
図９は、第４の実施形態による半導体装置の製造方法に従って形成された被研磨膜２０に含まれるドーパントの濃度を示すグラフである。尚、縦軸は、ドーパントの濃度を示し、横軸は、被研磨膜２０の表面からの深さを示す。
第４の実施形態では、研磨速度の促進効果または研磨速度の抑制効果を向上させるために、イオン注入装置１００がドーパントのイオンを、互いに異なる複数の加速度エネルギーで被研磨膜２０へ複数回注入（多段イオン注入）する。第４の実施形態においてイオン注入されるドーパントは、第１種類のドーパントおよび／または第２種類のドーパントである。従って、第４の実施形態は、上記第１〜第３の実施形態のいずれにも適用することができる。
例えば、イオン注入装置１００は、第１種類のドーパントを１０ｋｅＶ、３０ｋｅＶ、５０ｋｅＶの加速度エネルギーでイオン注入する。これにより、図９に示すように、ドーパントの濃度は、被研磨膜２０内において深さ方向に３つのピークＰ１〜Ｐ３を有する。Ｐ１は、加速度エネルギーが１０ｋｅＶであるときのドーパントの濃度ピークを示す。Ｐ２は、加速度エネルギーが３０ｋｅＶであるときのドーパントの濃度ピークを示す。Ｐ３は、加速度エネルギーが５０ｋｅＶであるときのドーパントの濃度ピークを示す。グラフのＰ１とＰ２との間では、加速度エネルギーが１０ｋｅＶおよび３０ｋｅＶであるときのドーパントが重複する。グラフのＰ２とＰ３との間では、加速度エネルギーが３０ｋｅＶおよび５０ｋｅＶであるときのドーパントが重複する。従って、ドーパントを１０ｋｅＶ、３０ｋｅＶ、５０ｋｅＶの加速度エネルギーでイオン注入することによって、図９の実線Ｌｔｏｔａｌのように深さＤ１〜Ｄ３の全体において、第１種類のドーパントの濃度が高濃度（例えば、１０１９ｃｍ−３以上）になる。即ち、被研磨膜２０の表面からの深さがＤ１〜Ｄ３の範囲において、第１種類のドーパントの濃度プロファイルが、所謂、ボックス型の平坦なプロファイルとなる。これにより、被研磨膜２０のＤ１〜Ｄ３の範囲において、研磨速度を促進させることができる。即ち、第４の実施形態によれば、被研磨膜２０の深さ方向の広い範囲（Ｄ１〜Ｄ３）において研磨速度が促進されるので、ＣＭＰ工程における研磨時間が短縮され得る。また、第１種類のドーパントをイオン注入する場合、第４の実施形態は、上記参考例および第１の実施形態の効果も得ることができる。尚、被研磨膜２０の表面から研磨速度を促進させるためには、Ｄ１＝０となるように、イオン注入装置１００の加速度エネルギーを調整すればよい。
同様に、第２種類のドーパントのイオンを互いに異なる複数の加速度エネルギーで被研磨膜２０へ複数回注入すれば、被研磨膜２０のＤ１〜Ｄ３の範囲において、第２種類のドーパントの濃度プロファイルが、所謂、ボックス型の平坦なプロファイルとなる。これにより、被研磨膜２０の研磨速度をさらに効果的に抑制させることができる。この場合、第４の実施形態は、第２の実施形態の効果も得ることができる。
第３の実施形態における第１種類および第２種類のドーパントの両方の濃度プロファイルをボックス型の平坦なプロファイルとしてもよい。これにより、第３の実施形態の効果をさらに向上させることができる。
尚、多段イオン注入における加速度エネルギーは、３段階に限定されず、２段階でもよく、あるいは、４段階以上であってもよい。さらに、加速度エネルギーは、例えば、１〜６０ｋｅＶの範囲で連続的に変化させてもよい。また、ドーパントの濃度が被研磨膜２０の深さ方向にボックス型の平坦なプロファイルとなるように、ドーズ量は、４．００×１０１４／ｃｍ２〜１．００×１０１６／ｃｍ２の範囲で調節してもよい。
(第５の実施形態)
図１０は、第５の実施形態による半導体装置の製造方法を示す平面図である。図１０に示す半導体基板１０の面内において、リソグラフィ工程におけるショットが実線の枠ＳＨｄまたはＳＨｎｄで示されている。枠内に×が示されているショット領域ＳＨｎｄは、パターン（ダミーパターン）が形成されていない領域である。枠内に×が示されていないショット領域ＳＨｄは、パターン（またはダミーパターン）が形成されている領域である。また、半導体基板１０の太枠線Ｂ内に製品チップＣＨが形成される。製品チップＣＨは破線の枠で示されている。太線枠Ｂの外側の半導体基板１０には、製品チップＣＨは形成されない。従って、太線枠Ｂの外側のショット領域ＳＨｄには、ダミーパターンが形成される。太線枠Ｂの外側のうちショット領域ＳＨｎｄには、パターン（ダミーパターン）は形成されない。
一般に、図１０に示すように半導体基板１０には、製品チップのパターンを形成しない外周部がある。リソグラフィ工程のスループットを短縮するために、この製品チップを形成しない外周部には、フォトリソグラフィのショットを行わない場合がある。この場合、半導体基板１０の外周部では、ショットが行われパターン（あるいはダミーパターン）のある領域ＳＨｄと、ショットが行われずパターン（あるいはダミーパターン）の無い領域ＳＨｎｄとが混在することになる。このような状態において、半導体基板１０をＣＭＰ法で研磨すると、領域ＳＨｄと領域ＳＨｎｄとで研磨速度が異なってしまう。ショット領域ＳＨｎｄでは、パターン（あるいはダミーパターン）が形成されていないので、材料層がそのまま残存している。従って、ショット領域ＳＨｎｄでは、膜残りが発生することを抑制するために、研磨速度を速くすることが好ましい。一方、領域ＳＨｄでは、パターン（あるいはダミーパターン）が形成されているので、領域ＳＨｎｄに比べて研磨されやすい。従って、研磨速度を速めると、領域ＳＨｄにおいて過研磨のおそれがある。
ＣＭＰ法では、研磨パッド上で半導体ウェハを回転することにより、研磨を進行させるので、研磨速度のプロファイルは、半導体基板１０の面内において同心円状となる。しかし、半導体基板１０の外周部においては、このようなパターン（ダミーパターン）の有無に依存して研磨速度は変化してしまう。
そこで、第５の実施形態では、半導体基板１０上の被研磨膜２０の表面領域のうち、ショット領域ＳＨｎｄに第１種類のドーパントを選択的に注入する。ショット領域ＳＨｄにはドーパントを注入しない。これにより、ショット領域ＳＨｎｄの研磨速度を上昇させ、ショット領域ＳＨｎｄの研磨速度をショット領域ＳＨｄの研磨速度に接近させる。
図１１は、第５の実施形態におけるイオンビームマスク１２０を備えたイオン注入装置１００を示す概略的な構成図である。イオン注入装置１００は、第１の実施形態のそれと基本的に同一であるが、イオンビームマスク１２０の形状が異なる。従って、イオンソース１１０、引出電極１１１、加速部１１５と、質量分離部１１６、スキャナ１１７等については、図１１では省略している。
イオンビームマスク１２０は、半導体基板１０のチップＣＨおよびショット領域ＳＨｄに照射されるイオンビームを阻止し、ショット領域ＳＨｎｄに照射されるイオンビームを通過させるように形成されている。これにより、ドーパントは、パターン（ダミーパターン）のないショット領域ＳＨｎｄにイオン注入される。図１１では、半導体基板１０の斜線部にドーパントがイオン注入される。尚、イオンビームマスク１２０の材質は、第１の実施形態のそれと同様でよい。
これにより、ショット領域ＳＨｎｄにおける研磨速度を速め、ショット領域ＳＨｄにおける研磨速度に近づける、あるいは、等しくすることができる。これにより、半導体基板１０のエッジ部のうち、ショット領域ＳＨｄの被研磨膜２０は過度に研磨されず、かつ、ショット領域ＳＨｎｄの被研磨膜２０は充分に除去され得る。これにより、半導体基板１０のエッジ部の膜厚（膜減り）のばらつきを抑制することができる。
また、半導体基板１０の面内における製品チップＣＨの占有率に応じて、ショット領域ＳＨｎｄに注入されるドーパントの種類およびドーズ量を変えてもよい。また、製品チップＣＨ内の凸部（または凹部）の占有率に応じて、ショット領域ＳＨｎｄに注入されるドーパントの種類またはドーズ量を変えてもよい。これにより、様々な半導体製品において、ショット領域ＳＨｎｄの研磨速度をショット領域ＳＨｄの研磨速度と同様に制御することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０・・・半導体基板、２０・・・被研磨膜、Ｐｅｘ・・・外周部、Ｐｉｎ・・・中心部、１００・・・イオン注入装置、１１０・・・イオンソース、１１５・・・加速部、１２０、１２１・・・イオンビームマスク、１３０・・・基板ホルダ、２００・・・ＣＭＰ装置、２１０・・・研磨パッド、２２０・・・リテーナリング、２３０・・・メンブレン、２４０・・・ヘッド

Claims (4)

  1. ＣまたはＳｉイオンを不純物として被研磨膜の外周部に局所的に注入することにより、該外周部においてＣまたはＳｉイオンの不純物濃度をＦ、Ｂ、ＰまたはＮイオンの不純物濃度よりも大きくして該被研磨膜の表面を改質し、
    ＣまたはＳｉイオンの注入後、前記被研磨膜の研磨前に、前記被研磨膜を熱処理し、
    改質後の前記被研磨膜の表面を、ＣＭＰ法を用いて研磨することを具備する半導体装置の製造方法。
  2. 前記熱処理後、前記研磨前に、Ｆ、Ｂ、ＰまたはＮイオンを不純物として前記被研磨膜の表面の中心部へ局所的に注入することにより、該中心部においてＦ、Ｂ、ＰまたはＮイオンの不純物濃度をＣまたはＳｉイオンの不純物濃度よりも大きくして該被研磨膜の表面を改質することをさらに具備する、請求項１に記載の半導体装置の製造方法。
  3. 前記イオンは、前記被研磨膜の深さ方向の濃度プロファイルが複数のピークを有するように注入されることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記被研磨膜の熱処理は、９００℃以上の温度で実行される、請求項１から請求項３のいずれか一項に記載の半導体装置の製造方法。
JP2014152285A 2014-07-25 2014-07-25 半導体装置の製造方法および半導体製造装置 Active JP6196589B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014152285A JP6196589B2 (ja) 2014-07-25 2014-07-25 半導体装置の製造方法および半導体製造装置
US14/643,218 US10008390B2 (en) 2014-07-25 2015-03-10 Manufacturing method of semiconductor device and semiconductor manufacturing apparatus
US15/992,223 US20180277388A1 (en) 2014-07-25 2018-05-30 Manufacturing method of semiconductor device and semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014152285A JP6196589B2 (ja) 2014-07-25 2014-07-25 半導体装置の製造方法および半導体製造装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017155935A Division JP2017228785A (ja) 2017-08-10 2017-08-10 半導体装置の製造方法および半導体製造装置

Publications (3)

Publication Number Publication Date
JP2016031947A JP2016031947A (ja) 2016-03-07
JP2016031947A5 JP2016031947A5 (ja) 2016-04-14
JP6196589B2 true JP6196589B2 (ja) 2017-09-13

Family

ID=55167297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014152285A Active JP6196589B2 (ja) 2014-07-25 2014-07-25 半導体装置の製造方法および半導体製造装置

Country Status (2)

Country Link
US (2) US10008390B2 (ja)
JP (1) JP6196589B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777424B2 (en) 2018-02-27 2020-09-15 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2626502B2 (ja) * 1993-09-14 1997-07-02 日本電気株式会社 半導体装置及びその製造方法
JP3514908B2 (ja) * 1995-11-13 2004-04-05 株式会社東芝 研磨剤
JPH09162144A (ja) 1995-12-05 1997-06-20 Toshiba Corp 半導体装置の製造方法
JP3147089B2 (ja) 1998-06-23 2001-03-19 日本電気株式会社 半導体装置の製造方法
JP2001044201A (ja) 1999-07-29 2001-02-16 Hitachi Ltd 半導体集積回路装置の製造方法
DE10056872C1 (de) * 2000-11-16 2002-06-13 Advanced Micro Devices Inc Implantationsüberwachung unter Anwendung mehrerer Implantations- und Temperschritte
US6713385B1 (en) * 2002-10-31 2004-03-30 Intel Corporation Implanting ions in shallow trench isolation structures
JP2004207385A (ja) * 2002-12-24 2004-07-22 Rohm Co Ltd マスク、その製造方法およびこれを用いた半導体装置の製造方法
JP2007002268A (ja) 2005-06-21 2007-01-11 Plasma Ion Assist Co Ltd 研磨用部材の表面処理方法及びその物品
JP2008016692A (ja) * 2006-07-07 2008-01-24 Fujifilm Corp 半導体装置の製造方法
US8153513B2 (en) * 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US7767583B2 (en) * 2008-03-04 2010-08-03 Varian Semiconductor Equipment Associates, Inc. Method to improve uniformity of chemical mechanical polishing planarization
JP2011138826A (ja) * 2009-12-25 2011-07-14 Nitta Haas Inc 半導体デバイス用基板およびｓｏｉ基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777424B2 (en) 2018-02-27 2020-09-15 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20180277388A1 (en) 2018-09-27
US20160027660A1 (en) 2016-01-28
JP2016031947A (ja) 2016-03-07
US10008390B2 (en) 2018-06-26

Similar Documents

Publication Publication Date Title
US7629275B2 (en) Multiple-time flash anneal process
KR20140104429A (ko) Soi 웨이퍼의 제조방법
US7643736B2 (en) Apparatus and method for manufacturing semiconductor devices
KR101781812B1 (ko) 접합 웨이퍼의 제조 방법 및 접합 soi 웨이퍼
WO2015136834A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
TWI748057B (zh) 在離子植入步驟期間將施體底材邊緣一區域以光罩遮蔽
JP6196589B2 (ja) 半導体装置の製造方法および半導体製造装置
US9768044B2 (en) Apparatus and methods for annealing wafers
KR102183594B1 (ko) 제어된 열적 산화에 의한 에피 성장한 게르마늄에서의 표면 거칠기의 감소
JP2008016692A (ja) 半導体装置の製造方法
JP6740650B2 (ja) 半導体装置およびその製造方法
JP2017228785A (ja) 半導体装置の製造方法および半導体製造装置
US10079153B2 (en) Semiconductor storage device
JP5703853B2 (ja) 貼り合わせウェーハの製造方法
EP1487010B1 (en) Method of manufacturing an SOI substrate
JPWO2005024916A1 (ja) Ｓｏｉウェーハの作製方法
CN108630535B (zh) 半导体结构及其形成方法
JP2009177062A (ja) 半導体製造方法および半導体製造装置
JP2022018162A (ja) レーザースライシング剥離装置及びそれを用いたスライシング剥離方法
JP2011071254A (ja) 炭化珪素基板およびその製造方法
TWI830512B (zh) 晶碇的切割方法及晶圓的製造方法
JP6980511B2 (ja) 半導体装置の製造方法
JP2022167604A (ja) 炭化珪素半導体装置の製造方法
JP2008294397A (ja) 半導体装置の製造方法
JPH0567579A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170818

R150 Certificate of patent or registration of utility model

Ref document number: 6196589

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350