JPH0567579A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0567579A JPH0567579A JP22571291A JP22571291A JPH0567579A JP H0567579 A JPH0567579 A JP H0567579A JP 22571291 A JP22571291 A JP 22571291A JP 22571291 A JP22571291 A JP 22571291A JP H0567579 A JPH0567579 A JP H0567579A
- Authority
- JP
- Japan
- Prior art keywords
- impurities
- impurity
- region
- heat treatment
- fluorine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明はシリコン基板中に形成した不純物層
に熱処理を施す場合、従来の熱処理条件で不純物の拡散
を抑制し、微細な半導体装置を製造することを目的とす
る。 【構成】 シリコン基板１２にＭＯＳトランジスタ１１
の構成要素であるゲート酸化膜１３、このゲート酸化膜
１３に形成された多結晶シリコンゲート電極１５、さら
に素子分離用の絶縁膜１４を形成する。その後、このシ
リコン基板１２へ第１の不純物として、ボロンイオン１
６をイオン注入により導入し第１の不純物層１７を形成
する。続いて、この不純物層１７に隣接する位置にボロ
ンイオンと結合エネルギーの強い第２の不純物１９の第
１の不純物層１８をイオン注入により形成し、熱処理と
して９００度、３０分のアニールを施す。この熱処理中
に拡散するボロンイオン１６を第２の不純物１９の逆方
向への拡散により抑制する。このように従来の熱処理条
件で不純物の拡散を抑制し、微細化を図ることができ
る。
に熱処理を施す場合、従来の熱処理条件で不純物の拡散
を抑制し、微細な半導体装置を製造することを目的とす
る。 【構成】 シリコン基板１２にＭＯＳトランジスタ１１
の構成要素であるゲート酸化膜１３、このゲート酸化膜
１３に形成された多結晶シリコンゲート電極１５、さら
に素子分離用の絶縁膜１４を形成する。その後、このシ
リコン基板１２へ第１の不純物として、ボロンイオン１
６をイオン注入により導入し第１の不純物層１７を形成
する。続いて、この不純物層１７に隣接する位置にボロ
ンイオンと結合エネルギーの強い第２の不純物１９の第
１の不純物層１８をイオン注入により形成し、熱処理と
して９００度、３０分のアニールを施す。この熱処理中
に拡散するボロンイオン１６を第２の不純物１９の逆方
向への拡散により抑制する。このように従来の熱処理条
件で不純物の拡散を抑制し、微細化を図ることができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、微細なデバイスを形成
する半導体装置の製造方法に関するものである。
する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、デバイスの微細化に伴い、イオン
注入後の熱処理による不純物のプロファイルの垂直方向
および水平方向の広がりを抑制することが必要となって
いる。
注入後の熱処理による不純物のプロファイルの垂直方向
および水平方向の広がりを抑制することが必要となって
いる。
【０００３】その方法として、イオン注入の加速エネル
ギーを低くし、熱処理前の深さをあらかじめ浅くする方
法（例えば、IEEE TRANS. ELEC. DEV.アイイーイーイー トランサ゛ク
ションエレクトリック テ゛ヘ゛ロッフ゜メント VOL.38,NO.3,1991 P476))、
又、イオン注入後の熱処理を短時間で行い、不純物の拡
散を抑える方法（例えば、APPL. PHYS. LETT.アフ゜ライス゛ト゛
ヒ゜シ゛ックス レター VOL.50, NO.7, 1987 P417)がある。
ギーを低くし、熱処理前の深さをあらかじめ浅くする方
法（例えば、IEEE TRANS. ELEC. DEV.アイイーイーイー トランサ゛ク
ションエレクトリック テ゛ヘ゛ロッフ゜メント VOL.38,NO.3,1991 P476))、
又、イオン注入後の熱処理を短時間で行い、不純物の拡
散を抑える方法（例えば、APPL. PHYS. LETT.アフ゜ライス゛ト゛
ヒ゜シ゛ックス レター VOL.50, NO.7, 1987 P417)がある。
【０００４】上記した従来の半導体装置の製造方法の
内、不純物導入のためのイオン注入の加速エネルギーを
低くする方法について説明する。注入装置で加速エネル
ギーを低くする方法もあるが、ビーム電流値が大きくと
れない、均一性が悪くなるなどのため、十分に加速エネ
ルギーを低くすることは難しい。そこで、必要なイオン
を分子イオンとして、注入する方法がある。不純物とし
て、朋素（Ｂ）を選択した場合、注入するイオンをＢ+
とし、これを例えば４９ＫｅＶで注入すると飛程は約１
６０ｎｍとなる。これに対して、ＢＦ2を４９ＫｅＶで
注入した場合、ＢＦ2分子は基板表面に衝突後すぐに解
離し、Ｂ+イオンとなり、又、そのエネルギーは４９Ｋ
ｅＶ×１１（朋素原子の質量数）／（１１＋１９（弗素
原子の質量数）×２）＝４９ＫｅＶ×１１／４９＝１１
ＫｅＶとなるため、Ｂ+イオンの飛程は約３０ｎｍに抑
えられる。これにより、不純物のプロファイルを浅くで
きる。
内、不純物導入のためのイオン注入の加速エネルギーを
低くする方法について説明する。注入装置で加速エネル
ギーを低くする方法もあるが、ビーム電流値が大きくと
れない、均一性が悪くなるなどのため、十分に加速エネ
ルギーを低くすることは難しい。そこで、必要なイオン
を分子イオンとして、注入する方法がある。不純物とし
て、朋素（Ｂ）を選択した場合、注入するイオンをＢ+
とし、これを例えば４９ＫｅＶで注入すると飛程は約１
６０ｎｍとなる。これに対して、ＢＦ2を４９ＫｅＶで
注入した場合、ＢＦ2分子は基板表面に衝突後すぐに解
離し、Ｂ+イオンとなり、又、そのエネルギーは４９Ｋ
ｅＶ×１１（朋素原子の質量数）／（１１＋１９（弗素
原子の質量数）×２）＝４９ＫｅＶ×１１／４９＝１１
ＫｅＶとなるため、Ｂ+イオンの飛程は約３０ｎｍに抑
えられる。これにより、不純物のプロファイルを浅くで
きる。
【０００５】又、熱処理時間を短くして、不純物の広が
りを抑制する方法がある。以下図面を参照しながら、上
記した従来の半導体装置の製造方法の一例について説明
する。図２は従来の熱処理方法を用いた半導体装置の製
造方法を示す工程断面図である。図２（ａ）は従来のＭ
ＯＳトランジスタの工程断面図を示す。図２（ａ）にお
いて、２はシリコン基板、３はゲート酸化膜、４は素子
間分離用の絶縁膜、５は多結晶シリコンゲート電極であ
る。図２（ｂ）では、シリコン基板２において、イオン
ビーム（Ｂイオン注入）６により不純物層７を形成す
る。さらに、図２（ｃ）では、基板２に熱処理を施し
て、注入不純物の活性化及び注入ダメージの回復を図
る。この時、熱処理後の不純物プロファイルは、垂直方
向及び水平方向に拡散８を起こし、不純物の所望のプロ
ファイルより広がってしまい、デバイスの微細化の妨げ
となる。その対策として急速に高温まで昇温し、熱処理
を短時間で行ない、急速に冷却することによって不純物
の拡散を抑制するラピッドサーマルアニーリング法が知
られている。
りを抑制する方法がある。以下図面を参照しながら、上
記した従来の半導体装置の製造方法の一例について説明
する。図２は従来の熱処理方法を用いた半導体装置の製
造方法を示す工程断面図である。図２（ａ）は従来のＭ
ＯＳトランジスタの工程断面図を示す。図２（ａ）にお
いて、２はシリコン基板、３はゲート酸化膜、４は素子
間分離用の絶縁膜、５は多結晶シリコンゲート電極であ
る。図２（ｂ）では、シリコン基板２において、イオン
ビーム（Ｂイオン注入）６により不純物層７を形成す
る。さらに、図２（ｃ）では、基板２に熱処理を施し
て、注入不純物の活性化及び注入ダメージの回復を図
る。この時、熱処理後の不純物プロファイルは、垂直方
向及び水平方向に拡散８を起こし、不純物の所望のプロ
ファイルより広がってしまい、デバイスの微細化の妨げ
となる。その対策として急速に高温まで昇温し、熱処理
を短時間で行ない、急速に冷却することによって不純物
の拡散を抑制するラピッドサーマルアニーリング法が知
られている。
【０００６】
【発明が解決しようとする課題】しかしながら上記に示
す、分子イオン注入では、その後の熱処理中の拡散の影
響を抑制できないこと、横方向への拡散を抑制できない
こと、又、ラピッドサーマルアニーリングでは、枚葉式
で各々のウェハにつきセッティング、昇温、一定温度で
の保持、降温で約５分間を要し、スループットが落ち、
又、コストがかかるので、量産が困難であるという問題
点を有していた。
す、分子イオン注入では、その後の熱処理中の拡散の影
響を抑制できないこと、横方向への拡散を抑制できない
こと、又、ラピッドサーマルアニーリングでは、枚葉式
で各々のウェハにつきセッティング、昇温、一定温度で
の保持、降温で約５分間を要し、スループットが落ち、
又、コストがかかるので、量産が困難であるという問題
点を有していた。
【０００７】本発明は、上記問題点に鑑み、半導体基板
中にイオン注入と熱処理を行なうことにより活性化した
不純物層を形成した場合において、従来の熱処理方法を
用いても熱処理中の不純物の拡散を抑制する半導体装置
の製造方法を提供するものである。
中にイオン注入と熱処理を行なうことにより活性化した
不純物層を形成した場合において、従来の熱処理方法を
用いても熱処理中の不純物の拡散を抑制する半導体装置
の製造方法を提供するものである。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、上記課題を解決するため、半導体基板中の所
定の深さ及び所定の位置に第１の不純物を含む第１の領
域を選択的なイオン注入により形成する工程と、前記第
１の領域に隣接する第２の不純物を含む第２の領域を選
択的なイオン注入により形成する工程と、前記半導体基
板の熱処理を行う工程とを有することにより不純物の拡
散を抑制することを特徴とする。
造方法は、上記課題を解決するため、半導体基板中の所
定の深さ及び所定の位置に第１の不純物を含む第１の領
域を選択的なイオン注入により形成する工程と、前記第
１の領域に隣接する第２の不純物を含む第２の領域を選
択的なイオン注入により形成する工程と、前記半導体基
板の熱処理を行う工程とを有することにより不純物の拡
散を抑制することを特徴とする。
【０００９】
【作用】本発明は上述の構成により、第１の領域に隣接
する第２の不純物を含む第２の領域を選択的なイオン注
入により形成するので、半導体基板中にイオン注入と熱
処理を行うことにより活性化した不純物層を形成した場
合において、この熱処理としてラピッドサーマルアニー
リングを用いずとも、熱処理中の不純物の拡散を抑制す
ることが可能となる。
する第２の不純物を含む第２の領域を選択的なイオン注
入により形成するので、半導体基板中にイオン注入と熱
処理を行うことにより活性化した不純物層を形成した場
合において、この熱処理としてラピッドサーマルアニー
リングを用いずとも、熱処理中の不純物の拡散を抑制す
ることが可能となる。
【００１０】
【実施例】以下本発明の一実施例の半導体装置の製造方
法について、図面を参照しながら説明する。図１は本発
明の半導体装置の製造方法を示す要部断面図である。
法について、図面を参照しながら説明する。図１は本発
明の半導体装置の製造方法を示す要部断面図である。
【００１１】例えば、シリコン半導体基板１２へ第１不
純物として朋素（Ｂ）を、ゲート酸化膜１３上に形成さ
れたゲート電極１５及び素子分離領域をなす絶縁膜１４
をマスクとして、イオン注入により所望の濃度導入し
て、第１の領域となる第１不純物層１７を形成し、続い
てこの朋素（Ｂ）領域１７に隣接した位置へ、注入され
た不純物層の垂直方向への分布中、ほぼ中央部に位置す
る不純物のピーク濃度点があるように、朋素と結合エネ
ルギーが高い１種類あるいは複数の種類の第２の不純
物、例えば弗素（Ｆ）をイオン注入により導入して第２
の領域となる第２不純物層１８を形成する。
純物として朋素（Ｂ）を、ゲート酸化膜１３上に形成さ
れたゲート電極１５及び素子分離領域をなす絶縁膜１４
をマスクとして、イオン注入により所望の濃度導入し
て、第１の領域となる第１不純物層１７を形成し、続い
てこの朋素（Ｂ）領域１７に隣接した位置へ、注入され
た不純物層の垂直方向への分布中、ほぼ中央部に位置す
る不純物のピーク濃度点があるように、朋素と結合エネ
ルギーが高い１種類あるいは複数の種類の第２の不純
物、例えば弗素（Ｆ）をイオン注入により導入して第２
の領域となる第２不純物層１８を形成する。
【００１２】この後、注入により生じたダメージの回復
および不純物の活性化のための熱処理を行うと、第１の
不純物である朋素（Ｂ）は、シリコン基板に対して垂直
方向２０および水平方向へ拡散するが、同時に隣接した
位置に存在する弗素（Ｆ）も朋素（Ｂ）の拡散方向２０
と逆方向２１に拡散する。この時、両者の結合エネルギ
ー１８６Ｋｃａｌ／モルにより、朋素（Ｂ）と弗素
（Ｆ）の原子間引力が作用し、相互に拡散を抑制するよ
うに働く。この働きにより第１の不純物（Ｂ）領域１７
の広がりを制御できる。
および不純物の活性化のための熱処理を行うと、第１の
不純物である朋素（Ｂ）は、シリコン基板に対して垂直
方向２０および水平方向へ拡散するが、同時に隣接した
位置に存在する弗素（Ｆ）も朋素（Ｂ）の拡散方向２０
と逆方向２１に拡散する。この時、両者の結合エネルギ
ー１８６Ｋｃａｌ／モルにより、朋素（Ｂ）と弗素
（Ｆ）の原子間引力が作用し、相互に拡散を抑制するよ
うに働く。この働きにより第１の不純物（Ｂ）領域１７
の広がりを制御できる。
【００１３】又、この第１の不純物と化合物を形成する
イオンを第２の不純物として選択した場合には、この化
合物がその生成に続く第１の不純物（Ｂ）の拡散を制御
することができる。第１の不純物を朋素（Ｂ）とした場
合、従来例に示した弗素（Ｆ）の他に、窒素（Ｎ）,酸
素（Ｏ）,イオウ（Ｓ）,塩素（Ｃｌ）,臭素（Ｂｒ）な
ども第２の不純物として選択してもよい。このように所
望の不純物層に隣接して、結合エネルギーの強い第２の
不純物層を導入することにより、熱処理としてラピッド
サーマルアニーリングを用いずとも、９００℃、３０分
の熱処理条件で所望の不純物の拡散を制御できる。
イオンを第２の不純物として選択した場合には、この化
合物がその生成に続く第１の不純物（Ｂ）の拡散を制御
することができる。第１の不純物を朋素（Ｂ）とした場
合、従来例に示した弗素（Ｆ）の他に、窒素（Ｎ）,酸
素（Ｏ）,イオウ（Ｓ）,塩素（Ｃｌ）,臭素（Ｂｒ）な
ども第２の不純物として選択してもよい。このように所
望の不純物層に隣接して、結合エネルギーの強い第２の
不純物層を導入することにより、熱処理としてラピッド
サーマルアニーリングを用いずとも、９００℃、３０分
の熱処理条件で所望の不純物の拡散を制御できる。
【００１４】次に図３及び図４は、製造方法を含めた実
施例の断面図を示す。以下、図３及び図４を用いて実施
例１,２の説明を行う。
施例の断面図を示す。以下、図３及び図４を用いて実施
例１,２の説明を行う。
【００１５】（実施例１）図３は、本発明の実施例１に
おける半導体装置の製造方法の工程断面図を示す。以下
図３を用いて本実施例における半導体装置の製造方法を
説明する。
おける半導体装置の製造方法の工程断面図を示す。以下
図３を用いて本実施例における半導体装置の製造方法を
説明する。
【００１６】図３（ａ）では、シリコン基板１２にＭＯ
Ｓトランジスタ１１の構成要素であるゲート酸化膜１
３、このゲート酸化膜１３に形成された多結晶シリコン
ゲート電極１５、さらに素子分離用の絶縁膜１４を形成
する。
Ｓトランジスタ１１の構成要素であるゲート酸化膜１
３、このゲート酸化膜１３に形成された多結晶シリコン
ゲート電極１５、さらに素子分離用の絶縁膜１４を形成
する。
【００１７】図３（ｂ）では、このシリコン基板１２へ
の第１の不純物として朋素（Ｂ）イオン１６を所望の位
置へイオン注入により導入する。このイオン注入工程に
おいてシリコン基板１２内には第１の不純物を含む領域
１７が形成される。
の第１の不純物として朋素（Ｂ）イオン１６を所望の位
置へイオン注入により導入する。このイオン注入工程に
おいてシリコン基板１２内には第１の不純物を含む領域
１７が形成される。
【００１８】図３（ｃ）では、第１の領域１７の形成に
続いて、第１の領域１７に対して垂直方向に隣接する位
置に注入マスク２５ａを用いて、朋素（Ｂ）と結合エネ
ルギーの強い第２の不純物弗素（Ｆ）１９を、そのピー
ク濃度点が位置するようにイオン注入によって第２の領
域１８を形成する。
続いて、第１の領域１７に対して垂直方向に隣接する位
置に注入マスク２５ａを用いて、朋素（Ｂ）と結合エネ
ルギーの強い第２の不純物弗素（Ｆ）１９を、そのピー
ク濃度点が位置するようにイオン注入によって第２の領
域１８を形成する。
【００１９】図３（ｄ）では、注入マスク２５ａを除去
した後に、第１の領域１７を形成したシリコン基板１２
に、９００℃、３０分間の熱処理を施し、イオン注入で
導入されたダメージの回復と不純物の活性化を行う。こ
の熱処理の際、朋素（Ｂ）は拡散により水平方向および
垂直方向２０に拡散するが、同時に朋素（Ｂ）の拡散と
逆方向２１に拡散する弗素（Ｆ）により、その拡散は抑
制できる。
した後に、第１の領域１７を形成したシリコン基板１２
に、９００℃、３０分間の熱処理を施し、イオン注入で
導入されたダメージの回復と不純物の活性化を行う。こ
の熱処理の際、朋素（Ｂ）は拡散により水平方向および
垂直方向２０に拡散するが、同時に朋素（Ｂ）の拡散と
逆方向２１に拡散する弗素（Ｆ）により、その拡散は抑
制できる。
【００２０】図３（ｅ）では、第２の不純物に第１の不
純物である朋素（Ｂ）１６と容易に結合して化合物を形
成する不純物を第２の不純物１９として選択した場合
に、形成された化合物２２により朋素（Ｂ）の拡散を抑
制できる。
純物である朋素（Ｂ）１６と容易に結合して化合物を形
成する不純物を第２の不純物１９として選択した場合
に、形成された化合物２２により朋素（Ｂ）の拡散を抑
制できる。
【００２１】以上のように本実施例によれば、第１の不
純物の垂直方向への、所望する以上の拡散を抑制するこ
とができる。なお、第１の不純物である朋素（Ｂ）の注
入と第２の不純物である弗素（Ｆ）の注入の順序を交換
しても、同様の効果が得られる。
純物の垂直方向への、所望する以上の拡散を抑制するこ
とができる。なお、第１の不純物である朋素（Ｂ）の注
入と第２の不純物である弗素（Ｆ）の注入の順序を交換
しても、同様の効果が得られる。
【００２２】（実施例２）図４は、本発明の実施例２に
おける半導体装置の製造方法の工程断面図を示すもので
ある。以下図４を用いて本実施例における半導体装置の
製造方法を説明する。
おける半導体装置の製造方法の工程断面図を示すもので
ある。以下図４を用いて本実施例における半導体装置の
製造方法を説明する。
【００２３】図４（ａ）では、実施例１の図３（ｂ）と
同様に第１の不純物朋素（Ｂ）１６を含む第１の領域１
７をイオン注入により形成する。
同様に第１の不純物朋素（Ｂ）１６を含む第１の領域１
７をイオン注入により形成する。
【００２４】図４（ｂ）では、第２の不純物弗素（Ｆ）
２３を含む第２の領域２４を第１の領域１７に水平方向
に隣接する位置に注入マスク２５ｂを用いて、イオン注
入により形成する。
２３を含む第２の領域２４を第１の領域１７に水平方向
に隣接する位置に注入マスク２５ｂを用いて、イオン注
入により形成する。
【００２５】図４（ｃ）では、注入マスク２５ｂを除去
した後、第１の領域１７を形成したシリコン基板１２
に、９００℃、３０分間の熱処理を施し、イオン注入で
導入されたダメージの回復と不純物の活性化を行う。こ
の熱処理の際、朋素（Ｂ）は拡散により水平方向２６お
よび垂直方向に拡散するが、同時にこの朋素（Ｂ）の拡
散と逆方向２７に拡散する弗素（Ｆ）により、その拡散
は抑制できる。
した後、第１の領域１７を形成したシリコン基板１２
に、９００℃、３０分間の熱処理を施し、イオン注入で
導入されたダメージの回復と不純物の活性化を行う。こ
の熱処理の際、朋素（Ｂ）は拡散により水平方向２６お
よび垂直方向に拡散するが、同時にこの朋素（Ｂ）の拡
散と逆方向２７に拡散する弗素（Ｆ）により、その拡散
は抑制できる。
【００２６】図４（ｄ）では、第２の不純物に朋素
（Ｂ）１６と容易に結合して化合物を形成する不純物を
第２の不純物２３として選択した場合に形成した化合物
２８により第１の不純物の拡散を抑制できる。
（Ｂ）１６と容易に結合して化合物を形成する不純物を
第２の不純物２３として選択した場合に形成した化合物
２８により第１の不純物の拡散を抑制できる。
【００２７】以上のように本実施例によれば、第１の不
純物の水平方向への、所望する以上の拡散を抑制するこ
とができる。なお、第１の不純物である朋素（Ｂ）の注
入と第２の不純物である弗素（Ｆ）の注入の順序を交換
しても同様の効果が得られる。
純物の水平方向への、所望する以上の拡散を抑制するこ
とができる。なお、第１の不純物である朋素（Ｂ）の注
入と第２の不純物である弗素（Ｆ）の注入の順序を交換
しても同様の効果が得られる。
【００２８】第１の不純物を朋素（Ｂ）とした場合、第
２の不純物として、弗素（Ｆ）の他に窒素（Ｎ）、酸素
（Ｏ）、イオウ（Ｓ）、塩素（Ｃｌ）、臭素（Ｂｒ）、
水素（Ｈ）を選択してもよい。
２の不純物として、弗素（Ｆ）の他に窒素（Ｎ）、酸素
（Ｏ）、イオウ（Ｓ）、塩素（Ｃｌ）、臭素（Ｂｒ）、
水素（Ｈ）を選択してもよい。
【００２９】又、実施例１及び２について、第２の不純
物として、弗素（Ｆ）、窒素（Ｎ）、酸素（Ｏ）、イオ
ウ（Ｓ）、塩素（Ｃｌ）、臭素（Ｂｒ）、水素（Ｈ）を
含む複数の不純物を選択してもよい。
物として、弗素（Ｆ）、窒素（Ｎ）、酸素（Ｏ）、イオ
ウ（Ｓ）、塩素（Ｃｌ）、臭素（Ｂｒ）、水素（Ｈ）を
含む複数の不純物を選択してもよい。
【００３０】
【発明の効果】以上のように本発明によれば、第１の不
純物層に隣接する位置に、第１の不純物と強い結合エネ
ルギーを持つ第２の不純物層を導入することにより、従
来のラピッドサーマルアニーリング法を用いなくても、
第１の不純物の拡散を抑制することができる。
純物層に隣接する位置に、第１の不純物と強い結合エネ
ルギーを持つ第２の不純物層を導入することにより、従
来のラピッドサーマルアニーリング法を用いなくても、
第１の不純物の拡散を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例における半導体装置の製
造方法の要部断面図
造方法の要部断面図
【図２】従来の半導体装置の製造方法の工程断面図
【図３】本発明の第１の実施例における半導体装置の製
造方法の工程断面図
造方法の工程断面図
【図４】本発明の第２の実施例における半導体装置の製
造方法の工程断面図
造方法の工程断面図
１２ 基板 １７ 第１不純物層 １８ 第２不純物層 ２０,２１ 拡散
Claims (2)
- 【請求項１】半導体基板中の所定の深さ及び所定の位置
に第１の不純物を含む領域を選択的なイオン注入により
形成する工程と、前記第１の領域に隣接する前記第１の
不純物と結合エネルギーの強い第２の不純物を含む領域
を選択的なイオン注入により形成する工程と、前記半導
体基板の熱処理を行う工程とを有することを特徴とする
半導体装置の製造方法。 - 【請求項２】請求項１記載の第２の不純物として複数の
不純物とすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22571291A JPH0567579A (ja) | 1991-09-05 | 1991-09-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22571291A JPH0567579A (ja) | 1991-09-05 | 1991-09-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567579A true JPH0567579A (ja) | 1993-03-19 |
Family
ID=16833627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22571291A Pending JPH0567579A (ja) | 1991-09-05 | 1991-09-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567579A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111251A (ja) * | 1993-10-12 | 1995-04-25 | Nippondenso Co Ltd | 不純物の活性化方法 |
| JPH08181085A (ja) * | 1994-12-21 | 1996-07-12 | Nec Corp | 半導体装置の製造方法 |
| US6475887B1 (en) | 1993-09-16 | 2002-11-05 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| US9650297B2 (en) | 2012-09-03 | 2017-05-16 | Lg Chem, Ltd. | Additive including cross-linked polycarboxylic copolymer and cement composition comprising the same |
-
1991
- 1991-09-05 JP JP22571291A patent/JPH0567579A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6475887B1 (en) | 1993-09-16 | 2002-11-05 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| JPH07111251A (ja) * | 1993-10-12 | 1995-04-25 | Nippondenso Co Ltd | 不純物の活性化方法 |
| JPH08181085A (ja) * | 1994-12-21 | 1996-07-12 | Nec Corp | 半導体装置の製造方法 |
| US9650297B2 (en) | 2012-09-03 | 2017-05-16 | Lg Chem, Ltd. | Additive including cross-linked polycarboxylic copolymer and cement composition comprising the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7825016B2 (en) | Method of producing a semiconductor element | |
| JPH08167598A (ja) | シリコンを主成分とする材料の異方性エッチング方法 | |
| JPS618931A (ja) | 半導体装置の製造方法 | |
| JP2006245338A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH0567579A (ja) | 半導体装置の製造方法 | |
| JP3205985B2 (ja) | 拡散層の形成方法 | |
| KR100429556B1 (ko) | 채널 특성을 개선시킨 반도체소자의 제조 방법 | |
| JPH10233457A (ja) | 半導体装置の製造方法 | |
| KR100388463B1 (ko) | 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법 | |
| KR100671594B1 (ko) | 반도체 소자의 얕은 접합 트랜지스터 제조 방법 | |
| JP2685384B2 (ja) | 半導体基板の製造法 | |
| JPH05326680A (ja) | 半導体装置の製造方法 | |
| KR100881410B1 (ko) | 반도체소자의 제조 방법 | |
| KR100824661B1 (ko) | 반도체 소자의 제조방법 | |
| KR100674715B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JP2005026652A (ja) | 半導体素子の製造方法 | |
| KR100588783B1 (ko) | 반도체 소자 제조 방법 | |
| JP2003282473A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100591127B1 (ko) | 반도체 소자의 게이트 유전층 형성 방법 | |
| US7670936B1 (en) | Nitridation of gate oxide by laser processing | |
| JPS63226920A (ja) | 半導体装置の製造方法 | |
| JPH04354328A (ja) | 半導体装置の製造方法 | |
| JP3317220B2 (ja) | 半導体装置の製造方法 | |
| KR20030056882A (ko) | 반도체 소자의 제조방법 | |
| JP2626485B2 (ja) | 半導体装置の製造方法 |