JPS63226920A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関するものであシ、
特に、高密度、高速ＭＯＳＬＳＩ用の微細ＭＯＳトラン
ジスタ等を形成するためにシリコン基板中に浅いポロン
拡散層を形成する方法に関するものである。

〔従来の技術〕

ＭＯ８ＬＳＩＫ搭載ＬＳＩ側ＭＯ８）ランジスタにおい
てソース・ドレインのゲート電極直下への横広がシは、
実効チャネル長の減少と寄生容量の増大を生じさせる。

前者は、ＭＯＳ　）ランジスタの短チヤネル効果を生じ
させやすくシ、後者は、スイッチング速度の低下を引き
起こす。又、ソース・ドレインの深さが増大すると、ド
レイン電流対ゲート電圧特性のサブスレシュホールド部
の傾きが小さくなるため、トランジスタのスイッチング
速度の低下を引き起こす。さらに１短チヤネル効果防止
のための埋め込みチャネルデバイスにおいては、ソース
・ドレイン領域よシさらに浅いカウンタドープ層を形成
する必要がある。従って、微細ＭＯＳトランジスタに於
て、ゲート酸化膜直下に形成するソース−ドレインある
いはチャネルドープ領域は非常に浅いものが要求されて
おシ、現在、浅いソース・ドレイン、浅いチャネルドー
プ層の形成に有効な唯一の方法としてイオン注入法が用
いられている。

〔発明が解決しようとする問題点〕

しかし、特にｐ型層の形成のためのポロン注入では、ポ
ロン元素イオンの質景が軽いため、通常の３０に＠Ｖ以
上程度のイオン注入では、どうしても注入深さが深くな
ってしまうため、イオン注入時の効率を大幅に仏性にし
て低エネルギーでイオン注入を行うか、あるいは、素子
へのダメージ等を犠牲にしてＢＦ２イオンを注入するし
か方法がなかった。これらの方法に於ても、イオン注入
に伴う、投影飛程の確率的なゆらぎあるいはチャネリン
グテールによるポロン分布の拡がシといった問題は回避
できなかった。又、イオン注入法では、イオンビームの
オフ角度あるいはビーム偏向角度によるソースψドレイ
ン領域のゲート電極直下へのまわり込みの問題もあった
。又、イオン注入法によって導入された不純物を電気的
に活性化し、イオン注入損傷をとり除くためには、不活
性ガス中で９００℃以上程度の熱処理を必要とし、特に
良好な特性のソース・ドレインあるいはチャネルドープ
屑の形成のためには、この熱処理でイオン注入不純物を
わずかに拡散させることが重要であシ、これに伴う拡が
りも微細ＭＯ８）ランジスタでは問題となることがあっ
た。

〔問題点を解決するための手段〕

本発明の半導体装置の製造方法は上記問題点に鑑みてな
されたものであシ、シリコン基板上にシリコン酸化膜を
介してポロン・シリコン含有膜を形成する工程と、前記
シリコン酸化膜中に水素あるいは弗素が含まれる状態で
加熱処理することにより、前記ポロン・シリコン含有膜
から前記シリコン酸化膜を通して前記シリコン基板中に
ポロンを拡散させる工程とを含むものである。

〔作用〕

シリコン酸化膜中に水素あるいは弗素が含まれる状態で
加熱処理を行うと、シリコン酸化膜におけるポロンの拡
散速度が増す。そのため、通常ではポロンがほとんど拡
散しない程度の温度で加熱処理を行うことによシ、シリ
コン酸化膜中は増速拡散し、シリコン基板に到達した後
は、ポロンのシリコシ基板での拡散が抑えられる。した
がって、浅く、シかも構体がシの少ないポロン拡散層が
シリコン基板表面に形成される。

〔実施例〕

第１図は・本発明の一実施例を示す製造工程図であって
、１はシリコン基板、２はフィールド酸化膜、３はゲー
ト酸化膜、４はポロンドープシリコン酸化膜、５はＢ拡
散層、６はゲート電極、Ｔはソース−ドレイン補償拡散
層である。まず、単結晶のｎ型シリコン基板１に、選択
酸化工程等によってフィールド酸化膜２を形成し、さら
に熱酸化工程によってゲート酸化膜３を形成する。つづ
いて、ポロンドープシリコン酸化膜４、即ち、はう珪酸
ガラスをＣＶＤ法等によシ形成し、さらにホト工程によ
シゲート酸化膜３の上にこれを残す（第を図（ａ））。

尚、ポロンドープシリコン酸化膜のエツチングには弗酸
と弗化アンモニウムを水で希釈した低温度緩衝液による
エツチングが適している。

次に１これを水素を含有する雰囲気、たとえば、水素と
窒素の混合雰囲気中で加熱することによってポロンドー
プシリコン酸化膜４直下のゲート酸化膜下に微細ＭＯ８
）ランジスタのソース・ドレインとして用いるための浅
く、構体がシの少ないポロン拡散層５が形成される（第
１図（ｂ））。例えば、ゲート酸化膜厚１０！ｌ！！ｌ
に於て表面ポロン濃度１０”〜１ａｔ＠α−３で深さ５
０ｎｍのポロン拡散層を形成する際、水素と窒素が１＝
１の混合雰囲気中で　□８００℃数１０分の熱処理を行
えばよい。これは、水素を含有する雰囲気の中では、シ
リコン酸化膜中のポロン拡散が増速される効果を利用し
たものである。すなわち、通常はポロンの拡散がほとん
ど起こらない８００℃という低温熱処理を行うことによ
り、シリコン酸化膜中においてはポロンの増速拡散を生
ぜしめるとともに、シリコン基板に到達したポロンの該
基板への拡散については増速効果がないことから十分に
抑制できることを利用したものである。

続いて、耐熱性のゲート電極６を肇成しく第１図（ｃ）
）、つづいてポロンのイオン注入を行い、８５０℃程度
の不活性ガス中の熱処理を行うことにより、ソース・ド
レイン補償拡散層Ｔが形成される（第１図（ｄ））。

第２図は、本発明の他の一実施例を示す製造工根因であ
る。第１図で説明した工程によシフイールド酸化膜２と
ゲート酸化膜１を形成した後、ホト工程と酸化膜エッチ
工程によシ、スルーホール８を形成する（第２図（ａ）
）。つづいてポロンドープシリコン酸化膜４を形成し、
さらにホト工程によ）ゲート電極形成領域を除いた領域
に、これを残す（第２図６））。

次に、まず非酸化性で且つ水素を含まない雰囲気中で熱
処理を行いソース・ドレイン補償拡散層１を形成する。

との条件としては、例えば窒素中９００〜１０００℃数
１０分程度が適当である。さらに第１図で説明した水素
を含む雰囲気中での低温熱処理によってポロンドープシ
リコン酸化膜４直下のゲート酸化膜下にソース−ドレイ
ンのためのポロン拡散層５を形成する（第２図（Ｃ））
。次にゲート電極６を形成する（第２図（ｄ））。

第２図の工程は、ソース・ドレイン補償拡散層７の形成
の際、ポロンイオン注入およびその後の熱処理を行わず
に、スルーホールからのポロン拡散によって、ポロン拡
散層５の形成前に行うので、ポロン拡散層５を形成した
後の熱処理がなくなり、第１図の製造方法よシ、さらに
浅いポロン拡散層の形成が可能である。

第３図は、本発明の他の一実施例を示す製造工程図であ
って、９はシリコン窒化膜、１０はボロ／ドープシリコ
ン膜である。第１図で説明した工程によシ、フィールド
酸化ＪＩａ２とゲート酸化膜１を形成した後、シリコン
窒化膜９をＣＶ’Ｄ法等により形成し、さらにホト工程
によシフイールド酸化膜上とゲート電極形成領域にこれ
を残す（第３図（ａ））。尚、シリコン窒化膜のエツチ
ングは、ＣＦ４系ガスによるドライエツチングにて可能
である。

また、多少、加工形状にテーパが生じるが、熱リン酸に
よるウェットエツチングにても可能である。

つづいて、ポロンドーズシリコン膜１０をＣＶＤ法等に
より形成する（第３図（ｂ））。さらに、（イ）水素を
含む雰囲気たとえばウェット雰囲気中でポロンドープシ
リコン膜１０を酸化する。（ロ）水素を含む雰囲気中の
熱処理後、シリコン膜を酸化する。ｔｉは、（ハ）シリ
コン膜のドライ酸化を行う。

これら（イ）（ロ）（ハ）のいずれか、あるいはその組
合せの工程を行うことによシ、ポロンドープシリコン酸
化膜４及びポロン拡散ｆｆ１５が形成される。

ただし、この段階ではシリコン窒化膜９が残っているの
で、その後、シリコン窒化膜９のエツチングによる・リ
フトオフ除去を行うことによって、ゲート酸化膜３に接
する部分にのみポロンドーグシリコン酸化膜４が残る。

このポロンドープシリコン酸化膜４の直下のゲート酸化
膜３の下には浅くて構体がシの少ないポロン拡散層５が
形成されている（第３図（Ｃ））。なお、（ハ）におい
ては、シリコン窒化膜９に通常含まれている水素の作用
により、ゲート酸化膜を通したポロン拡散を増進させる
効果を利用するものである。第３図（ｅ）は第１図（ｂ
）と同様の構造であシ、第１図（ｅ）　、　（ｄ）に示
した工程によって微細ＭＯ８）ランジスタが形成可能で
ある。

第４図は、本発明の他の一実施例を示す製造工程図であ
る。まず、第１図に示した通常の方法によってフィール
ド酸化膜２とゲート酸化膜３を形成した後、ソース・ド
レイン補償拡散層Ｔを形成しないゲート酸化膜上の領域
を覆うように第１のイオン注入マスク材１１を形成する
。イオン注入マスク材１１はホトレジストでも重金属で
も、つづいて行うイオン注入時の阻止能が大きい物質で
おればよい。次にマスク材１１をマスクにしてボロ／の
イオン注入を行ないソース・ドレイン補償拡散層７を形
成する（第４図（１））。

次にイオン注入不純物を電気的に活性化するための非酸
化性雰囲気中の熱処理を行った後、シリコンＪ［１２を
堆積する。これにポロンイオンをクリコン膜１２０表面
近傍にイオン注入する（第４図（ｂ））。これは、この
シリコン膜１２の一部を、後に説明するようにゲート電
極とすることから、その低抵抗化のために行うものでお
る。

つづいてゲート電極となるべき領域にイオン注入のため
のマスク材１３を形成し、これをマスクにシリコン膜１
２の深い領域すなわちゲート酸化ｇＩ３との界面近傍に
ポロンイオンを注入する（第４図（Ｃ））。つづいてイ
オン注入マスク材１３の除除去後、先に示した水素を含
む雰囲気中で低温熱処理を行うことによって浅くて横方
内拡がｐの少ないポロン拡散層５が形成できる（第４図
（ｄ）　）。

つづいて不活性ガス雰囲気中で８５０〜９００℃の熱処
理を行いゲート電極を低抵抗化する。

第５図は、本発明の他の一実施例を示す製造工程図であ
る。先に示した方法によって第２図（ａ）の構造形成後
、ポロン拡散阻止能の大きい耐熱性ゲート電極１４を形
成する（第５図（ａ））。耐熱性ゲート電極１４は、後
に行う熱処理時にポロン拡散阻止能が大きい物質であれ
ば十分であるが、Ｍ・。

Ｗ等の高融点金属が適している。つづいてポロンドープ
シリコン酸化膜４を形成し、先に第２図（ｅ）の工程で
説明した熱処理を行うことによって微細ＭＯ８）ランジ
スタを形成する（第５図う））。

以上、浅いソース・ドレインへの適用のためのポロン拡
散層５の形成法について述べてきたが、例えば第１図、
２図で説明したゲート電極としてポロンドープシリコン
を選択し、先に実施例中で述べたような水素を含む条件
下での熱処理を行えば、ゲート電極中のポロンのゲート
酸化膜を通した拡散によってゲート電極直下のシリコン
基板表面に浅いチャネルドープ層、即ち、カウンタード
ーグ層が形成される。

又、ポロンの酸化膜中の拡散の増速効果は、先に示した
水素の介在によるものの他に弗素でもその作用が生じる
ことを発見した。それ故、先に説明したポロンドープシ
リコン膜あるいはボロ／ドーグシリコン酸化膜の形成に
際して、ＢＦ２イオン注入等の方法を用いて弗素も同時
に膜中に導入しておけは、水素を含まない雰囲気での熱
処理によっても実施例で示したと同様の浅いポロンの拡
散層の形成が可能である。

本発明は、バイポーラトランジスタ製造工程への適用も
可能である。第６図は本発明のバイポーラトランジスタ
の適用例を示す製造工程図であって、１５は表面シリコ
ン酸化膜、１６は埋め込みシリコン酸化膜、１７は埋め
込みｎ十層、１８はｎ″″″コレクタ層９は表面ｎ中層
、２Ｇは表面ｐ十層、２１はポロンイオン注入層、２２
はｐ型ベースｆｆｉ、２３ハポロンドープシリコン、２
４．２５は砒素ドープポリシリコン、２６はｎ十エミッ
タである。

先ず、通常のイオン注入、エピタキシャル成長。

シリコン溝形成、酸化膜埋め込み、酸化等の方法によっ
てシリコン基板１上に埋め込みｎ十層１７゜埋め込みシ
リコン膜１６、「−レクタ層１８、表面酸化膜１５、表
面ｐ＋４２０．表面ｎ十層１９を形成する（第６図（ａ
））。続いて、表面ｐ十層２０および、これと隣あうｎ
−コレクタ層１８の領域の一部の直上の表面酸化膜１５
の中にイオン注入法によシポロンを導入し、ポロンイオ
ン注入層２１を形成する（第６図（ｂ））。そして、先
の実施例で示した水素含有雰囲気での熱処理を行うこと
によシ１１″″コレクタ層１８の表面の一部に薄いｐ型
ベース層２２を形成する（第６図（Ｃ））。次に表面口
中層１９、表面ｐ十層２０および薄いｐ型ベース層２２
の一部の領域の直上の表面シリコン酸化膜を除去し、表
面にポリシリコンを形成し、パタニングし、イオン注入
法で選択的に砒素とポロンを導入し分けることによって
、ポロンドーグポリシリコン２３および砒素ドープポリ
シリコン２４　、２５を形成する。さらに９００℃程度
で短時間熱処理を行うことによって浅いｎ十エミッタ層
２６を形成する（第６図（ｄ））。

以上、ポロンの酸化膜中の増速拡散効果を利用して極め
て浅いポロン拡散層が形成でき、これによる各種の半導
体装置製造方法について述べて来た。これらの本発明は
以下のようにまとめることができる。すなわち、 （１）シリコン基板上にシリコン酸化膜を熱酸化等によ
って形成し、このシリコン酸化膜上にポロンを含むシリ
コン膜あるいはポロンを含むシリコン酸化膜を堆積する
。

（２）この構造を（イ）水素を含む雰囲気中で低温熱処
理する。あるいは、（ロ）ポロンを含む膜中にポロンの
他に弗素を含ませて低温熱処理する。あるいは、（ハ）
この構造に接して過剰水素を含有する膜、例えば熱ＣＶ
Ｄ法あるいはプラズマＣＶＤ法で形成したシリコン窒化
膜を形成し低温熱処理する。

これら（イ）（ロ）（ハ）のいずれかあるいはその組合
せを行うことによって酸化膜中のポロンの増速拡散を生
じさせた上、基板シリコンに到達したポロンの拡散を抑
制して極めて薄層のポロン拡散層、即ちｐ型導電層を得
ることができる。

以上の説明では、シリコン酸化膜上にポロンを含むシリ
コン膜あるいはポロンを含むシリコン酸化膜を堆積する
という工程を用いる場合について主に述べたが、シリコ
ン酸化膜上の膜がシリコン酸化膜である場合、必ずしも
別々に形成する必要はないことは当然である。その場合
には、第６図のバイポーラトランジスタの実施例で示し
たように、シリコン酸化膜を熱酸化あるいはＣＶＤ等の
方法によってシリコン基板上に形成し、その表面にあら
かじめポロンを含有させることによって実現できる。こ
の構造もシリコン基板−シリコン酸化膜−ポロン含有シ
リコン酸化膜からなる３層構造の概念に含まれる事は言
うまでもない。ポロンを表面部分にのみ含有させる方法
としては、イオン注入法、熱拡散法等が利用できる。

最後に、上記発明実施例の基本となるポロンの増速拡散
の実験事実を付記する。第７図は、先に説明した水素あ
るいは弗素の介在による酸化膜中のポロン拡散の増速効
果の実験事実を例示したＭＯＳキャパシタの容量の電圧
依存性であって、特性２Ｔは窒素中熱処理の場合、特性
２８は水素含有雰囲気の場合、特性２９は弗素が介在す
る場合の容量−電圧カーブ（Ｃｖ左カーブである。ＭＯ
Ｓキャパシタのゲート醸化膜厚は５ｎｍであシ、ゲート
電極はポロンをイオン注入したポリシリコンでボロ／平
均濃度は２×ｌＯ″＠ｃＩＩＬ″″１であシ、ポリシリ
コンへのポロン導入はイオン注入法である。一方、第８
図は、ＭＯＳキャパシタの高周波ＣＶ理＃ｌ特性を基板
ＯＢ濃度別に示したものであシ、同図（＆）。

（ｂ）　、　（ｅ）はそれぞれゲート酸化膜厚ｔ（ＩＫ
が５ｎｍｓｌＯｎｍｓ　１５ｎｍの場合を示している。

この図から明らかなように、基板のＢ濃度の増加によっ
てＣＶ特性カーブがねてくることが判る。この第８図の
理論特性と対比しながら第７図のＣＶ特性を説明すると
、２７番のカーブはポロンのイオン注入後９００℃２０
分の窒素中の熱処理を行ったものであシ、ポロンの基板
シリコン中への拡散が全くないとして計算した理論計算
カーブと一致している。

このカーブは、その後８００℃１０００分までの窒素中
の熱処理をしても保たれている。２８番のカーブは、上
記の９００℃２０分の窒素中の熱処理の後、水素５０％
、酸素５０％の雰囲気中で８００℃５００分のポリシリ
コン酸化熱処理を加えたサンプルのものであシ、基板シ
リコン中に明らかにポロンが拡散したことを示す容量−
電圧カーブである。解析の結果基板シリコン中に侵入し
たポロンの表面最大濃度は、この場合４　Ｘ　１０”ｃ
ｍ″″魯であった。

２９番のカーブはポリシリコンへのポロン導入の際、Ｂ
Ｆ、注入を用いた場合で、イオン注入後９００”Ｃ２０
分の窒素中熱処理を加えたサンプルのものであシ、基板
シリコン中に明らかにポロンが拡散したことを示す容量
−電圧カーブである。尚、これはＢＦ、イオン注入時に
侵入したものではないことは物理解析の結果、確認済み
である。

〔発明の効果〕

以上説明したように、本発明の工程では、シリコン中の
砒素、燐、ポロンといった不純物の拡散がほとんど起こ
らない低温で、酸化膜を通して基板シリコン表面にポロ
ンを導入できるので、所望の領域以外の不純物導入領域
の不純物分布をくずすことなく、浅くて横方向撚がシの
少ないポロン拡散層の形成が可能であるといった利点が
あシ、微細ＭＯ８）ランジスタの製造等に最適である。

【図面の簡単な説明】

第１図〜第５図はそれぞれ本発明の一実施例を示すＭＯ
Ｓ）ランジスタ製造工程図、第６図は本発明の他の実施
例であるバイポーラトランジスタの製造工程図、第７図
は水素あるいは弗素の介在によるポロンの拡散増速効果
を説明するためのＭＯＳキャパシタＣｖ特性図、第８図
はＭＯＳキャパシタの高周波ＣＶ理論特性図である。 １−・・・シリコン基板、３・・・・ゲット酸化膜、４
・・Ｏ・ポロンドープシリコン酸化膜、５・・・・ポロ
ン拡散層、６・−・・ゲート電極、９争・・・シリコン
窒（ｆ［，１０会・拳・ポロントーフシリコン膜、２２
・・・・ｐ型ベース層。

Claims (1)

【特許請求の範囲】
1. シリコン基板上にシリコン酸化膜を介してポロン・シリ
   コン含有膜を形成する工程と、前記シリコン酸化膜中に
   水素あるいは弗素が含まれる状態で加熱処理することに
   より、前記ポロン・シリコン含有膜から前記シリコン酸
   化膜を通して前記シリコン基板中にポロンを拡散させる
   工程を含む半導体装置の製造方法。