JP2809393B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2809393B2 JP2809393B2 JP62058942A JP5894287A JP2809393B2 JP 2809393 B2 JP2809393 B2 JP 2809393B2 JP 62058942 A JP62058942 A JP 62058942A JP 5894287 A JP5894287 A JP 5894287A JP 2809393 B2 JP2809393 B2 JP 2809393B2
- Authority
- JP
- Japan
- Prior art keywords
- boron
- oxide film
- silicon
- layer
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関するものであ
り、特に、高密度、高速MOSLSI用の微細MOSトランジス
タ等を形成するためにシリコン基板中に浅いボロン拡散
層を形成する方法に関するものである。 〔従来の技術〕 MOSLSIに搭載する微細MOSトランジスタにおいてソー
ス・ドレインのゲート電極直下への横広がりは、実効チ
ヤネル長の減少と寄生容量の増大を生じさせる。前者
は、MOSトランジスタの短チヤネル効果を生じさせやす
くし、後者は、スイツチング速度の低下を引き起こす。
又、ソース・ドレインの深さが増大すると、ドレイン電
流対ゲート電圧特性のサブスレシユホールド部の傾きが
小さくなるため、トランジスタのスイツチング速度の低
下を引き起こす。さらに、短チヤネル効果防止のための
埋め込みチヤネルデバイスにおいては、ソース・ドレイ
ン領域よりさらに浅いカウンタドープ層を形成する必要
がある。従つて、微細MOSトランジスタに於て、ゲート
酸化膜直下に形成するソース・ドレインあるいはチヤネ
ルドープ領域は非常に浅いものが要求されており、現
在、浅いソース・ドレイン、浅いチヤネルドープ層の形
成に有効な唯一の方法としてイオン注入法が用いられて
いる。 〔発明が解決しようとする問題点〕 しかし、特にｐ型層の形成のためのボロン注入では、
ボロン元素イオンの質量が軽いため、通常の30keV以上
程度のイオン注入では、どうしても注入深さが深くなつ
てしまうため、イオン注入時の効率を大幅に犠牲にして
低エネルギーでイオン注入を行うか、あるいは、素子へ
のダメージ等を犠牲にしてBF2イオンを注入するしか方
法がなかつた。これらの方法に於ても、イオン注入に伴
う、投影飛程の確率的なゆらぎあるいはチヤネルリング
テールによるボロン分布の拡がりといつた問題は回避で
きなかつた。又、イオン注入法では、イオンビームのオ
フ角度あるいはビーム偏向角度によるソース・ドレイン
領域のゲート電極直下へのまわり込みの問題もあつた。
又、イオン注入法によつて導入された不純物を電気的に
活性化し、イオン注入損傷をとり除くためには、不活性
ガス中で900℃以上程度の熱処理を必要とし、特に良好
な特性のソース・ドレインあるいはチヤネルドープ層の
形成のためには、この熱処理でイオン注入不純物をわず
かに拡散させることが重要であり、これに伴う拡がりも
微細MOSトランジスタでは問題となることがあつた。 〔問題点を解決するための手段〕 本発明の半導体装置の製造方法は上記問題点に鑑みて
なされたものであり、シリコン基板上にシリコン酸化膜
を介してボロン、弗素およびシリコンを含有する膜を形
成する工程と、加熱処理することによりシリコン酸化膜
を通してシリコン基板中にボロンを拡散させる工程とを
含むものである。 〔作用〕 シリコン基板上にシリコン酸化膜を介してボロン、弗
素およびシリコンを含有する膜を形成し、加熱処理する
ことにより、弗素がシリコン酸化膜中に拡散し、シリコ
ン酸化膜におけるボロンの拡散速度が増す。そのため、
通常ではボロンがほとんど拡散しない程度の温度で加熱
処理を行うことにより、シリコン酸化膜中は増速拡散
し、シリコン基板に到達した後は、ボロンのシリコン基
板での拡散が抑えられる。したがつて、浅く、しかも横
広がりの少ないボロン拡散層がシリコン基板表面に形成
される。 〔実施例〕 第１図は、本発明の一実施例を示す製造工程図であつ
て、１はシリコン基板、２はフイールド酸化膜、３はゲ
ート酸化膜、４はボロンドープシリコン酸化膜、５はＢ
拡散層、６はゲート電極、７はソース・ドレイン補償拡
散層である。まず、単結晶のｎ型シリコン基板１に、選
択酸化工程等によつてフイールド酸化膜２を形成し、さ
らに熱酸化工程によつてゲート酸化膜３を形成する。つ
づいて、ボロンドープシリコン酸化膜４、即ち、ほう珪
酸ガラスをCVD法等により形成し、さらにホト工程によ
りゲート酸化膜３の上にこれを残す（第１図（ａ））。
尚、ボロンドープシリコン酸化膜のエツチングには弗酸
と弗化アンモニウムを水で希釈した低濃度緩衝液による
エツチングが適している。 次に、これを水素を含有する雰囲気、たとえば、水素
と窒素の混合雰囲気中で加熱することによつてボロンド
ープシリコン酸化膜４直下のゲート酸化膜下に微細MOS
トランジスタのソース・ドレインとして用いるための浅
く、横広がりの少ないボロン拡散層５が形成される（第
１図（ｂ））。例えば、ゲート酸化膜厚10nmに於て表面
ボロン濃度1019〜1020cm-3で深さ50nmのボロン拡散層を
形成する際、水素と窒素が1:1の混合雰囲気中で800℃数
10分の熱処理を行えばよい。これは、水素を含有する雰
囲気の中では、シリコン酸化膜中のボロン拡散が増速さ
れる効果を利用したものである。すなわち、通常はボロ
ンの拡散がほとんど起こらない800℃という低温熱処理
を行うことにより、シリコン酸化膜中においてはボロン
の増速拡散を生ぜしめるとともに、シリコン基板に到達
したボロンの該基板への拡散については増速効果がない
ことから十分に抑制できることを利用したものである。 続いて、耐熱性のゲート電極６を形成し（第１図
（ｃ））、つづいてボロンのイオン注入を行い、850℃
程度の不活性ガス中の熱処理を行うことにより、ソース
・ドレイン補償拡散層７が形成される（第１図
（ｄ））。 第２図は、本発明の他の一実施例を示す製造工程図で
ある。第１図で説明した工程によりフイールド酸化膜２
とゲート酸化膜１を形成した後、ホト工程と酸化膜エツ
チ工程により、スルーホール８を形成する（第２図
（ａ））。つづいてボロンドープシリコン酸化膜４を形
成し、さらにホト工程によりゲート電極形成領域を除い
た領域に、これを残す（第２図（ｂ））。 次に、まず非酸化性で且つ水素を含まない雰囲気中で
熱処理を行いソース・ドレイン補償拡散層７を形成す
る。この条件としては、例えば窒素中900〜1000℃数10
分程度が適当である。さらに第１図で説明した水素を含
む雰囲気中での低温熱処理によつてボロンドープシリコ
ン酸化膜４直下のゲート酸化膜下にソース・ドレインの
ためのボロン拡散層５を形成する（第２図（ｃ））。次
にゲート電極６を形成する（第２図（ｄ））。 第２図の工程は、ソース・ドレイン補償拡散層７の形
成の際、ボロンイオン注入およびその後の熱処理を行わ
ずに、スルーホールからのボロン拡散によつて、ボロン
拡散層５の形成前に行うので、ボロン拡散層５を形成し
た後の熱処理がなくなり、第１図の製造方法より、さら
に浅いボロン拡散層の形成が可能である。 第３図は、本発明の他の一実施例を示す製造工程図で
あつて、９はシリコン窒化膜、10はボロンドープシリコ
ン膜である。第１図で説明した工程により、フイールド
酸化膜２とゲート酸化膜１を形成した後、シリコン窒化
膜９をCVD法等により形成し、さらにホト工程によりフ
イールド酸化膜上とゲート電極形成領域にこれを残す
（第３図（ａ））。尚、シリコン窒化膜のエツチング
は、CF4系ガスによるドライエツチングにて可能であ
る。また、多少、加工形状にテーパが生じるが、熱リン
酸によるウエツトエツチングにても可能である。 つづいて、ボロンドープシリコン膜10をCVD法等によ
り形成する（第３図（ｂ））。さらに、（イ）水素を含
む雰囲気たとえばウエツト雰囲気中でボロンドープシリ
コン膜10を酸化する。（ロ）水素を含む雰囲気中の熱処
理後、シリコン膜を酸化する。または、（ハ）シリコン
膜のドライ酸化を行う。これら（イ）（ロ）（ハ）のい
ずれか、あるいはその組合せの工程を行うことにより、
ボロンドープシリコン酸化膜４及びボロン拡散層５が形
成される。ただし、この段階ではシリコン窒化膜９が残
つているので、その後、シリコン窒化膜９のエツチング
によるリフトオフ除去を行うことによつて、ゲート酸化
膜３に接する部分にのみボロンドープシリコン酸化膜４
が残る。このボロンドープシリコン酸化膜４の直下のゲ
ート酸化膜３の下には浅くて横広がりの少ないボロン拡
散層５が形成されている（第３図（ｃ））。なお、
（ハ）においては、シリコン窒化膜９に通常含まれてい
る水素の作用により、ゲート酸化膜を通したボロン拡散
を増進させる効果を利用するものである。第３図（ｃ）
は第１図（ｂ）と同様の構造であり、第１図（ｃ），
（ｄ）に示した工程によつて微細MOSトランジスタが形
成可能である。 第４図は、本発明の他の一実施例を示す製造工程図で
ある。まず、第１図に示した通常の方法によつてフイー
ルド酸化膜２とゲート酸化膜３を形成した後、ソース・
ドレイン補償拡散層７を形成しないゲート酸化膜上の領
域を覆うように第１のイオン注入マスク材11を形成す
る。イオン注入マスク材11はホトレジストでも重金属で
も、つづいて行うイオン注入時の阻止能が大きい物質で
あればよい。次にマスク材11をマスクにしてボロンのイ
オン注入を行ないソース・ドレイン補償拡散層７を形成
する（第４図（ａ））。 次にイオン注入不純物を電気的に活性化するための非
酸化性雰囲気中の熱処理を行つた後、シリコン膜12を堆
積する。これにボロンイオンをシリコン膜12の表面近傍
にイオン注入する（第４図（ｂ））。これは、このシリ
コン膜12の一部を、後に説明するようにゲート電極とす
ることから、その低抵抗化のために行うものである。 つづいてゲート電極となるべき領域にイオン注入のた
めのマスク材13を形成し、これをマスクにシリコン膜12
の深い領域すなわちゲート酸化膜３との界面近傍にボロ
ンイオンを注入する（第４図（ｃ））。つづいてイオン
注入マスク材13の除去後、先に示した水素を含む雰囲気
中で低温熱処理を行うことによつて浅くて横方向拡がり
の少ないボロン拡散層５が形成できる（第４図
（ｄ））。つづいて不活性ガス雰囲気中で850〜900℃の
熱処理を行いゲート電極を低抵抗化する。 第５図は、本発明の他の一実施例を示す製造工程図で
ある。先に示した方法によつて第２図（ａ）の構造形成
後、ボロン拡散阻止能の大きい耐熱性ゲート電極14を形
成する（第５図（ａ））。耐熱性ゲート電極14は、後に
行う熱処理時にボロン拡散阻止能が大きい物質であれば
十分であるが、Me,W等の高融点金属が適している。つづ
いてボロンドープシリコン酸化膜４を形成し、先に第２
図（ｃ）の工程で説明した熱処理を行うことによつて微
細MOSトランジスタを形成する（第５図（ｂ））。 以上、浅いソース・ドレインへの適用のためのボロン
拡散層５の形成法について述べてきたが、例えば第１
図，第２図で説明したゲート電極としてボロンドープシ
リコンを選択し、先に実施例中で述べたような水素を含
む条件下での熱処理を行えば、ゲート電極中のボロンの
ゲート酸化膜を通した拡散によつてゲート電極直下のシ
リコン基板表面に浅いチヤネルドープ層、即ち、カウン
タードープ層が形成される。 又、ボロンの酸化膜中の拡散の増速効果は、先に示し
た水素の介在によるものの他に弗素でもその作用が生じ
ることを発見した。それ故、先に説明したボロンドープ
シリコン膜あるいはボロンドープシリコン酸化膜の形成
に際して、BF2イオン注入等の方法を用いて弗素も同時
に膜中に導入しておけば、水素を含まない雰囲気での熱
処理によつても実施例で示したと同様の浅いボロンの拡
散層の形成が可能である。 本発明は、バイポーラトランジスタ製造工程への適用
も可能である。第６図は本発明のバイポーラトランジス
タの適用例を示す製造工程図であつて、15は表面シリコ
ン酸化膜、16は埋め込みシリコン酸化膜、17は埋め込み
ｎ+層、18はｎ-コレクタ層、19は表面ｎ+層、20は表面
ｐ+層、21はボロンイオン注入層、22はｐ型ベース層、2
3はボロンドープシリコン、24,25は砒素ドープポリシリ
コン、26はｎ+エミツタである。 先ず、通常のイオン注入，エピタキシヤル成長，シリ
コン溝形成，酸化膜埋め込み，酸化等の方法によつてシ
リコン基板１上に埋め込みｎ+層17、埋め込みシリコン
酸化膜16、ｎ-コレクタ層18、表面酸化膜15、表面ｐ+層
20、表面ｎ+層19を形成する（第６図（ａ））。続い
て、表面ｐ+層20および、これと隣あうｎ-コレクタ層18
の領域の一部の直上の表面酸化膜15の中にイオン注入法
によりボロンを導入し、ボロンイオン注入層21を形成す
る（第６図（ｂ））。そして、先の実施例で示した水素
含有雰囲気での熱処理を行うことによりｎ-コレクタ層1
8の表面の一部に薄いｐ型ベース層22を形成する（第６
図（ｃ））。次に表面ｎ+層19、表面ｐ+層20および薄い
ｐ型ベース層22の一部の領域の直上の表面シリコン酸化
膜を除去し、表面にポリシリコンを形成し、パタニング
し、イオン注入法で選択的に砒素とボロンを導入し分け
ることによつて、ボロンドープポリシリコン23および砒
素ドープポリシリコン24,25を形成する。さらに900℃程
度で短時間熱処理を行うことによつて浅いｎ+エミツタ
層26を形成する（第６図（ｄ））。 以上、ボロンの酸化膜中の増速拡散効果を利用して極
めて浅いボロン拡散層が形成でき、これによる各種の半
導体装置製造方法について述べて来た。これらの本発明
は以下のようにまとめることができる。すなわち、 （１）シリコン基板上にシリコン酸化膜を熱酸化等によ
つて形成し、このシリコン酸化膜上にボロンを含むシリ
コン膜あるいはボロンを含むシリコン酸化膜を堆積す
る。 （２）この構造を（イ）水素を含む雰囲気中で低温熱処
理する。あるいは、（ロ）ボロンを含む膜中にボロンの
他に弗素を含ませて低温熱処理する。あるいは、（ハ）
この構造に接して過剰水素を含有する膜、例えば熱CVD
法あるいはプラズマCVD法で形成したシリコン窒化膜を
形成し低温熱処理する。 これら（イ）（ロ）（ハ）いずれかあるいはその組合
せを行うことによつて酸化膜中のボロンの増速拡散を生
じさせた上、基板シリコンに到達したボロンの拡散を抑
制して極めて薄層のボロン拡散層、即ちｐ型導電層を得
ることができる。 以上の説明では、シリコン酸化膜上にボロンを含むシ
リコン膜あるいはボロンを含むシリコン酸化膜を堆積す
るという工程を用いる場合について主に述べたが、シリ
コン酸化膜上の膜がシリコン酸化膜である場合、必ずし
も別々に形成する必要はないことは当然である。その場
合には、第６図のバイポーラトランジスタの実施例で示
したように、シリコン酸化膜を熱酸化あるいはCVD等の
方法によつてシリコン基板上に形成し、その表面にあら
かじめボロンを含有させることによつて実現できる。こ
の構造もシリコン基板−シリコン酸化膜−ボロン含有シ
リコン酸化膜からなる３層構造の概念に含まれる事は言
うまでもない。ボロンを表面部分のみ含有させる方法と
しては、イオン注入法、熱拡散法等が利用できる。 最後に、上記発明実施例の基本となるボロンの増速拡
散の実験事実を付記する。第７図は、先に説明した水素
あるいは弗素の介在による酸化膜中のボロン拡散の増速
効果の実験事実を例示したMOSキヤパシタの容量の電圧
依存性であつて、特性27は窒素中熱処理の場合、特性28
は水素含有雰囲気の場合、特性29は弗素が介在する場合
の容量−電圧カーブ（CVカーブ）である。MOSキヤパシ
タのゲート酸化膜厚は5nmであり、ゲート電極はボロン
をイオン注入したポリシリコンでボロン平均濃度は２×
1020cm-3であり、ポリシリコンへのボロン導入はイオン
注入法である。一方、第８図は、MOSキヤパシタの高周
波CV理論特性を基板のＢ濃度別に示したものであり、同
図（ａ），（ｂ），（ｃ）はそれぞれゲート酸化膜厚ｔ
oxが5nm、10nm、15nmの場合を示している。この図から
明らかなように、基板のＢ濃度の増加によつてCV特性カ
ーブがねてくることが判る。この第８図の理論特性と対
比しながら第７図のCV特性を説明すると、27番のカーブ
はボロンのイオン注入後900℃で20分の窒素中の熱処理
を行つたものであり、ボロンの基板シリコン中への拡散
が全くないとして計算した理論計算カーブと一致してい
る。このカーブは、その後800℃1000分までの窒素中の
熱処理をしても保たれている。28番のカーブは、上記の
900℃20分の窒素中の熱処理の後、水素50％、酸素50％
の雰囲気中で800℃500分のポリシリコン酸化熱処理を加
えたサンプルのものであり、基板シリコン中に明らかに
ボロンが拡散したことを示す容量−電圧カーブである。
解析の結果基板シリコン中に侵入したボロンの表面最大
濃度は、この場合４×1018cm-3であつた。29番のカーブ
はポリシリコンへのボロン導入の際、BF2注入を用いた
場合で、イオン注入後900℃20分の窒素中熱処理を加え
たサンプルのものであり、基板シリコン中に明らかにボ
ロンが拡散したことを示す容量−電圧カーブである。
尚、これはBF2イオン注入時に侵入したものではないこ
とは物理解析の結果、確認済みである。 〔発明の効果〕 以上説明したように、本発明の工程では、シリコン中
の砒素，燐，ボロンといつた不純物の拡散がほとんど起
こらない低温で、酸化膜を通して基板シリコン表面にボ
ロンを導入できるので、所望の領域以外の不純物導入領
域の不純物分布をくずすことなく、浅くて横方向拡がり
の少ないボロン拡散層の形成が可能であるといつた利点
があり、微細MOSトランジスタの製造等に最適である。
り、特に、高密度、高速MOSLSI用の微細MOSトランジス
タ等を形成するためにシリコン基板中に浅いボロン拡散
層を形成する方法に関するものである。 〔従来の技術〕 MOSLSIに搭載する微細MOSトランジスタにおいてソー
ス・ドレインのゲート電極直下への横広がりは、実効チ
ヤネル長の減少と寄生容量の増大を生じさせる。前者
は、MOSトランジスタの短チヤネル効果を生じさせやす
くし、後者は、スイツチング速度の低下を引き起こす。
又、ソース・ドレインの深さが増大すると、ドレイン電
流対ゲート電圧特性のサブスレシユホールド部の傾きが
小さくなるため、トランジスタのスイツチング速度の低
下を引き起こす。さらに、短チヤネル効果防止のための
埋め込みチヤネルデバイスにおいては、ソース・ドレイ
ン領域よりさらに浅いカウンタドープ層を形成する必要
がある。従つて、微細MOSトランジスタに於て、ゲート
酸化膜直下に形成するソース・ドレインあるいはチヤネ
ルドープ領域は非常に浅いものが要求されており、現
在、浅いソース・ドレイン、浅いチヤネルドープ層の形
成に有効な唯一の方法としてイオン注入法が用いられて
いる。 〔発明が解決しようとする問題点〕 しかし、特にｐ型層の形成のためのボロン注入では、
ボロン元素イオンの質量が軽いため、通常の30keV以上
程度のイオン注入では、どうしても注入深さが深くなつ
てしまうため、イオン注入時の効率を大幅に犠牲にして
低エネルギーでイオン注入を行うか、あるいは、素子へ
のダメージ等を犠牲にしてBF2イオンを注入するしか方
法がなかつた。これらの方法に於ても、イオン注入に伴
う、投影飛程の確率的なゆらぎあるいはチヤネルリング
テールによるボロン分布の拡がりといつた問題は回避で
きなかつた。又、イオン注入法では、イオンビームのオ
フ角度あるいはビーム偏向角度によるソース・ドレイン
領域のゲート電極直下へのまわり込みの問題もあつた。
又、イオン注入法によつて導入された不純物を電気的に
活性化し、イオン注入損傷をとり除くためには、不活性
ガス中で900℃以上程度の熱処理を必要とし、特に良好
な特性のソース・ドレインあるいはチヤネルドープ層の
形成のためには、この熱処理でイオン注入不純物をわず
かに拡散させることが重要であり、これに伴う拡がりも
微細MOSトランジスタでは問題となることがあつた。 〔問題点を解決するための手段〕 本発明の半導体装置の製造方法は上記問題点に鑑みて
なされたものであり、シリコン基板上にシリコン酸化膜
を介してボロン、弗素およびシリコンを含有する膜を形
成する工程と、加熱処理することによりシリコン酸化膜
を通してシリコン基板中にボロンを拡散させる工程とを
含むものである。 〔作用〕 シリコン基板上にシリコン酸化膜を介してボロン、弗
素およびシリコンを含有する膜を形成し、加熱処理する
ことにより、弗素がシリコン酸化膜中に拡散し、シリコ
ン酸化膜におけるボロンの拡散速度が増す。そのため、
通常ではボロンがほとんど拡散しない程度の温度で加熱
処理を行うことにより、シリコン酸化膜中は増速拡散
し、シリコン基板に到達した後は、ボロンのシリコン基
板での拡散が抑えられる。したがつて、浅く、しかも横
広がりの少ないボロン拡散層がシリコン基板表面に形成
される。 〔実施例〕 第１図は、本発明の一実施例を示す製造工程図であつ
て、１はシリコン基板、２はフイールド酸化膜、３はゲ
ート酸化膜、４はボロンドープシリコン酸化膜、５はＢ
拡散層、６はゲート電極、７はソース・ドレイン補償拡
散層である。まず、単結晶のｎ型シリコン基板１に、選
択酸化工程等によつてフイールド酸化膜２を形成し、さ
らに熱酸化工程によつてゲート酸化膜３を形成する。つ
づいて、ボロンドープシリコン酸化膜４、即ち、ほう珪
酸ガラスをCVD法等により形成し、さらにホト工程によ
りゲート酸化膜３の上にこれを残す（第１図（ａ））。
尚、ボロンドープシリコン酸化膜のエツチングには弗酸
と弗化アンモニウムを水で希釈した低濃度緩衝液による
エツチングが適している。 次に、これを水素を含有する雰囲気、たとえば、水素
と窒素の混合雰囲気中で加熱することによつてボロンド
ープシリコン酸化膜４直下のゲート酸化膜下に微細MOS
トランジスタのソース・ドレインとして用いるための浅
く、横広がりの少ないボロン拡散層５が形成される（第
１図（ｂ））。例えば、ゲート酸化膜厚10nmに於て表面
ボロン濃度1019〜1020cm-3で深さ50nmのボロン拡散層を
形成する際、水素と窒素が1:1の混合雰囲気中で800℃数
10分の熱処理を行えばよい。これは、水素を含有する雰
囲気の中では、シリコン酸化膜中のボロン拡散が増速さ
れる効果を利用したものである。すなわち、通常はボロ
ンの拡散がほとんど起こらない800℃という低温熱処理
を行うことにより、シリコン酸化膜中においてはボロン
の増速拡散を生ぜしめるとともに、シリコン基板に到達
したボロンの該基板への拡散については増速効果がない
ことから十分に抑制できることを利用したものである。 続いて、耐熱性のゲート電極６を形成し（第１図
（ｃ））、つづいてボロンのイオン注入を行い、850℃
程度の不活性ガス中の熱処理を行うことにより、ソース
・ドレイン補償拡散層７が形成される（第１図
（ｄ））。 第２図は、本発明の他の一実施例を示す製造工程図で
ある。第１図で説明した工程によりフイールド酸化膜２
とゲート酸化膜１を形成した後、ホト工程と酸化膜エツ
チ工程により、スルーホール８を形成する（第２図
（ａ））。つづいてボロンドープシリコン酸化膜４を形
成し、さらにホト工程によりゲート電極形成領域を除い
た領域に、これを残す（第２図（ｂ））。 次に、まず非酸化性で且つ水素を含まない雰囲気中で
熱処理を行いソース・ドレイン補償拡散層７を形成す
る。この条件としては、例えば窒素中900〜1000℃数10
分程度が適当である。さらに第１図で説明した水素を含
む雰囲気中での低温熱処理によつてボロンドープシリコ
ン酸化膜４直下のゲート酸化膜下にソース・ドレインの
ためのボロン拡散層５を形成する（第２図（ｃ））。次
にゲート電極６を形成する（第２図（ｄ））。 第２図の工程は、ソース・ドレイン補償拡散層７の形
成の際、ボロンイオン注入およびその後の熱処理を行わ
ずに、スルーホールからのボロン拡散によつて、ボロン
拡散層５の形成前に行うので、ボロン拡散層５を形成し
た後の熱処理がなくなり、第１図の製造方法より、さら
に浅いボロン拡散層の形成が可能である。 第３図は、本発明の他の一実施例を示す製造工程図で
あつて、９はシリコン窒化膜、10はボロンドープシリコ
ン膜である。第１図で説明した工程により、フイールド
酸化膜２とゲート酸化膜１を形成した後、シリコン窒化
膜９をCVD法等により形成し、さらにホト工程によりフ
イールド酸化膜上とゲート電極形成領域にこれを残す
（第３図（ａ））。尚、シリコン窒化膜のエツチング
は、CF4系ガスによるドライエツチングにて可能であ
る。また、多少、加工形状にテーパが生じるが、熱リン
酸によるウエツトエツチングにても可能である。 つづいて、ボロンドープシリコン膜10をCVD法等によ
り形成する（第３図（ｂ））。さらに、（イ）水素を含
む雰囲気たとえばウエツト雰囲気中でボロンドープシリ
コン膜10を酸化する。（ロ）水素を含む雰囲気中の熱処
理後、シリコン膜を酸化する。または、（ハ）シリコン
膜のドライ酸化を行う。これら（イ）（ロ）（ハ）のい
ずれか、あるいはその組合せの工程を行うことにより、
ボロンドープシリコン酸化膜４及びボロン拡散層５が形
成される。ただし、この段階ではシリコン窒化膜９が残
つているので、その後、シリコン窒化膜９のエツチング
によるリフトオフ除去を行うことによつて、ゲート酸化
膜３に接する部分にのみボロンドープシリコン酸化膜４
が残る。このボロンドープシリコン酸化膜４の直下のゲ
ート酸化膜３の下には浅くて横広がりの少ないボロン拡
散層５が形成されている（第３図（ｃ））。なお、
（ハ）においては、シリコン窒化膜９に通常含まれてい
る水素の作用により、ゲート酸化膜を通したボロン拡散
を増進させる効果を利用するものである。第３図（ｃ）
は第１図（ｂ）と同様の構造であり、第１図（ｃ），
（ｄ）に示した工程によつて微細MOSトランジスタが形
成可能である。 第４図は、本発明の他の一実施例を示す製造工程図で
ある。まず、第１図に示した通常の方法によつてフイー
ルド酸化膜２とゲート酸化膜３を形成した後、ソース・
ドレイン補償拡散層７を形成しないゲート酸化膜上の領
域を覆うように第１のイオン注入マスク材11を形成す
る。イオン注入マスク材11はホトレジストでも重金属で
も、つづいて行うイオン注入時の阻止能が大きい物質で
あればよい。次にマスク材11をマスクにしてボロンのイ
オン注入を行ないソース・ドレイン補償拡散層７を形成
する（第４図（ａ））。 次にイオン注入不純物を電気的に活性化するための非
酸化性雰囲気中の熱処理を行つた後、シリコン膜12を堆
積する。これにボロンイオンをシリコン膜12の表面近傍
にイオン注入する（第４図（ｂ））。これは、このシリ
コン膜12の一部を、後に説明するようにゲート電極とす
ることから、その低抵抗化のために行うものである。 つづいてゲート電極となるべき領域にイオン注入のた
めのマスク材13を形成し、これをマスクにシリコン膜12
の深い領域すなわちゲート酸化膜３との界面近傍にボロ
ンイオンを注入する（第４図（ｃ））。つづいてイオン
注入マスク材13の除去後、先に示した水素を含む雰囲気
中で低温熱処理を行うことによつて浅くて横方向拡がり
の少ないボロン拡散層５が形成できる（第４図
（ｄ））。つづいて不活性ガス雰囲気中で850〜900℃の
熱処理を行いゲート電極を低抵抗化する。 第５図は、本発明の他の一実施例を示す製造工程図で
ある。先に示した方法によつて第２図（ａ）の構造形成
後、ボロン拡散阻止能の大きい耐熱性ゲート電極14を形
成する（第５図（ａ））。耐熱性ゲート電極14は、後に
行う熱処理時にボロン拡散阻止能が大きい物質であれば
十分であるが、Me,W等の高融点金属が適している。つづ
いてボロンドープシリコン酸化膜４を形成し、先に第２
図（ｃ）の工程で説明した熱処理を行うことによつて微
細MOSトランジスタを形成する（第５図（ｂ））。 以上、浅いソース・ドレインへの適用のためのボロン
拡散層５の形成法について述べてきたが、例えば第１
図，第２図で説明したゲート電極としてボロンドープシ
リコンを選択し、先に実施例中で述べたような水素を含
む条件下での熱処理を行えば、ゲート電極中のボロンの
ゲート酸化膜を通した拡散によつてゲート電極直下のシ
リコン基板表面に浅いチヤネルドープ層、即ち、カウン
タードープ層が形成される。 又、ボロンの酸化膜中の拡散の増速効果は、先に示し
た水素の介在によるものの他に弗素でもその作用が生じ
ることを発見した。それ故、先に説明したボロンドープ
シリコン膜あるいはボロンドープシリコン酸化膜の形成
に際して、BF2イオン注入等の方法を用いて弗素も同時
に膜中に導入しておけば、水素を含まない雰囲気での熱
処理によつても実施例で示したと同様の浅いボロンの拡
散層の形成が可能である。 本発明は、バイポーラトランジスタ製造工程への適用
も可能である。第６図は本発明のバイポーラトランジス
タの適用例を示す製造工程図であつて、15は表面シリコ
ン酸化膜、16は埋め込みシリコン酸化膜、17は埋め込み
ｎ+層、18はｎ-コレクタ層、19は表面ｎ+層、20は表面
ｐ+層、21はボロンイオン注入層、22はｐ型ベース層、2
3はボロンドープシリコン、24,25は砒素ドープポリシリ
コン、26はｎ+エミツタである。 先ず、通常のイオン注入，エピタキシヤル成長，シリ
コン溝形成，酸化膜埋め込み，酸化等の方法によつてシ
リコン基板１上に埋め込みｎ+層17、埋め込みシリコン
酸化膜16、ｎ-コレクタ層18、表面酸化膜15、表面ｐ+層
20、表面ｎ+層19を形成する（第６図（ａ））。続い
て、表面ｐ+層20および、これと隣あうｎ-コレクタ層18
の領域の一部の直上の表面酸化膜15の中にイオン注入法
によりボロンを導入し、ボロンイオン注入層21を形成す
る（第６図（ｂ））。そして、先の実施例で示した水素
含有雰囲気での熱処理を行うことによりｎ-コレクタ層1
8の表面の一部に薄いｐ型ベース層22を形成する（第６
図（ｃ））。次に表面ｎ+層19、表面ｐ+層20および薄い
ｐ型ベース層22の一部の領域の直上の表面シリコン酸化
膜を除去し、表面にポリシリコンを形成し、パタニング
し、イオン注入法で選択的に砒素とボロンを導入し分け
ることによつて、ボロンドープポリシリコン23および砒
素ドープポリシリコン24,25を形成する。さらに900℃程
度で短時間熱処理を行うことによつて浅いｎ+エミツタ
層26を形成する（第６図（ｄ））。 以上、ボロンの酸化膜中の増速拡散効果を利用して極
めて浅いボロン拡散層が形成でき、これによる各種の半
導体装置製造方法について述べて来た。これらの本発明
は以下のようにまとめることができる。すなわち、 （１）シリコン基板上にシリコン酸化膜を熱酸化等によ
つて形成し、このシリコン酸化膜上にボロンを含むシリ
コン膜あるいはボロンを含むシリコン酸化膜を堆積す
る。 （２）この構造を（イ）水素を含む雰囲気中で低温熱処
理する。あるいは、（ロ）ボロンを含む膜中にボロンの
他に弗素を含ませて低温熱処理する。あるいは、（ハ）
この構造に接して過剰水素を含有する膜、例えば熱CVD
法あるいはプラズマCVD法で形成したシリコン窒化膜を
形成し低温熱処理する。 これら（イ）（ロ）（ハ）いずれかあるいはその組合
せを行うことによつて酸化膜中のボロンの増速拡散を生
じさせた上、基板シリコンに到達したボロンの拡散を抑
制して極めて薄層のボロン拡散層、即ちｐ型導電層を得
ることができる。 以上の説明では、シリコン酸化膜上にボロンを含むシ
リコン膜あるいはボロンを含むシリコン酸化膜を堆積す
るという工程を用いる場合について主に述べたが、シリ
コン酸化膜上の膜がシリコン酸化膜である場合、必ずし
も別々に形成する必要はないことは当然である。その場
合には、第６図のバイポーラトランジスタの実施例で示
したように、シリコン酸化膜を熱酸化あるいはCVD等の
方法によつてシリコン基板上に形成し、その表面にあら
かじめボロンを含有させることによつて実現できる。こ
の構造もシリコン基板−シリコン酸化膜−ボロン含有シ
リコン酸化膜からなる３層構造の概念に含まれる事は言
うまでもない。ボロンを表面部分のみ含有させる方法と
しては、イオン注入法、熱拡散法等が利用できる。 最後に、上記発明実施例の基本となるボロンの増速拡
散の実験事実を付記する。第７図は、先に説明した水素
あるいは弗素の介在による酸化膜中のボロン拡散の増速
効果の実験事実を例示したMOSキヤパシタの容量の電圧
依存性であつて、特性27は窒素中熱処理の場合、特性28
は水素含有雰囲気の場合、特性29は弗素が介在する場合
の容量−電圧カーブ（CVカーブ）である。MOSキヤパシ
タのゲート酸化膜厚は5nmであり、ゲート電極はボロン
をイオン注入したポリシリコンでボロン平均濃度は２×
1020cm-3であり、ポリシリコンへのボロン導入はイオン
注入法である。一方、第８図は、MOSキヤパシタの高周
波CV理論特性を基板のＢ濃度別に示したものであり、同
図（ａ），（ｂ），（ｃ）はそれぞれゲート酸化膜厚ｔ
oxが5nm、10nm、15nmの場合を示している。この図から
明らかなように、基板のＢ濃度の増加によつてCV特性カ
ーブがねてくることが判る。この第８図の理論特性と対
比しながら第７図のCV特性を説明すると、27番のカーブ
はボロンのイオン注入後900℃で20分の窒素中の熱処理
を行つたものであり、ボロンの基板シリコン中への拡散
が全くないとして計算した理論計算カーブと一致してい
る。このカーブは、その後800℃1000分までの窒素中の
熱処理をしても保たれている。28番のカーブは、上記の
900℃20分の窒素中の熱処理の後、水素50％、酸素50％
の雰囲気中で800℃500分のポリシリコン酸化熱処理を加
えたサンプルのものであり、基板シリコン中に明らかに
ボロンが拡散したことを示す容量−電圧カーブである。
解析の結果基板シリコン中に侵入したボロンの表面最大
濃度は、この場合４×1018cm-3であつた。29番のカーブ
はポリシリコンへのボロン導入の際、BF2注入を用いた
場合で、イオン注入後900℃20分の窒素中熱処理を加え
たサンプルのものであり、基板シリコン中に明らかにボ
ロンが拡散したことを示す容量−電圧カーブである。
尚、これはBF2イオン注入時に侵入したものではないこ
とは物理解析の結果、確認済みである。 〔発明の効果〕 以上説明したように、本発明の工程では、シリコン中
の砒素，燐，ボロンといつた不純物の拡散がほとんど起
こらない低温で、酸化膜を通して基板シリコン表面にボ
ロンを導入できるので、所望の領域以外の不純物導入領
域の不純物分布をくずすことなく、浅くて横方向拡がり
の少ないボロン拡散層の形成が可能であるといつた利点
があり、微細MOSトランジスタの製造等に最適である。
【図面の簡単な説明】
第１図〜第５図はそれぞれ本発明の一実施例を示すMOS
トランジスタ製造工程図、第６図は本発明の他の実施例
であるバイポーラトランジスタの製造工程図、第７図は
水素あるいは弗素の介在によるボロンの拡散増速効果を
説明するためのMOSキヤパシタCV特性図、第８図はMOSキ
ヤパシタの高周波CV理論特性図である。 １……シリコン基板、３……ゲート酸化膜、４……ボロ
ンドープシリコン酸化膜、５……ボロン拡散層、６……
ゲート電極、９……シリコン窒化膜、10……ボロンドー
プシリコン膜、22……ｐ型ベース層。
トランジスタ製造工程図、第６図は本発明の他の実施例
であるバイポーラトランジスタの製造工程図、第７図は
水素あるいは弗素の介在によるボロンの拡散増速効果を
説明するためのMOSキヤパシタCV特性図、第８図はMOSキ
ヤパシタの高周波CV理論特性図である。 １……シリコン基板、３……ゲート酸化膜、４……ボロ
ンドープシリコン酸化膜、５……ボロン拡散層、６……
ゲート電極、９……シリコン窒化膜、10……ボロンドー
プシリコン膜、22……ｐ型ベース層。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 江原 孝平
厚木市森の里若宮３番１号 日本電信電
話株式会社厚木電気通信研究所内
(72)発明者 永瀬 雅夫
厚木市森の里若宮３番１号 日本電信電
話株式会社厚木電気通信研究所内
(56)参考文献 特開 昭51−14617（ＪＰ，Ａ)
特公 昭47−31271（ＪＰ，Ｂ１)
Claims (1)
- (57)【特許請求の範囲】 １．シリコン基板上にシリコン酸化膜を介してボロンと
弗素とシリコンを含有する膜を形成する工程と、加熱処
理することにより前記シリコン酸化膜を通して前記シリ
コン基板中にボロンを拡散させる工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62058942A JP2809393B2 (ja) | 1987-03-16 | 1987-03-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62058942A JP2809393B2 (ja) | 1987-03-16 | 1987-03-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63226920A JPS63226920A (ja) | 1988-09-21 |
| JP2809393B2 true JP2809393B2 (ja) | 1998-10-08 |
Family
ID=13098884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62058942A Expired - Fee Related JP2809393B2 (ja) | 1987-03-16 | 1987-03-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2809393B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19813188A1 (de) | 1998-03-25 | 1999-10-07 | Siemens Solar Gmbh | Verfahren zur einseitigen Dotierung eines Halbleiterkörpers |
| JP6076615B2 (ja) | 2012-04-27 | 2017-02-08 | 東京エレクトロン株式会社 | 不純物拡散方法、基板処理装置及び半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51146174A (en) * | 1975-06-11 | 1976-12-15 | Mitsubishi Electric Corp | Diode device fabrication method |
-
1987
- 1987-03-16 JP JP62058942A patent/JP2809393B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63226920A (ja) | 1988-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0426542B2 (ja) | ||
| JPS61179567A (ja) | 自己整合積層ｃｍｏｓ構造の製造方法 | |
| EP0163729B1 (en) | Silicon gigabits per second metal-oxide-semiconductor device processing | |
| KR20010050077A (ko) | 실리콘-게르마늄 트랜지스터 및 관련 방법 | |
| JP2809393B2 (ja) | 半導体装置の製造方法 | |
| JP3206419B2 (ja) | 半導体装置の製造方法 | |
| US5215936A (en) | Method of fabricating a semiconductor device having a lightly-doped drain structure | |
| JPH0548110A (ja) | 半導体素子の製造方法 | |
| KR100187680B1 (ko) | 반도체 소자의 제조방법 | |
| JPS6237818B2 (ja) | ||
| JPH05102067A (ja) | 半導体装置の製造方法 | |
| KR100336572B1 (ko) | 폴리 실리콘-저마늄을 게이트 전극으로 사용하는 반도체소자의 형성방법 | |
| JPS5836505B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH0137856B2 (ja) | ||
| JP2846329B2 (ja) | 半導体装置の製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| KR930011542B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR960008736B1 (ko) | 모스펫트(mosfet) 및 그 제조방법 | |
| JPH09162393A (ja) | 半導体装置の製造方法 | |
| JPS6159871A (ja) | 半導体装置の製造方法 | |
| JPH04354328A (ja) | 半導体装置の製造方法 | |
| JPH05190848A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS606105B2 (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH0369179B2 (ja) | ||
| JPH0964361A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |