JPS606105B2 - 絶縁ゲ−ト型電界効果トランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】 この発明は半導体装置、特に絶縁ゲート型電界効果トラ
ンジスタ（以下ＭＯＳ型トランジスタと略記する）の製
造方法及びＭＯＳ型トランジスタを用いて構成するＭＯ
Ｓ型大規模集積回路（以下ＭＯＳ−ＬＳＩと略記する）
の製造方法に関するものである。

ＭＯＳＩＣはバィポーラ型集積回路と比較して集積密度
が大きく且つ安価であるという長所を有しているが演算
速度が遅いという欠点があった。

そこでＭＯＳＩＣの速度を遠くする方式が最近種々提案
されてきた。すなわち、従来高速化を図る方法として自
己整合法やＮチャネル化等があるが、より高速化をはか
るには、ＭＯＳトランジスタのソース・ドレィン間距離
（以下チャンネル長と言う）を短かくすることが不可欠
である。ところがチャネル長を短かくすると、ドレイン
・ソース間の破壊電圧（以下耐圧と略記する）が低下す
ることが知られている。

そこでチャネル長を短くしても耐圧の抵下しない方法と
して、不純物濃度の大なる半導体基板を用いることが考
えられるが、この方法によると負荷ＭＯＳトランジスタ
のソースと基板間の電圧すなわち出力電圧にょるしきぃ
値電圧変化率Ｖｔ／ゾアマ（但しＶｔ：しきい値電圧、
Ｖ。：出力電圧６０：定数）が大きくなり、ＭＯＳＩＣ
用のトランジスタとしては望ましくない。すなわち、高
不純物濃度になればチャネルを発生するのに必要なゲー
ト電圧（しきい値電圧Ｖｔ）が大きくなり、そのためＶ
。（＝Ｖ。。−Ｖｔ）が小さくなると共に〜スイッチン
グ速度が遅くなる欠点があった。この欠点をなくす方法
として「ゲート領域のみにしきし、値電圧Ｖｔを印加し
たときに生ずる空乏層の厚さと実質的に等しい深さに高
濃度層を形成したＭＯＳトランジスタが昭和５位宅特許
顔第３０５４６号に示されている。

この工程をｎチャネルＭＯＳトランジス外こついて説明
する。第亀図ａに示すように先ず不純物濃度１×１び５
伽‐３のＰ型シリコン基板亀の上にシリコンウェハの選
択酸化用のマスク材料として〜窒化シリコン膜（Ｓｉ３
Ｎ４）３をシリコン酸化膜２を介して形成する。この後
写真製版技術を用いてソース・ドレインおよびゲート領
域に相当する場所にレジスト竃２を形成する。この後、
上記しジスト１２が形成されていない領域のＳｉ３Ｎ４
膜３をエッチングして除去しトこの除去部分にイオン注
入法によりフィールドドーピングのためのボロンイオン
を１び１〜１び５肌‐２注入する。その後上記しジスト
１２を除去し選択酸化を行なって上記Ｓｉ３Ｎぶ蓑３の
ない部分に厚い二酸化シリコン膜４を形成し「 ソース
。ドレィンおよびゲート領域のＳｉ３Ｎぷ莫およびシリ
コン酸化膜２を除去する。しかる後に清浄なゲート絶縁
膜層６を形成する。この状態を第竃図ｂに示す。図中５
はイオン注入によるフィールドドーピング領域である。
．この後、ボロンィオンをゲート領
域下のＳｉに注入し、しかる後にＮ２などの不活性ガス
雰囲気中で熱処理を加え、ボロンを拡散させる。

ゲート下に注入したポロンの拡散深さは１１００００２
時間の拡散で約１．５〃程度である。その後ポリシリコ
ン膜８を気相成長法で形成し、ゲート電極部など必要な
部分を残して「写真製版「蝕刻法により除去する。この
ときの様子を第軍図ｃに示した。なおここではゲート領
域に注入すべきボロンィオンはソース。ドレィン領域に
も注入しても良く図にはこの例を示した。図で７はゲー
ト下のポロンイオン注入後熱処理した出来た高不純物領
域である。この後第１図ｄに示す様にポリシリコン膜８
をマスクとしてゲート絶縁膜６を蝕刻後、リン拡散を行
う「ゲート電極のポリシリコン８の電気伝導度を増すと
同特にソース９およびドレィン１０領域に対応するｎ＋
領域を形成する。これ以後の工程は通常のシリコンゲー
ト工程を用いてトランジスタを形成する。即ち、二酸化
シリコン膜を気相成長で形成させた後、ソースｅゲート
・ドレィン領域へのコンタクト孔をあげＡＩ蒸着、写真
製版、蝕刻により配線を完成するわけである。この様に
して形成されたＭＯＳトランジスタのドレィン亀川こ電
圧を印加すると、シリコン基板１の表面近傍の不純物濃
度が大きいためここでの空乏層の中は延び難くなる。

従って、ドレィン電圧を印加することにより発生する空
乏層がソース領域９に達することによりソース領域から
電子が流入する「いわゆるパンチスルー現象によるドレ
ィン耐圧の低下を防ぐことが出来るので、チャネル長を
短かくしてもドレイン耐圧の低下ときたさなも、ＭＯＳ
トランジスタを製作することができた。しかるに上述の
工程ではフィールドドーピングのためにボロッイオンを
注入した後に選択酸化膜４の形成および不活性ガス雰囲
気中での熱処理を行なうため、上記注入ボロンの選択酸
化膜４への吸出しや拡散の拡がりが生じ、選択酸化膜４
およびこの上に配線された導電体により生ずる寄生トラ
ンジスタのしさり値電圧や耐圧の低下がみられる欠点が
あった。

すなわちトチャネルを狭くしてＭＯＳトランジスタを小
さくすることができるが〜トランジスタ間の分離のため
の距離を小さくすることができず、高集積化の障害とな
っていることが判明した。この発明は上に述べた点に鑑
みてなされたもので「特に大親膜集積回路に適したＭＯ
Ｓトランジスタの新規な製造方法を提供するものである
。

この発明の一実施例を第２図により説明する。第２図は
ｎチャネルＭＯＳトランジスタのこの発明による製造方
法を示したもので、図中数字で示した各部分は第１図と
同じあるいは相当部分を示すものである。まず不純物濃
度２１×１び５弧‐３のＰ型シリコン基板１の上に二酸
化シリコン膜２をｌｏｏ〜ｌｏｏｏＡ程度形成し、チャ
ネル領域に添加すべき不純物としての第１次ボロンィオ
ン（他の三族イオンでも可）注入を行ない。これを熱処
理拡散する第１次の熱処理工程をほどこす。この後選択
酸化膜用のマスク材料として窒化シリコン膜（Ｓｉ３Ｎ
４）３を気相成長させる。このＳｉ３Ｎ４膜３は選択酸
化の条件により異るが、通常３０００公以下に形成する
。さらにソース・ドレインＱゲート形成予定領域上にレ
ジスト亀２を形成する。この様子を第２図ａに示した。
この後、Ｓｉ３Ｎ４３を蝕刻した様子を第２図Ｍこ示す
。そして再度イオン注入法を用いて、フィールド領域に
１×１び３〜１×１び５肌‐２の第２次ボロンィオン注
入を行い高不純物濃度領域５を形成する。（第２図ｃ）
、しかる後、レジスト１２を除去し選択酸化膜４を形成
する。次にＳｉ３Ｎ４膜３及び二酸化シリコン膜２を除
去した後、新しく清浄なゲート絶縁膜６を形成したのが
第２図ｄに示したものである。次のポリシリコン膜８を
気相成長させ、ゲート電極部など必要部を残して写真製
版、蝕刻により除去する。この状態を第２図ｅに示して
いる。このポリシリコン膜８をマスクにして、ゲート絶
縁膜６を除去した後、リン拡散を行ないゲート電極のポ
リシリコンの電気伝導度を増すと同時にソース９および
ドレィン１０領域に対応するｎ＋領域を形成する（第２
図ｆ）。しかる後に二酸化シリコン膜を気相成長法で形
成し、ソース・ゲート及びドレィン領域への電極形成用
の写真製版、蝕刻後アルミ蒸着を行ない写真製版、蝕刻
を行ないアルミ配線を完成しＭＯＳトランジスタとする
。以上説明したこの発明による製造工程において、ゲー
ト下に高不純物濃度領域を形成するために注入された第
１次イオン注入工程によるボロンィオンは注入後の第１
次熱処理工程で、ソース９およびドレィン１０領域のｎ
十領域の深さ近くまで熱処理で拡散するようにされる。

この後、第２次の熱処理すなわち、選択酸化膜の形成お
よびソース。ドレィン領域の拡散的における熱処理によ
り少し拡散が追加され「 ソース９およびドレイン１０
領域のｎ十領域の深さし、ほぼ等しくなるようされる。
またゲートにしきし、値電圧を与えたときの空乏層中が
このようにしてできた高不純物濃度層の深さと同じ‘こ
なるように不純物濃度が選ばれている。これまでの製造
方法ではチャネル領域およびフィールド領域の不純物濃
度を高めるためにイオン注入をそれぞれ行なった後、窒
素雰囲気中高温で熱拡散を行うため、フィールド領域に
注入したイオンが選択酸化膜へ吸出されたり、拡散深さ
が増加することにより、この領域の濃度が著しく低下し
、寄生トランジスタのしきい値電圧や耐圧が低下してい
た。

しかしこの発明では、上述したごとくチャネル領域への
ボロン注入をまず行い高温熱処理を行なった後フィール
ド領域のイオン注入を行ない、次に選択酸化およびソー
ス・ドレィン領域の拡散を行なうようにしたので、フィ
ールド領域に注入されたイオンは、低温で行なわれる選
択酸化および時間の短いソース・ドレィン領域の拡散の
熱処理が行なわれるだけで、これまでのもののように高
温長時間の熱処理を受けなくてすみ、従って濃度低下を
きたすことなく寄生トランジスタのしきし、電圧や耐圧
の低下を防ぐことができるものである。またゲート下の
チャネル領域の不純物濃度はこれまでのものと同じく高
められているのでチャネル長の短かし、トランジスタを
造ることができるのは言うまでもない。以上この発明の
ＭＯＳトランジスタ製造方法によればチャネル領域およ
びフィールド領域に効果的に高不純物濃度領域を形成す
ることができ、寄生トランジスタのしきい値電圧や耐圧
を低下させることがなく、ＭＯＳトランジスタのチャネ
ル長を短か〈することができるので大規模集積化に通し
たＭＯＳトランジスタを製作することができるものであ
る。

【図面の簡単な説明】

第１図はこれまでのＭＯＳトランジスタの製造方法を工
程順に示した説明図、第２図はこの発明によるＭＯＳト
ランジスタの製造方法を同じく工程順に示した説明図、
図において１は半導体基板「 ４は選択酸化膜、５はフ
ィールド領域に注入された不純物イオンおよびこれがつ
くる高不純物濃度領域、７はチャネル領域に注入された
不純物イオンおよびこれがつくる高不純物濃度領域、８
はポリシリコンゲート電極、９はソース領域、１川まド
レィン領域である。 なお図中同符号は同等または相当部分を示すものである
。第１図 第２図

Claims (1)

1. 【特許請求の範囲】 １ 半導体基体中の少なくとも導電チヤネル形成予定領
   域に上記半導体基体と同一導電型の不純物イオンの注入
   を行う第１のイオン注入工程、第１のイオン注入工程後
   上記半導体基体を熱処理する第１の熱処理工程上記半導
   体基体の導電チヤネル形成予定領域の表面をマスクして
   上記半導体基体と同一導電型の不純物イオンの注入を行
   う第２のイオン注入工程、第２のイオン注入工程をへた
   上記半導体基体を熱処理する第２の熱処理工程を含む絶
   縁ゲート型電界効果トランジスタの製造方法。 ２ 第２の熱処理工程には選択酸化膜形成工程、ソース
   領域ドレイン領域の拡散工程が含まれていることを特徴
   とする特許請求の範囲第１項記載の絶縁ゲート型電界効
   果トランジスタの製造方法。 ３ 第１及び第２の熱処理工程により第１のイオン注入
   工程で注入された不純物イオンがつくる高濃度不純物層
   の厚さが、ソース領域およびドレイン領域の深さに実質
   的に等しくなるようにしてなる特許請求の範囲第２項記
   載の絶縁ゲート型電界効果トランジスタの製造方法。 ４ 第１及び第２の熱処理工程により第１のイオン注入
   工程で注入された不純物イオンがつくる高濃度不純物層
   の厚さがゲートしきい値電圧によって生じる空乏層の幅
   に実質的に等しくなるようにしてなる特許請求の範囲第
   ２項又は第３項記載の絶縁ゲート型電界効果トランジス
   タの製造方法。