JPWO2005024916A1 - Ｓｏｉウェーハの作製方法 - Google Patents
Ｓｏｉウェーハの作製方法 Download PDFInfo
- Publication number
- JPWO2005024916A1 JPWO2005024916A1 JP2005513661A JP2005513661A JPWO2005024916A1 JP WO2005024916 A1 JPWO2005024916 A1 JP WO2005024916A1 JP 2005513661 A JP2005513661 A JP 2005513661A JP 2005513661 A JP2005513661 A JP 2005513661A JP WO2005024916 A1 JPWO2005024916 A1 JP WO2005024916A1
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- bonded
- bonded wafer
- soi
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
活性層用ウェーハに酸化膜を介して水素ガスをイオン注入する。この酸化膜を貼り合わせ面として支持ウェーハに貼り合わせる。貼り合わせウェーハを４００〜１０００℃にて熱処理する。これにより、イオン注入層を境界として貼り合わせウェーハが剥離し、ＳＯＩウェーハが作製される。この剥離熱処理では、貼り合わせウェーハの表面内の温度差を４０℃以下に制御する。その結果、未剥離領域が生じることなく、イオン注入層を境界として全面にて完全に剥離することができる。
Description
この発明はＳＯＩウェーハの作製方法、詳しくは水素イオン注入剥離法におけるＳＯＩウェーハの作製方法に関する。
ＳＯＩウェーハは、従来のシリコンウェーハに比べ、素子間の分離、素子と基板間の寄生容量の低減、３次元構造が可能といった優越性があり、高速・低消費電力のＬＳＩに使用されている。
ＳＯＩウェーハの製造方法の１つに、シリコンウェーハ表面に水素イオンを注入した後貼り合わせ、その後剥離熱処理によりイオン注入層を境界として剥離するスマートカット法がある。このスマートカット法においては、シリコンウェーハの表面に水素イオンが注入された活性層用ウェーハと、支持ウェーハとを貼り合わせる。この結果、貼り合わせ界面に絶縁膜を有する貼り合わせウェーハが形成される。この後、この貼り合わせウェーハを剥離熱処理する。この剥離熱処理の設定温度は、例えば、特許文献１に記載の通り、略５００℃以上で行う必要がある。
ＳＯＩウェーハの製造方法の１つに、シリコンウェーハ表面に水素イオンを注入した後貼り合わせ、その後剥離熱処理によりイオン注入層を境界として剥離するスマートカット法がある。このスマートカット法においては、シリコンウェーハの表面に水素イオンが注入された活性層用ウェーハと、支持ウェーハとを貼り合わせる。この結果、貼り合わせ界面に絶縁膜を有する貼り合わせウェーハが形成される。この後、この貼り合わせウェーハを剥離熱処理する。この剥離熱処理の設定温度は、例えば、特許文献１に記載の通り、略５００℃以上で行う必要がある。
しかしながら、この方法においては、剥離熱処理の炉内の温度分布、特に、貼り合わせウェーハの表面内の温度分布が不均一となると、この表面内で結晶の再配列および気泡の凝縮が非連続的になりやすい。また、ＳＯＩ層の膜厚の均一性が悪くなってしまうおそれがあり、その後の薄膜化工程にも影響がおよんでしまう。また、イオン注入層を境界として剥離されない領域が発生し、ＳＯＩウェーハを作製することができなくなってしまう。
この発明は、スマートカット法によるＳＯＩウェーハの作製において、貼り合わせウェーハの剥離熱処理時、貼り合わせウェーハの表面内の温度を略均一にするＳＯＩウェーハの作製方法を提供することを目的とする。
また、この発明は、イオン注入層を境界として全面にて完全に剥離することができるＳＯＩウェーハの作製方法を提供することを目的とする。
また、この発明は、イオン注入層を境界として全面にて完全に剥離することができるＳＯＩウェーハの作製方法を提供することを目的とする。
第１の発明は、活性層用ウェーハに絶縁膜を介して希ガス元素をイオン注入して、この活性層用ウェーハにイオン注入層を形成し、次いで、この活性層用ウェーハを絶縁膜を介して支持ウェーハに貼り合わせて貼り合わせウェーハを形成し、この後、この貼り合わせウェーハを設定温度に保持して熱処理することにより、イオン注入層を境界として活性層用ウェーハの一部を剥離するＳＯＩウェーハの作製方法であって、上記熱処理では、貼り合わせウェーハの表面内の温度差を４０℃以下に制御して、イオン注入層を境界として剥離するＳＯＩウェーハの作製方法である。
第１の発明に係るＳＯＩウェーハの作製方法にあっては、まず活性層用ウェーハ（例えばシリコンウェーハに酸化膜を形成したウェーハ）にイオン注入層を形成する。次いで、この活性層用ウェーハを、絶縁膜を介して支持ウェーハ（例えばシリコンウェーハ）に貼り合わせる。活性層用ウェーハと支持ウェーハとが貼り合わされた結果、貼り合わせ界面に絶縁膜が介在された貼り合わせウェーハが形成される。この後、この貼り合わせウェーハを設定温度（例えば４００〜１０００℃）にて熱処理する。この際、貼り合わせウェーハの表面内の温度差は４０℃以下に制御してある。この結果、イオン注入層においては希ガスのバブルが形成され、このバブルが形成されたイオン注入層を境界として剥離する。この場合、貼り合わせウェーハの表面内の温度がほぼ均一となっているため、未剥離領域が生じることなく、イオン注入層を境界として貼り合わせウェーハが全面にて完全に剥離することができる。
このように第１の発明にあっては、スマートカット法によるＳＯＩウェーハ作製方法において、剥離熱処理時の貼り合わせウェーハの表面内の温度差を４０℃以下に制御している。例えば、剥離が開始される温度を４１０℃以上と仮定した場合、貼り合わせウェーハの表面温度が４１０℃から４５０℃の範囲にある領域では剥離される。しかし、４００℃の領域では、強制的に貼り合わせ界面から剥離されてしまう。その結果、部分的にＳＯＩ構造を有しないＳＯＩウェーハが作製される。すなわち、剥離が開始された直後は、貼り合わせウェーハの表面内の温度差を４０℃以内にする必要がある。
対象となる貼り合わせウェーハの口径は、例えば２００ｍｍまたは３００ｍｍである。
剥離熱処理を行う熱処理装置は、枚葉式のＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）炉が好ましい。なぜなら、枚葉式炉で１枚ずつランプ加熱を行うことにより、貼り合わせウェーハを高速にかつ均一に加熱することができるからである。一方、バッチ式の炉では、投入温度、投入速度により貼り合わせウェーハの加熱速度が様々であり、貼り合わせウェーハの表面内の温度差を４０℃以下に制御するのは難しい。バッチ炉を使用する場合には、例えば剥離開始温度までの昇温速度を２０℃／分以下に制御して剥離熱処理を行う。昇温速度が２０℃／分を超えると、ウェーハ面内の一部においてその温度上昇に追随できなくなる箇所が生じる。これにより、ウェーハの面内において温度の不均一が生じてしまう。よって、昇温速度を２０℃／分以下にすると、貼り合わせウェーハの全面において温度差を４０℃以下に容易にかつ正確に制御することができる。
対象となる貼り合わせウェーハの口径は、例えば２００ｍｍまたは３００ｍｍである。
剥離熱処理を行う熱処理装置は、枚葉式のＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）炉が好ましい。なぜなら、枚葉式炉で１枚ずつランプ加熱を行うことにより、貼り合わせウェーハを高速にかつ均一に加熱することができるからである。一方、バッチ式の炉では、投入温度、投入速度により貼り合わせウェーハの加熱速度が様々であり、貼り合わせウェーハの表面内の温度差を４０℃以下に制御するのは難しい。バッチ炉を使用する場合には、例えば剥離開始温度までの昇温速度を２０℃／分以下に制御して剥離熱処理を行う。昇温速度が２０℃／分を超えると、ウェーハ面内の一部においてその温度上昇に追随できなくなる箇所が生じる。これにより、ウェーハの面内において温度の不均一が生じてしまう。よって、昇温速度を２０℃／分以下にすると、貼り合わせウェーハの全面において温度差を４０℃以下に容易にかつ正確に制御することができる。
第２の発明は、第１の発明にあって、上記設定温度は、４００℃〜１０００℃であるＳＯＩウェーハの作製方法である。
第２の発明に係るＳＯＩウェーハの作製方法にあっては、貼り合わせウェーハの剥離熱処理の設定温度は、４００℃〜１０００℃の範囲である。設定温度が４００℃未満であれば、貼り合わせウェーハの剥離開始温度に到達せず、剥離できない問題が生じる。１０００℃を超えると、熱処理装置の反応管（石英管）が変形する等の問題が生じる。また、貼り合わせウェーハが一度剥離した界面同士で接触するなどして結合してしまい、その後再び剥離することが困難となる。つまり、貼り合わせウェーハの全面が少なくとも４００℃〜１０００℃にあり、かつ、その面内での温度差が４０℃であることが必要である。
バッチ炉を使用する場合には、投入時の炉内の温度は、４００℃以下に抑えることが必要であり、ＳＯＩウェーハを作製する際のスループットを考慮すれば、投入時の炉内の温度は３００〜４００℃であるのが好ましい。すなわち、投入温度を４００℃以下にすることで、貼り合わせウェーハの面内の温度差を小さくしてこのウェーハを加熱することができる。
バッチ炉を使用する場合には、投入時の炉内の温度は、４００℃以下に抑えることが必要であり、ＳＯＩウェーハを作製する際のスループットを考慮すれば、投入時の炉内の温度は３００〜４００℃であるのが好ましい。すなわち、投入温度を４００℃以下にすることで、貼り合わせウェーハの面内の温度差を小さくしてこのウェーハを加熱することができる。
第３の発明は、第１の発明または第２の発明にあって、上記貼り合わせウェーハを略垂直に保持して熱処理することにより、これをイオン注入層を境界として剥離するＳＯＩウェーハの作製方法である。
貼り合わせウェーハを略垂直に保持して、かつ、貼り合わせウェーハを加熱するための熱源を、この表裏面に近接して配置する。この熱源は、例えば、赤外線ランプが用いられる。
貼り合わせウェーハを略垂直に保持して、かつ、貼り合わせウェーハを加熱するための熱源を、この表裏面に近接して配置する。この熱源は、例えば、赤外線ランプが用いられる。
第３の発明に係るＳＯＩウェーハの作製方法にあっては、貼り合わせウェーハは、ＲＴＰ炉内の反応室に配置された石英製支持治具に垂直に保持される。そして、この貼り合わせウェーハを、その表裏面の側方に配置された赤外線ランプにより加熱処理をする。
この貼り合わせウェーハを垂直に保持する理由は、剥離熱処理の後、剥離したウェーハ同士が再接触することを防止するためである。そして、この貼り合わせウェーハの全面を均一にかつ高速に加熱することにより、貼り合わせウェーハの表面内の温度がほぼ均一となる。そして、イオン注入層を境界として全面にて完全に剥離することができる。
この貼り合わせウェーハを垂直に保持する理由は、剥離熱処理の後、剥離したウェーハ同士が再接触することを防止するためである。そして、この貼り合わせウェーハの全面を均一にかつ高速に加熱することにより、貼り合わせウェーハの表面内の温度がほぼ均一となる。そして、イオン注入層を境界として全面にて完全に剥離することができる。
この発明によれば、スマートカット法によるＳＯＩウェーハの作製方法において、貼り合わせウェーハを設定温度４００〜１０００℃にて熱処理する。この際、貼り合わせウェーハの表面内の温度差は４０℃以下に制御する。この結果、イオン注入層においては希ガスのバブルが形成され、このバブルが形成されたイオン注入層を境界として、貼り合わせウェーハが剥離する（活性層用ウェーハの一部が残りのＳＯＩウェーハから分離する）。この場合、貼り合わせウェーハの表面内の温度がほぼ均一となっている。このため、未剥離領域が生じることなく、イオン注入層を境界として全面にて完全に剥離することができる。
１１ ＳＯＩウェーハ。
以下、この発明の実施例を図面を参照して説明する。
以下、この発明の一実施例を、図１〜図３を参照して説明する。
本実施例に係るスマートカット法によるＳＯＩウェーハ１１の作製方法は、以下の方法で行われる。
まず、ＣＺ法により育成され、ボロンがドーパントとされた単結晶シリコンインゴットからスライスしたシリコンウェーハを２枚準備する。これらのシリコンウェーハを、一方を活性層用ウェーハとして、他方を支持用ウェーハとする。そして、活性層用ウェーハとなるシリコンウェーハの表面に酸化膜を形成する。酸化膜の形成は、酸化炉内にシリコンウェーハを装入し、これを所定時間、所定温度に加熱することにより行われる。このとき、形成される酸化膜の厚さは１５０ｎｍである。
本実施例に係るスマートカット法によるＳＯＩウェーハ１１の作製方法は、以下の方法で行われる。
まず、ＣＺ法により育成され、ボロンがドーパントとされた単結晶シリコンインゴットからスライスしたシリコンウェーハを２枚準備する。これらのシリコンウェーハを、一方を活性層用ウェーハとして、他方を支持用ウェーハとする。そして、活性層用ウェーハとなるシリコンウェーハの表面に酸化膜を形成する。酸化膜の形成は、酸化炉内にシリコンウェーハを装入し、これを所定時間、所定温度に加熱することにより行われる。このとき、形成される酸化膜の厚さは１５０ｎｍである。
次に、酸化膜が形成されたシリコンウェーハを、イオン注入装置の真空チャンバの中にセットする。そして、活性層用ウェーハの表面より酸化膜を介して所定のドーズ量の水素イオンを注入する。この結果、活性層用ウェーハの所定深さ位置（シリコンウェーハ中の所定深さ範囲）にイオン注入層が形成される。
次に、室温で、水素イオンが注入された活性層用ウェーハを、その水素イオンが注入された面（酸化膜表面）を貼り合わせ面として、支持用ウェーハに貼り合わせる。この結果、貼り合わせ界面に絶縁膜（酸化膜）が介在された貼り合わせウェーハが形成される。
以上の工程は、一般的なスマートカット法によるＳＯＩウェーハの作製方法と同じである。
次に、室温で、水素イオンが注入された活性層用ウェーハを、その水素イオンが注入された面（酸化膜表面）を貼り合わせ面として、支持用ウェーハに貼り合わせる。この結果、貼り合わせ界面に絶縁膜（酸化膜）が介在された貼り合わせウェーハが形成される。
以上の工程は、一般的なスマートカット法によるＳＯＩウェーハの作製方法と同じである。
次に、貼り合わせウェーハ１１を剥離熱処理する装置について説明する。
図１〜図３に示すように、剥離熱処理装置には、枚葉式のＲＴＰ炉２５が用いられる。このＲＴＰ炉２５は、バッチ炉に比べて、秒単位までの昇温速度の制御ができ、貼り合わせウェーハの表面を均一にかつ高速に加熱することができる。
このＲＴＰ炉２５には、反応室２０が設けられている。この反応室２０には、貼り合わせウェーハ１１を垂直に保持する石英製支持治具２２が設けられている。また、垂直に保持した貼り合わせウェーハ１１の表裏面側方には、貼り合わせウェーハ１１を熱処理する熱源である複数の赤外線ランプ２１が設けられている。赤外線ランプは、長くて細い形状を有し、貼り合わせウェーハ１１の表裏面側方にこれを複数垂直に並べて配設する。これにより、貼り合わせウェーハ１１の全面において均一に剥離熱処理することができる。さらに、図３に示すように、反応室２０内にガスを導入するためのガス導入口２６が設けられている。
図１〜図３に示すように、剥離熱処理装置には、枚葉式のＲＴＰ炉２５が用いられる。このＲＴＰ炉２５は、バッチ炉に比べて、秒単位までの昇温速度の制御ができ、貼り合わせウェーハの表面を均一にかつ高速に加熱することができる。
このＲＴＰ炉２５には、反応室２０が設けられている。この反応室２０には、貼り合わせウェーハ１１を垂直に保持する石英製支持治具２２が設けられている。また、垂直に保持した貼り合わせウェーハ１１の表裏面側方には、貼り合わせウェーハ１１を熱処理する熱源である複数の赤外線ランプ２１が設けられている。赤外線ランプは、長くて細い形状を有し、貼り合わせウェーハ１１の表裏面側方にこれを複数垂直に並べて配設する。これにより、貼り合わせウェーハ１１の全面において均一に剥離熱処理することができる。さらに、図３に示すように、反応室２０内にガスを導入するためのガス導入口２６が設けられている。
次に、貼り合わせウェーハ１１の剥離熱処理の方法について説明する。
図３に示すように、ウェーハキャリア２３内に、活性層用ウェーハにイオン注入層が形成された貼り合わせウェーハ１１が水平に保持されている。この貼り合わせウェーハ１１を、ウェーハ搬送ロボット２４を用いて、ウェーハキャリア２３内から取り出す。さらに、取り出した貼り合わせウェーハ１１を垂直にして、ＲＴＰ炉２５の反応室２０に搬送する。そして、反応室２０内に搬送された貼り合わせウェーハ１１は、反応室２０の石英製支持治具２２によって、垂直に支持される。このとき、反応室２０に貼り合わせウェーハ１１を投入するときの温度は室温である。
そして、反応室２０内を室温から４００℃〜１０００℃の範囲の設定温度（例えば５００℃）まで昇温速度２０℃／分以下で昇温し、１０分間保持する。ただし、昇温速度が２０℃／分を超えると、ウェーハ面内の温度分布を悪化させ、その結果ＳＯＩ層（活性層）の膜厚分布を悪化させる。よって、昇温速度は２０℃／分以下が好ましい（下記の表３の結果）。
反応室２０内は、ガス導入口２６からＮ２ガスが導入され、Ｎ２ガス雰囲気になっている。これにより、貼り合わせウェーハ１１にあっては、その活性層用ウェーハに注入された水素イオンのバブルが形成される。そして、このバブルが形成されたイオン注入層を境界として、活性層用ウェーハの一部（貼り合わせウェーハ１１の一部）が全面にて剥離する。
このとき、貼り合わせウェーハ１１の表裏側方に設けられた赤外線ランプ２１により、垂直に保持した貼り合わせウェーハ１１の全面を均一にかつ高速に加熱する。これにより、貼り合わせウェーハの表面内の温度がほぼ均一となる。そして、イオン注入層を境界として全面にて完全に剥離することができる。また、貼り合わせウェーハ１１は、垂直に保持されて剥離熱処理される。よって、この後、剥離して分離されたウェーハ同士が再接触することを防止することができる。
剥離熱処理後、面検機（ＳＦＳ６２２０）を用いて貼り合わせウェーハ１１の剥離面（活性層用ウェーハ側）のヘイズレベルを測定した。これは、ＳＯＩウェーハでは、ＳＯＩ層およびＢＯＸ層（埋め込み酸化膜）の厚みによりヘイズレベルが変化するためである。その結果、貼り合わせウェーハ１１の剥離面については２０００ｐｐｍ以上のヘイズが確認されず、剥離面が均一に剥離処理されていることが確認できた。
図３に示すように、ウェーハキャリア２３内に、活性層用ウェーハにイオン注入層が形成された貼り合わせウェーハ１１が水平に保持されている。この貼り合わせウェーハ１１を、ウェーハ搬送ロボット２４を用いて、ウェーハキャリア２３内から取り出す。さらに、取り出した貼り合わせウェーハ１１を垂直にして、ＲＴＰ炉２５の反応室２０に搬送する。そして、反応室２０内に搬送された貼り合わせウェーハ１１は、反応室２０の石英製支持治具２２によって、垂直に支持される。このとき、反応室２０に貼り合わせウェーハ１１を投入するときの温度は室温である。
そして、反応室２０内を室温から４００℃〜１０００℃の範囲の設定温度（例えば５００℃）まで昇温速度２０℃／分以下で昇温し、１０分間保持する。ただし、昇温速度が２０℃／分を超えると、ウェーハ面内の温度分布を悪化させ、その結果ＳＯＩ層（活性層）の膜厚分布を悪化させる。よって、昇温速度は２０℃／分以下が好ましい（下記の表３の結果）。
反応室２０内は、ガス導入口２６からＮ２ガスが導入され、Ｎ２ガス雰囲気になっている。これにより、貼り合わせウェーハ１１にあっては、その活性層用ウェーハに注入された水素イオンのバブルが形成される。そして、このバブルが形成されたイオン注入層を境界として、活性層用ウェーハの一部（貼り合わせウェーハ１１の一部）が全面にて剥離する。
このとき、貼り合わせウェーハ１１の表裏側方に設けられた赤外線ランプ２１により、垂直に保持した貼り合わせウェーハ１１の全面を均一にかつ高速に加熱する。これにより、貼り合わせウェーハの表面内の温度がほぼ均一となる。そして、イオン注入層を境界として全面にて完全に剥離することができる。また、貼り合わせウェーハ１１は、垂直に保持されて剥離熱処理される。よって、この後、剥離して分離されたウェーハ同士が再接触することを防止することができる。
剥離熱処理後、面検機（ＳＦＳ６２２０）を用いて貼り合わせウェーハ１１の剥離面（活性層用ウェーハ側）のヘイズレベルを測定した。これは、ＳＯＩウェーハでは、ＳＯＩ層およびＢＯＸ層（埋め込み酸化膜）の厚みによりヘイズレベルが変化するためである。その結果、貼り合わせウェーハ１１の剥離面については２０００ｐｐｍ以上のヘイズが確認されず、剥離面が均一に剥離処理されていることが確認できた。
剥離された後の貼り合わせウェーハ１１は、一般的なスマートカット法によるＳＯＩウェーハの作製方法により、最終的にＳＯＩウェーハとして作製される。すなわち、活性層用ウェーハ部分と支持用ウェーハとを強固に結合するための熱処理を行う。熱処理の条件は、酸化性ガス雰囲気中で１１００℃以上、略２時間の条件で行う。
最後に、ＳＯＩ層表面を研削し、さらにこの研削面を鏡面研磨してＳＯＩ層の薄膜化処理を行い、ＳＯＩウェーハを完成させる。
最後に、ＳＯＩ層表面を研削し、さらにこの研削面を鏡面研磨してＳＯＩ層の薄膜化処理を行い、ＳＯＩウェーハを完成させる。
次に、貼り合わせウェーハ１１の剥離熱処理について、以下の条件での実験をそれぞれ行った。すなわち、
（１）剥離熱処理時の貼り合わせウェーハ１１の表面内の温度差を変化させて、ＳＯＩ層分布および未剥離領域の有無を確認する実験（表１）、
（２）バッチ炉を使用して、３００℃〜７００℃の条件にて貼り合わせウェーハ１１を投入し、７００℃まで昇温後、３０分間保持した後、貼り合わせウェーハ１１を取り出し、ＳＯＩ層分布および未剥離領域の有無を確認する実験（表２）、
（３）バッチ炉を使用して、３００℃にて貼り合わせウェーハ１１を投入し、５００℃までの昇温速度を変化させて剥離熱処理を行い、ＳＯＩ層分布および未剥離領域の有無を確認する実験（表３）について行った。
なお、これらの実験において、貼り合わせウェーハ１１の剥離面の評価（ＳＯＩ層分布）には、表面検査装置（ＳＦＳ６２２０）を用いた。以上の結果を表１〜表３に示す。
（１）剥離熱処理時の貼り合わせウェーハ１１の表面内の温度差を変化させて、ＳＯＩ層分布および未剥離領域の有無を確認する実験（表１）、
（２）バッチ炉を使用して、３００℃〜７００℃の条件にて貼り合わせウェーハ１１を投入し、７００℃まで昇温後、３０分間保持した後、貼り合わせウェーハ１１を取り出し、ＳＯＩ層分布および未剥離領域の有無を確認する実験（表２）、
（３）バッチ炉を使用して、３００℃にて貼り合わせウェーハ１１を投入し、５００℃までの昇温速度を変化させて剥離熱処理を行い、ＳＯＩ層分布および未剥離領域の有無を確認する実験（表３）について行った。
なお、これらの実験において、貼り合わせウェーハ１１の剥離面の評価（ＳＯＩ層分布）には、表面検査装置（ＳＦＳ６２２０）を用いた。以上の結果を表１〜表３に示す。
以上の実験の結果、貼り合わせウェーハ１１の表面内の温度差を４０℃以下に制御すれば、未剥離領域が生じることなく、その貼り合わせウェーハ１１が全面にて完全に剥離することが確認された。また、バッチ炉を用いたとき、熱処理の炉内の設定温度を４００℃〜１０００℃にして剥離熱処理を行うと、未剥離領域が生じることなく、貼り合わせウェーハ１１が全面にて完全に剥離することが確認された。さらに、バッチ炉を用いたとき、昇温速度を２０℃／分以下にして剥離熱処理を行うと、未剥離領域が生じることなく、貼り合わせウェーハ１１が全面にて完全に剥離することが確認された。
Claims (3)
- 活性層用ウェーハに絶縁膜を介して希ガス元素をイオン注入して、この活性層用ウェーハにイオン注入層を形成し、次いで、この活性層用ウェーハを絶縁膜を介して支持ウェーハに貼り合わせて貼り合わせウェーハを形成し、この後、この貼り合わせウェーハを設定温度に保持して熱処理することにより、イオン注入層を境界として活性層用ウェーハの一部を剥離するＳＯＩウェーハの作製方法であって、
上記熱処理では、貼り合わせウェーハの表面内の温度差を４０℃以下に制御して、イオン注入層を境界として剥離するＳＯＩウェーハの作製方法。 - 上記設定温度は、４００℃〜１０００℃である請求項１に記載のＳＯＩウェーハの作製方法。
- 上記貼り合わせウェーハを略垂直に保持して熱処理することにより、これをイオン注入層を境界として剥離する請求項１または請求項２に記載のＳＯＩウェーハの作製方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003314758 | 2003-09-05 | ||
| JP2003314758 | 2003-09-05 | ||
| PCT/JP2004/012728 WO2005024916A1 (ja) | 2003-09-05 | 2004-09-02 | Ｓｏｉウェーハの作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2005024916A1 true JPWO2005024916A1 (ja) | 2007-11-08 |
Family
ID=34269816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005513661A Pending JPWO2005024916A1 (ja) | 2003-09-05 | 2004-09-02 | Ｓｏｉウェーハの作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7510948B2 (ja) |
| EP (1) | EP1662550B1 (ja) |
| JP (1) | JPWO2005024916A1 (ja) |
| WO (1) | WO2005024916A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5082299B2 (ja) * | 2006-05-25 | 2012-11-28 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法 |
| JP2008066500A (ja) * | 2006-09-07 | 2008-03-21 | Sumco Corp | 貼り合わせウェーハおよびその製造方法 |
| FR2919960B1 (fr) * | 2007-08-08 | 2010-05-21 | Soitec Silicon On Insulator | Procede et installation pour la fracture d'un substrat composite selon un plan de fragilisation |
| JP5493343B2 (ja) * | 2008-12-04 | 2014-05-14 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP2011082443A (ja) * | 2009-10-09 | 2011-04-21 | Sumco Corp | エピタキシャルウェーハおよびその製造方法 |
| US8845859B2 (en) | 2011-03-15 | 2014-09-30 | Sunedison Semiconductor Limited (Uen201334164H) | Systems and methods for cleaving a bonded wafer pair |
| JP6167108B2 (ja) | 2011-10-31 | 2017-07-19 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッドＭｅｍｃ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 結合ウェハ構造体を劈開させるための固定装置及び劈開方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US134489A (en) * | 1872-12-31 | Improvement in nut-fastenimgs | ||
| US216008A (en) * | 1879-05-27 | Improvement in line-holders | ||
| US5059770A (en) | 1989-09-19 | 1991-10-22 | Watkins-Johnson Company | Multi-zone planar heater assembly and method of operation |
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JPH11307747A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | Ｓｏｉ基板およびその製造方法 |
| FR2834820B1 (fr) * | 2002-01-16 | 2005-03-18 | Procede de clivage de couches d'une tranche de materiau | |
| FR2839385B1 (fr) | 2002-05-02 | 2004-07-23 | Soitec Silicon On Insulator | Procede de decollement de couches de materiau |
| KR100511656B1 (ko) * | 2002-08-10 | 2005-09-07 | 주식회사 실트론 | 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼 |
| US7052978B2 (en) * | 2003-08-28 | 2006-05-30 | Intel Corporation | Arrangements incorporating laser-induced cleaving |
| WO2005024918A1 (ja) | 2003-09-08 | 2005-03-17 | Sumco Corporation | Ｓｏｉウェーハおよびその製造方法 |
| JPWO2005027217A1 (ja) | 2003-09-08 | 2007-11-08 | 株式会社Sumco | Ｓｏｉウェーハおよびその製造方法 |
-
2004
- 2004-09-02 EP EP04772682.3A patent/EP1662550B1/en not_active Expired - Fee Related
- 2004-09-02 US US10/570,354 patent/US7510948B2/en not_active Expired - Fee Related
- 2004-09-02 JP JP2005513661A patent/JPWO2005024916A1/ja active Pending
- 2004-09-02 WO PCT/JP2004/012728 patent/WO2005024916A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| EP1662550A1 (en) | 2006-05-31 |
| US20060266437A1 (en) | 2006-11-30 |
| EP1662550B1 (en) | 2019-12-04 |
| US7510948B2 (en) | 2009-03-31 |
| EP1662550A4 (en) | 2007-07-04 |
| WO2005024916A1 (ja) | 2005-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7867877B2 (en) | Method for manufacturing SOI wafer | |
| KR100750978B1 (ko) | 휨과 구부러짐이 적은 층 구조의 반도체 웨이퍼 및 그 제조방법 | |
| US7323398B2 (en) | Method of layer transfer comprising sequential implantations of atomic species | |
| US6461939B1 (en) | SOI wafers and methods for producing SOI wafer | |
| JP4730581B2 (ja) | 貼り合わせウェーハの製造方法 | |
| KR19980079501A (ko) | 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 | |
| CN101241835B (zh) | 贴合晶片的制造方法 | |
| EP2757574B1 (en) | Method for manufacturing composite wafer | |
| JP4285244B2 (ja) | Ｓｏｉウェーハの作製方法 | |
| JPWO2005024916A1 (ja) | Ｓｏｉウェーハの作製方法 | |
| CN111180317A (zh) | 贴合soi晶圆的制造方法 | |
| JPH11329996A (ja) | Ｓｏｉ基板の製造方法 | |
| CN108701593B (zh) | 半导体晶圆的热处理方法 | |
| US7494899B2 (en) | Method for manufacturing semiconductor substrate | |
| JP2006165061A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP5703853B2 (ja) | 貼り合わせウェーハの製造方法 | |
| WO2007072624A1 (ja) | Ｓｏｉ基板の製造方法およびｓｏｉ基板 | |
| JP2007242972A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2005101161A (ja) | 熱処理用支持具、熱処理装置、熱処理方法、基板の製造方法及び半導体装置の製造方法 | |
| JP2004214399A (ja) | 半導体基板の製造方法およびウェーハ剥離熱処理装置 | |
| JP4539098B2 (ja) | 貼り合わせ基板の製造方法 | |
| JP2006100303A (ja) | 基板の製造方法及び熱処理装置 | |
| JP2005085964A (ja) | 貼り合わせ基板の製造方法 | |
| TW202335092A (zh) | 用於將薄層移轉至載體底材之方法 | |
| JP2021166267A (ja) | 貼り合わせｓｏｉウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091030 |