CN1072699C - 抛光剂 - Google Patents

抛光剂 Download PDF

Info

Publication number
CN1072699C
CN1072699C CN96121008A CN96121008A CN1072699C CN 1072699 C CN1072699 C CN 1072699C CN 96121008 A CN96121008 A CN 96121008A CN 96121008 A CN96121008 A CN 96121008A CN 1072699 C CN1072699 C CN 1072699C
Authority
CN
China
Prior art keywords
polishing
film
rumbling compound
silicon nitride
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96121008A
Other languages
English (en)
Other versions
CN1161998A (zh
Inventor
宫下直人
安部正泰
下村玛丽子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1161998A publication Critical patent/CN1161998A/zh
Application granted granted Critical
Publication of CN1072699C publication Critical patent/CN1072699C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

一种对晶片作抛光处理时所用的抛光速率大的抛光剂以及在由CMP方法对半导体基片的被抛光膜作平坦化处理时用的抛光剂。
本发明的抛光剂为其中分散有选自氮化硅、碳化硅及石墨(碳)的一种材料的研磨粒子的抛光剂。该研磨粒子的一次粒径以0.01-1000nm为宜，其二次粒径以60-300nm为宜；且具有很高的硬度。本发明的抛光剂，其抛光速率大于分散有已知的研磨粒子的抛光剂，且对被抛光膜的平坦化效率高。适用于以CMP法对半导体基片的表面作抛光研磨处理。

Description

抛光剂
本发明涉及一种用于研磨(抛光)基片的抛光(研磨)剂，特别是，涉及一种在由CMP方法对半导体基片的表面进行抛光(研磨)时使用的抛光(研磨)剂。
抛光装置装备有其表面张有砂布、由电动机转动的研磨砂盘，和可支承基片自由旋转、并将该旋转的基片挤压到研磨砂盘上的吸盘。使用该抛光装置对基片作抛光研磨时，通常是将旋转的基片的欲抛光面紧压于旋转着的研磨砂盘的砂布上，一边对加工点供给抛光剂(又称研磨料)，一边进行抛光研磨。利用上述装置的抛光技术适用于半导体装置及液晶等的微型化制品的制造。
IC和LSI等的半导体装置经以下工序而形成：设计形成于半导体基片上的集成电路的设计工序、用于描出形成集成电路所需的电子束等的掩模制作工序、从单晶块形成一定厚度晶片的晶片制作工序、在晶片上形成集成电路等的半导体元件的晶片加工工序、在各半导体基片上分离晶片，装配，形成半导体装置的组装工序及检测工序。在上述各个工序中，都备有各个工序所需的制造装置。在以往的晶片加工工序中，已知有Etch Back RIE(Reactive Ion Etching)方法，作为在加工工序中，将金属、聚硅氧烷(ボリシリコン)、硅氧化膜(SiO2)等任意的材料填埋于凹槽及接点孔等沟槽中，然后使该表面平坦化的方法。
然而，上述的Etch Back RIE方法存在很多问题：深蚀刻的保护膜的涂敷等工序很多；RIE的损伤容易带入晶片的表面；很难得到良好的平坦晶片表面；而且，由于使用真空系统的装置，其机械结构复杂，且需使用危险的蚀刻气体等等。
因此，最近，有人开始研究CMP(Chemical Mechanical Polishing)方法，以取代Etch Back RIE方法。
在图16中，简要显示了实施CMP方法的抛光装置。以下，对该机构进行说明。该图是也可用于本发明的、以往的抛光装置的剖视图。图中，研磨砂盘的支架23通过轴承22设置于载物台21上。在该研磨砂盘支架23上设置有研磨砂盘24。在研磨砂盘24上张设有抛光晶片的砂布25。为转动研磨砂盘支架23及研磨砂盘24，在其中心部位连接有传动轴26。该传动轴26通过传动带28，由电动机27驱动。另一方面，晶片20设置于正对着砂布25的位置处，抽真空或浸水后贴在吸盘31上的吸附布30及导板29上而加以固定。
吸盘31连接于传动轴32。又，该传动轴32通过齿轮34及35由电动机33驱动。传动轴32固定于传动块36上。传动块36装设于辊筒37上，并随着该辊筒37的上下移动而作上、下动作。在固定于吸盘31上的晶片20和砂布25之间，提供抛光剂。如此，对晶片20进行抛光加工。
使用上述抛光装置，如图17及图18所示，通过填埋入CVD氧化膜，由阻挡膜对抛光的阻挡，能使填埋入凹槽结构的氧化膜完全平坦化。首先，在硅半导体基片1上堆积氮化硅膜2，该膜在作SiO2等的氧化膜的抛光处理时，可成为阻挡膜。其后，堆积由VCD(Chemical VaporDeposition)法形成的、作为形成沟槽时的掩模的SiO2氧化膜(以下，称为CVD氧化膜)3。为在CVD氧化膜3及氮化硅膜2上形成图案，在整个半导体基片1的表面上涂敷光致抗蚀剂(图中未示)，蚀刻以图纹。
以光致抗蚀剂为掩模，由RIE(Reactive Ion Etching)方法同时对CVD氧化膜3和成为阻挡膜的氮化硅膜2开槽，形成沟槽部5。然后，由湿处理去除在作RIE加工时产生的反应生成物和损伤层(图17(a))。其次，在半导体基片1及上述的沟槽部内堆积CVD氧化膜或BPSG(Boron-doped Phospho-Silicate Glass)等(图17(b))，以图16所示的抛光装置对半导体基片1进行抛光，使CVD氧化膜6平坦化(图18(a))。其后，除去作为阻挡膜的氮化硅膜2(图18(b))。以往的抛光装置因是将氧化铈粒子或二氧化硅粒子等作为研磨粒子分散于抛光剂中使用的，因此，会在过度抛光的填埋沟槽的CVD氧化膜6上形成凹穴的凹曲部7。除了氧化膜6的凹穴7之外，硅半导体基片1自身的沟槽的拐角部分也被蚀刻，在以后所进行的工序中即成为问题。例如，由于在凹穴部生成n+化或p+化的聚硅氧烷及金属的残余物，会发生聚硅氧烷阻抗异常及线路短路等问题。
在用抛光装置对用于填埋半导体基片的沟槽部的氧化膜或多层线路的层间绝缘膜的氧化膜进行平坦化处理时，为阻止过度抛光而形成凹曲面，以及为了使抛光限于设定的膜厚，常使用阻挡膜。
以往，对氧化膜进行的抛光是将氧化铈粒子或二氧化硅粒子分散于抛光剂中使用的。分散有二氧化硅粒子的抛光剂，其抛光速度约为0.10-0.15μm/分，较小。又，分散有氧化铈粒子的抛光剂，其抛光速度约为0.5-1.0μm/分，具有较大的抛光速度。然而，在使用氧化铈粒子的抛光剂，并以氮化硅膜为阻挡膜的场合，其选择比约为2，而在以聚硅氧烷为阻挡膜的场合，其选择比约为1-2，较低，因此，容易过度抛光而磨削至阻挡膜。
另一方面，将二氧化硅粒子分散于抛光剂中，以氮化硅膜为阻挡膜的场合，其选择比为2；而在以聚硅氧烷膜为阻挡膜的场合，其选择比低至1，因此，容易过度抛光而磨削至阻挡膜，导致产生凹曲化的问题。不过，如上所述的抛光剂，其抛光速度较低，约为0.15μm/分，所以，容易控制磨削量，可以一边进行控制，一边减轻过度抛光引起的凹曲的程度。
这样，现状是还没有抛光速度足够大的抛光剂，而即使是具有较大的抛光速度的抛光剂，其对于阻挡膜的选择性较低，所以仍难以完全控制凹曲部的发生，由于其加工安全系数很低，难以在批量生产中采用CMP法处理。
本发明在于提供对基片进行抛光时使用的抛光速率大的抛光剂，以及用CMP方法对半导体基片的被抛光膜作平坦化处理的抛光剂。
本发明的特征在于，对被抛光材料作抛光处理时，使用的抛光研磨剂为其中分散有由选自氮化硅、碳化硅及石墨(石墨又称碳石墨)的一种材料形成的研磨粒子。又，其特征在于，将分散有由选自氮化硅、碳化硅及石墨的一种材料形成的研磨粒子的抛光研磨剂用于CMP法，对半导体基片上的被抛光材料作抛光处理。研磨粒子的一次粒径以0.01-1000nm为宜，其二次粒径以60-300nm为宜。二次粒径的测量采用可测定0.01μm以上的粒径的离心沉降法。
一次粒子指粒子本身，二次粒子为一次粒子分散于溶剂中时，由于分子间力等的作用，凝聚而形成的胶状粒子。其表面区域上有一次粒子或附着、或脱离，而处于不稳定的状态。在溶剂是水等的场合，也有不生成二次粒子的抛光研磨剂，在本发明中也包含这样的抛光研磨剂。
使用上述抛光研磨剂实施CMP的时候，也可将抛光研磨剂以离子水等分散剂稀释后，加以利用。抛光研磨剂的粘度以1-10厘白(cp)为宜。
其中分散有选自氮化硅、碳化硅及石墨中的一种材料的研磨粒子的抛光研磨剂具有很高的硬度，其研磨速率高于以往所知的其中分散有研磨粒子的抛光剂，且可以有效地进行被抛光膜的平坦化处理。另外，将其中分散有选自氮化硅、碳化硅及石墨中的一种材料的研磨粒子的抛光研磨剂用于抛光，并使用含有与上述材料同样的材料的膜作为已形成被抛光膜的基片上的阻挡膜时，可以得到相对于阻挡膜的高的选择比，可得到没有凹曲部面的加工形状的被抛光膜。
含有选自氮化硅、碳化硅及石墨中的一种材料的研磨粒子，作为抛光研磨剂的材料使用是新颖的，因其具有高的硬度，其抛光速率可以提高，为一种最适宜于抛光处理的材料。特别是含有氮化硅的研磨粒子，因为氮化硅膜以前一直很好地用于半导体装置的层间绝缘膜及保护绝缘膜等，所以，可以得到高纯度的膜。再有，氮化硅膜作为阻挡膜最终不用去除，可直接作为半导体基片绝缘膜的一部分，所以，作为使用于半导体装置的制造方法时，特别有用。
以下，参照附图，说明本发明的实施形态。
在实施本发明的抛光处理时，使用已有技术的、图16的抛光装置。本发明的抛光装置具有供给新颖组成的抛光剂的喷嘴等设备，在这一点上，本发明的装置与以往有所不同。但如图所示的其它部分并无特别的差异，因此，该图作为二种情况下的共同的示意图使用。
首先，参照图1至图5，说明本发明的第一个发明实施形态。所示的图为说明对半导体基片上的被抛光膜作抛光处理的方法的工序截面图。在本发明的这一实施形态中，在半导体软件的抛光处理面上，使用了将氮化硅粒子分散于由硝酸组成的溶剂中的抛光研磨剂，同时，使用了与阻挡膜材料同样组成的研磨粒子，由此，可提高其与阻挡膜的选择比。
研磨粒子指，作用于被抛光膜、对被抛光膜起机械研磨功能的粒子。
抛光研磨剂的粘度约为2cp。图中显示了在二氧化硅的半导体基片上形成沟槽部，用CVD氧化膜填埋该沟槽部，以抛光装置进行平坦化处理的元件分离法及其过程。作为在二氧化硅的半导体基片1上对氧化膜进行抛光处理时作为阻挡膜的氮化硅膜2，其厚度堆积约为70nm。
然后，将成为形成沟槽部用的掩模的CVD氧化膜3堆积至氮化硅膜2上(图1(a))。为在掩模及阻挡膜上形成图案纹，将光敏抗蚀剂4涂敷于整个CVD氧化膜3的表面(图1(b))。其次，在该光敏抗蚀剂4上描出图纹(图2(a))。描出图纹的光敏抗蚀剂4作为掩模，再将CVD氧化膜3和其下的阻挡膜氮化硅膜2由RIE方法形成开口部(图2(b))。其次，再以RIE法形成沟槽部5(图3(a))。形成沟槽部5之后，由湿处理使该基片成为去除RIE法加工时所形成的反应生成物和损伤层的状态。而且，在氮化硅膜2上及沟槽部5堆积CVD氧化膜6或BPSG膜(图3(b))。将该CVD氧化膜6作为被抛光膜，使用如图16所示的抛光装置进行抛光处理。用于该抛光装置的抛光研磨剂中作为研磨粒子的氮化硅粒子分散于溶剂(硝酸)中。为使其均匀的分散于抛光研磨剂中，氮化硅粒子形成胶粒状态分散。抛光剂的粘度为1-10cp为宜。因为，粘性低，则难以均匀的分散粒子；粘度高，则机械研磨性能增强，因为晶片的翘曲及膜厚的均匀性对CMP之后的均匀性产生很大的影响。因此，很难作均匀的抛光研磨处理。
抛光研磨的温度以20-70℃为宜，特别是在高温处理时，其化学作用增强。氮化硅粒子的粒径，一次粒子使用0.01-1000nm的范围。当该粒径大于1000nm时，则机械研磨性能过于增强，而化学研磨性能的影响降至极低，不理想。另外，当该粒径小于0.01nm时，则其机械研磨性能过弱，不能取得研磨性能均衡的抛光研磨。特别理想的是，一次粒子的粒径在10-40nm的范围，这样可以获得其机械研磨性能和化学研磨性能平衡的良好抛光研磨。又，胶状的二次粒子以其粒径为60-300nm为合适，特别是，60-100nm的粒径最好。
在本发明中，为了改善分散性，也可将研磨粒子混合、分散于表面活性剂中。
在图4(a)中，显示了将CVD氧化膜6以所述的抛光装置作平坦化处理之后的状态。在抛光研磨后，蚀刻去除阻挡膜的氮化硅膜2(图4(b))。然后，进行精磨理，将半导体基片的面精磨成与CVD氧化膜6的表面一致(图5)。通过该精磨，可以得到在二氧化硅的半导体基片1的表面及填埋的CVD氧化膜6上没有凹曲部的加工良好的形状。
在本发明的该实施形态中，由于将氮化硅粒子用作研磨粒子，可以得到对阻挡膜的氮化硅膜2的选择比为50-1000，和约为0.5-1μm/分以上的抛光速度。
又，将与形成半导体基片上的阻挡膜同样的材料用于研磨粒子的抛光研磨剂，也可使用石墨粒子或SiC粒子等代替氮化硅粒子。此时的阻挡膜上当然分别使用了石墨膜和SiC膜。在抛光剂中所含研磨粒子和已形成被抛光膜的基片上所用阻挡膜由同一材料构成时，可以对阻挡膜得到高选择比。但是，如将石墨膜或SiC膜等作为阻挡膜，则对于阻挡膜的具体的选择比，会依抛光研磨温度和研磨砂盘的转速等的各种抛光研磨条件而变化很大。
下面，参照图6-图12的抛光研磨工序的断面图，说明本发明的第二个实施形态。比较这些图及显示以往抛光研磨结果的图19及图20，说明本发明的实施形态的效果。
在该实施形态中，半导体基片的抛光处理使用了与阻挡膜材料为同样组成的抛光研磨剂作为抛光剂，由此，可提高与阻挡膜的选择比。作为半导体基片上的加工对象的被抛光膜由聚硅氧烷膜组成。以往，聚硅氧烷膜进行抛光研磨时，是将二氧化硅粒子分散于抛光研磨剂中使用的，此处，是将氮化硅粒子作为抛光剂的粒子使用。将硅基片1的主面加热，氧化形成其厚度为10-50nm的过渡氧化膜(SiO2)8(图6(a))。其后，将用作第二次聚硅氧烷膜抛光研磨时的阻挡膜，且用于保护元件区域用的掩模的氮化硅膜2堆积在过渡氧化膜8之上，成70nm厚(图6(b))。然后，将为形成沟槽部使用的掩模CVD氧化膜3堆积在氮化硅膜2上(图7(a))。为在该掩模及氮化硅膜上形成图案，将光敏抗蚀剂9全面涂敷于CVD氧化膜3之上，形成图案纹(图7(b))。
将该光敏抗蚀剂9作成掩模，由RIE法等对CVD氧化膜3和成为阻挡膜的氮化硅膜2，同时作开口加工(图8(a))。形成沟槽部10之后，由湿处理去除RIE法加工所形成的反应生成物和损伤层，其后，对沟槽部10的内表面作进行热氧化，形成氧化膜11(图8(b))。接着，经减压CVD等将聚硅氧烷膜12堆积于沟槽部10的内部及CVD氧化膜3的上面(图9(a))。
其次，将该聚硅氧烷膜12作为被抛光膜，使用如图16所示的抛光装置进行第一次的抛光处理。用于该抛光装置的抛光剂是将氮化硅粒子作为研磨粒子分散于硝酸组成的溶剂中。氮化硅粒子也可与表面活性剂混合、分散。抛光剂的粘度以1-10cp为宜。抛光研磨的温度以20-70℃为宜，研磨粒子的二次粒径，以60-300nm的范围为宜。第一次的抛光研磨中的阻挡膜使用了CVD氧化膜3。在图9(b)中，显示了以该抛光装置，对聚硅氧烷膜12作平坦化处理之后的状态。由于将氧化膜3用作阻挡膜，所以，可以进行选择性抛光研磨，不会生成凹曲部。在第一次的抛光研磨之后，用含有HF的蚀刻剂蚀刻CVD氧化膜3(图10(a))。除去CVD氧化膜3的结果，聚硅氧烷膜12成为凸出于半导体基片1的状态。
其次，将该呈凸出状态的聚硅氧烷膜12作为被抛光膜，使用如图16所示的抛光装置进行第二次抛光处理。用于该抛光装置的抛光剂与上述的第一次的抛光研磨相同。在图10(b)中，显示了以该抛光装置对聚硅氧烷膜12作平坦化处理之后的状态。由于该平坦化处理，沟槽部可被聚硅氧烷膜12填埋，而不形成凹曲部。氮化硅膜2的一部分，由于直接用作LOCOS时的掩模，在其一部分2之上，经光蚀刻工序，形成了光敏抗蚀膜13(图11(a))。而且，在以RIE等法去除氮化硅膜2除被光敏抗蚀剂13覆盖区之外的区域之后，剥离光敏抗蚀剂膜(图11(b))。再经热处理，以LOCOS氧化膜14覆盖半导体基片1的表面(图12)。LOCOS掩模的周边部因过度抛光研磨而变薄，会产生毛边，但该毛边较以往的为小，且所述毛边的面积不会严重影响集成块特性。
这里，是将氮化硅粒子用作研磨粒子，可得到对阻挡膜的氮化硅膜2(第一次抛光研磨)为50-1000的选择比和0.8-1.1μm/分以上的抛光速度。在以氧化膜为阻挡膜的场合(第二次抛光研磨)时，其选择比约为2-3。
以以往的方法，在对半导体基片1的被抛光膜进行抛光研磨时，在对如图10(a)所示的凸出的聚硅氧烷膜12进行抛光研磨、作平坦化处理时，由于将氮化硅膜2作为阻挡膜，其选择性低，因此，形成凹曲部，在填埋沟槽部的聚硅氧烷膜12上形成了凹部，并在阻挡膜上形成减薄的边沿部(图19(a))。由于氮化硅膜的一部分直接用作LOCOS掩模，在经过光蚀刻印工序后，在氮化硅膜2作为LOCOS掩模的部分之上形成光敏抗蚀剂层13(图19(b))。在以RIE等法去除除了氮化硅膜2被光敏抗蚀剂膜13所覆盖的区域以外的区域之后，剥离光敏抗蚀剂层13。再热处理半导体基片1的表面，进行LOCOS氧化(图20(b))。按这以往的方法，掩模的周边部因过度研磨而变薄，毛边嵌入较多，集成块面积变窄。已知该区域面积会在很大程度上影响集成块的特性，必须加以控制。
在本发明中，由于使用了具有新颖组成的抛光剂，可以形成如图10(b)所示的良好平坦形状。其结果，可得到如图12所示的LOCOS的图案纹无变化差异的良好的加工形状。
下面，参照图13及图14，说明本发明的第三个实施形态。
最近，CMP技术被用于高集成块的制造工艺，本发明的技术可适用于该工艺。这里所示的埋入式金属布线方法，是使用了图16所示的抛光装置形成埋入式的铜配线。抛光研磨剂则是将氮化硅粒子作为研磨粒子分散、混合于由硝酸组成的溶剂中而制得。由于在抛光研磨剂中使用了氮化硅粒子，其抛光速度可以达到较快的0.5-1.0μm/分。又，在使用该分散有氮化硅粒子的抛光剂的抛光研磨中，半导体基片的抛光研磨处理，使用了与该粒子同样材料的氮化硅膜作为半导体基片上的阻挡膜，则显著提高对于阻挡膜的选择比。使用了含该氮化硅粒子的抛光研磨剂，如将聚硅氧烷膜及氧化硅膜等的其它材料作成阻挡膜，则其选择比虽然没有使用氮化硅膜的场合高，但是，也比使用通常所知的研磨粒子时要大。使用表面活性剂等可以提高氮化硅粒子在抛光研磨剂中分散时的分散效率。
在半导体基片1上连续形成由SiO2等组成的CVD氧化膜3及以等离子体CVD形成的SiO2等的氧化膜(以下，称为等离子体氧化膜)15(图13(a))。接着，对等离子体氧化膜15蚀刻以图案，在一定的部位形成沟槽部17(图13(b))。在沟槽部17内及等离子体氧化膜15的整个面上堆积铜膜16(图13(c))。其次，由图16的抛光研磨装置，将等离子体氧化膜15作为阻挡膜，对铜膜16进行抛光。当该抛光研磨进行至等离子体氧化膜15露出的阶段时，结束铜膜16的抛光处理。借上述的处理，仅在沟槽部17内填埋入铜膜，铜膜填埋形成了线路16(图14(a))。
通过如上所述的抛光处理，可以得到其表面无凹曲部的平坦的半导体基片1。其后续的第二层的等离子体氧化膜(SiO2)18的形成也变得容易(图14(b))。由该CMP方法的平坦化处理，其后的第二层、第三层的电极布线(图中未示)的形成也变得容易。
在本发明的实施形态中，作为基底氧化膜和金属线路材料，是使用了等离子体CVDSiO2膜和铜膜等，但是，如果能满足其各自的一定的绝缘性能和金属配线的性能，也可使用如等离子体CVDSi3N4膜和Al、Au、W及其它合金等的材料，对所述基底氧化膜上形成的埋线槽的深度及被覆的金属线路材料的膜厚也可适当选择。
图15所示为在第二个本发明的实施形态中，使用抛光研磨剂进行抛光研磨时，半导体基片上的被抛光膜的抛光研磨速率和研磨粒子的二次粒子粒径之间关系的特性图。其纵轴表示抛光速率(nm/分)，其横轴表示分散于抛光研磨剂中的研磨粒子的二次粒子的粒径(nm)。如图所示，以硝酸作溶剂将氮化硅粒子作为研磨粒子，使其分散于其中，用作抛光研磨剂对硅半导体基片上的被抛光膜(聚硅氧烷膜)进行抛光处理。如研磨粒子的二次粒子的粒径在50nm左右，则其抛光速率在41.2nm/分左右；如研磨粒子的二次粒子的粒径超过60nm时，则其抛光速率达到810.8nm/分。如研磨粒子的二次粒子的粒径再增大至200-260nm左右，则其抛光速率更增大至1108.4nm/分。
如此，随着研磨粒子的二次粒子的粒径的增大，则其抛光速率也增大，当其二次粒子的粒径在60nm附近时其抛光速率的增大呈临界状。
当研磨粒子的粒径较小时，抛光主要是以化学研磨的过程进行(化学研磨决定反应速度)，当研磨粒子的粒径变大时，机械研磨的过程增强(机械研磨决定反应速度)。可以说，当二次粒子的粒径在60nm附近时其机械抛光作用增强。特别是，如使用聚硅氧烷膜作为被抛光膜时，上述作用表现特别显著。当研磨粒子的一次粒子的粒径在0.01-1000nm的范围时，是对半导体基片上的被抛光膜进行抛光的较佳的范围。
如此，研磨粒子越是大，其抛光速率也越大，但是，当粒子粒径增大至必要的程度以上时，被抛光膜的半导体基片上的氧化膜表面的损伤显著，金属如进入该损伤处，就容易发生短路。为了形成所希望的损伤少而表面平坦的被抛光膜，上述的二次粒子粒径最好不要超过300nm,60-100nm的二次粒子的粒径对于无损伤的膜表面的形成来说是特别理想的。然而，随着半导体装置的微型化发展，即使微小的损伤也会影响到半导体装置的特性，因此，粒子粒径应尽可能地小。
抛光研磨剂的溶剂中，除硝酸外可以使用乳化剂、水、表面活性剂、油脂、离子水等。溶剂主要使用酸性溶剂，其有代表性的例子是硝酸。作为碱性溶剂，有例如氨及哌嗪等的胺，又，如KOH、NaOH等的无机碱也可用于本发明。
另外，本发明的抛光研磨剂，在作CMP处理时，对安装于抛光装置上的半导体基片进行抛光加工时，在将抛光剂供给至半导体基片的加工点的同时，也将分散剂(离子水)供给至加工点。在达到该加工点之前，抛光剂和分散剂是分离的。这是因为，离子水与溶剂反应，会使抛光剂劣化，而且，特别是，碱性离子水不能长期保存。
预先将分散剂(离子水)添加于抛光剂(浆状物)，也可形成稀释的抛光剂。这种抛光剂在使用中，不光是抛光剂本身参与抛光研磨，分散剂也可产生辅助的抛光研磨作用。又，抛光研磨剂的溶剂也有分散作用。
又，在实施例中，是以同样的材料形成阻挡膜和研磨粒子的，但是，本发明并不限于这样的组合，只要研磨粒子是氮化硅，则阻挡膜可以使用任何材料。
其中分散有由选自氮化硅、碳化硅及石墨的一种材料组成的研磨粒子的抛光研磨剂，可进行高速率的抛光研磨，有效地实施被抛光膜的平坦化处理。又，将该抛光剂用于对半导体基片的抛光的CMP处理时，可以获得对于被抛光膜来说无凹曲部的加工形状。
图1为说明本发明的第一个实施形态的抛光研磨的半导体基片的截面图。
图2为说明本发明的第一个实施形态的抛光研磨的半导体基片的截面图。
图3为说明本发明的第一个实施形态的抛光研磨的半导体基片的截面图。
图4为说明本发明的第一个实施形态的抛光研磨的半导体基片的截面图。
图5为说明本发明的第一个实施形态的抛光研磨的半导体基片的截面图。
图6为说明本发明的第二个实施形态的抛光研磨的半导体基片的截面图。
图7为说明本发明的第二个实施形态的抛光研磨的半导体基片的截面图。
图8为说明本发明的第二个实施形态的抛光研磨的半导体基片的截面图。
图9为说明本发明的第二个实施形态的抛光研磨的半导体基片的截面图。
图10为说明本发明的第二个实施形态的抛光研磨的半导体基片的截面图。
图11为说明本发明的第二个实施形态的抛光研磨的半导体基片的截面图。
图12为说明本发明的第二个实施形态的抛光研磨的半导体基片的截面图。
图13为说明本发明的第三个实施形态的抛光研磨的半导体基片的截面图。
图14为说明本发明的第三个实施形态的抛光研磨的半导体基片的截面图。
图15所示为抛光研磨时，被抛光膜的抛光速率和研磨粒子的二次粒子的粒径之间的关系特性图。
图16所示为说明本发明及以往的抛光装置的截面图。
图17所示为说明以往的抛光方法的半导体基片的工序截面图。
图18所示为说明以往的抛光方法的半导体基片的工序截面图。
图19所示为说明以往的抛光方法的半导体基片的工序截面图。
图20所示为说明以往的抛光方法的半导体基片的工序截面图。
图1为说明本发明的第一个实施形态的抛光研磨的半导体基片的截面图。
图中，1为半导体基片，2为氮化硅膜，3、6为CVD氧化膜，4、9、13为光致抗蚀膜，5、10、17为沟槽部，7为凹穴，8为过渡氧化膜，11为氧化膜，12为聚硅氧烷膜，14为LOCOS氧化膜，15、18为等离子体氧化膜，16为Cu膜、填埋的Cu配线，20为晶片，21为载物台，22为轴承，23为研磨砂盘支架，24为研磨砂盘，25为砂布，26为传动轴，27为电动机，28为传动带，29为导板，30为吸布，31为吸盘，32为传动轴，33为电动机，34、35为齿轮，36为传动块，37为辊筒。

Claims (9)

1．一种抛光剂，其特征在于，所述的抛光剂系将由氮化硅粒子组成的研磨粒子以胶体状态分散于包括硝酸的酸性溶剂中而成。
2．如权利要求1所述的抛光剂，其特征在于，所述抛光剂系将由粒径为0.01-1000nm的氮化硅粒子组成的研磨粒子分散于溶剂中而成。
3．如权利要求1所述的抛光剂，其特征在于，所述研磨粒子成为胶体状态的二次粒子的粒径在60-300nm的范围。
4．如权利要求2所述的抛光剂，其特征在于，所述的抛光剂中再加入离子水。
5．如权利要求3所述的抛光剂，其特征在于，所述的抛光剂中再加入离子水。
6．如权利要求1所述的抛光剂，其特征在于，所述的抛光剂的粘度为1-10厘泊(cp)。
7．如权利要求2所述的抛光剂，其特征在于，所述的抛光剂的粘度为1-10厘泊(cp)。
8．如权利要求3所述的抛光剂，其特征在于，所述的抛光剂的粘度为1-10厘泊(cp)。
9．如权利要求4所述的抛光剂，其特征在于，所述的抛光剂的粘度为1-10厘泊(cp)。
CN96121008A 1995-11-13 1996-11-13 抛光剂 Expired - Fee Related CN1072699C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP31705495 1995-11-13
JP317054/95 1995-11-13
JP317054/1995 1995-11-13
JP110575/1996 1996-04-08
JP110575/96 1996-04-08
JP11057596A JP3514908B2 (ja) 1995-11-13 1996-04-08 研磨剤

Publications (2)

Publication Number Publication Date
CN1161998A CN1161998A (zh) 1997-10-15
CN1072699C true CN1072699C (zh) 2001-10-10

Family

ID=26450180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96121008A Expired - Fee Related CN1072699C (zh) 1995-11-13 1996-11-13 抛光剂

Country Status (7)

Country Link
US (1) US5861054A (zh)
EP (1) EP0773269B1 (zh)
JP (1) JP3514908B2 (zh)
KR (1) KR100259936B1 (zh)
CN (1) CN1072699C (zh)
DE (1) DE69619197T2 (zh)
TW (1) TW438871B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106167691A (zh) * 2015-05-19 2016-11-30 昭和电工株式会社 研磨组合物和使用该研磨组合物的研磨方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0786504A3 (en) * 1996-01-29 1998-05-20 Fujimi Incorporated Polishing composition
US5916819A (en) 1996-07-17 1999-06-29 Micron Technology, Inc. Planarization fluid composition chelating agents and planarization method using same
US5827781A (en) * 1996-07-17 1998-10-27 Micron Technology, Inc. Planarization slurry including a dispersant and method of using same
US6152976A (en) * 1996-08-30 2000-11-28 Showa Denko Kabushiki Kaisha Abrasive composition for disc substrate, and process for polishing disc substrate
US20060147369A1 (en) * 1997-07-21 2006-07-06 Neophotonics Corporation Nanoparticle production and corresponding structures
US20090075083A1 (en) * 1997-07-21 2009-03-19 Nanogram Corporation Nanoparticle production and corresponding structures
US20090255189A1 (en) * 1998-08-19 2009-10-15 Nanogram Corporation Aluminum oxide particles
US6114248A (en) * 1998-01-15 2000-09-05 International Business Machines Corporation Process to reduce localized polish stop erosion
TW510917B (en) 1998-02-24 2002-11-21 Showa Denko Kk Abrasive composition for polishing semiconductor device and method for manufacturing semiconductor device using same
US6468909B1 (en) 1998-09-03 2002-10-22 Micron Technology, Inc. Isolation and/or removal of ionic contaminants from planarization fluid compositions using macrocyclic polyethers and methods of using such compositions
US6783434B1 (en) * 1998-12-25 2004-08-31 Hitachi Chemical Company, Ltd. CMP abrasive, liquid additive for CMP abrasive and method for polishing substrate
US6375693B1 (en) 1999-05-07 2002-04-23 International Business Machines Corporation Chemical-mechanical planarization of barriers or liners for copper metallurgy
US6478837B1 (en) * 1999-06-28 2002-11-12 Showa Denko K.K. Abrasive composition substrate for magnetic recording disks and process for producing substrates for magnetic recording disk
TWI227726B (en) 1999-07-08 2005-02-11 Eternal Chemical Co Ltd Chemical-mechanical abrasive composition and method
US6221119B1 (en) * 1999-07-14 2001-04-24 Komag, Inc. Slurry composition for polishing a glass ceramic substrate
CN1161826C (zh) 1999-08-26 2004-08-11 日立化成工业株式会社 化学机械研磨用研磨剂及研磨方法
WO2001032799A1 (en) * 1999-11-04 2001-05-10 Nanogram Corporation Particle dispersions
US6527817B1 (en) 1999-11-15 2003-03-04 Cabot Microelectronics Corporation Composition and method for planarizing surfaces
US6293848B1 (en) * 1999-11-15 2001-09-25 Cabot Microelectronics Corporation Composition and method for planarizing surfaces
US6461958B1 (en) 2000-02-04 2002-10-08 Seagate Technology Llc Polishing memory disk substrates with reclaim slurry
DE10048477B4 (de) 2000-09-29 2008-07-03 Qimonda Ag Verfahren zum chemisch-mechanischen Polieren von Schichten aus Metallen der Platingruppe
JP2003068751A (ja) * 2001-08-27 2003-03-07 Nec Yamagata Ltd 半導体装置及びその製造方法
KR100499403B1 (ko) * 2002-03-06 2005-07-07 주식회사 하이닉스반도체 슬러리 제조 방법
KR100474537B1 (ko) * 2002-07-16 2005-03-10 주식회사 하이닉스반도체 산화막용 ｃｍｐ 슬러리 조성물 및 이를 이용한 반도체소자의 제조 방법
TWI256971B (en) * 2002-08-09 2006-06-21 Hitachi Chemical Co Ltd CMP abrasive and method for polishing substrate
US20040216388A1 (en) * 2003-03-17 2004-11-04 Sharad Mathur Slurry compositions for use in a chemical-mechanical planarization process
JP4698144B2 (ja) * 2003-07-31 2011-06-08 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4954462B2 (ja) * 2004-10-19 2012-06-13 株式会社フジミインコーポレーテッド 窒化シリコン膜選択的研磨用組成物およびそれを用いる研磨方法
KR100697293B1 (ko) * 2005-10-04 2007-03-20 삼성전자주식회사 화학기계적 연마용 연마제 및 이를 이용한 화학기계적연마방법
JP2007160496A (ja) * 2005-11-15 2007-06-28 Shinshu Univ ワーク研磨装置およびワーク研磨方法
JP2007234784A (ja) * 2006-02-28 2007-09-13 Fujimi Inc 研磨用組成物
JP2008117807A (ja) * 2006-10-31 2008-05-22 Fujimi Inc 研磨用組成物及び研磨方法
JP2008130988A (ja) * 2006-11-24 2008-06-05 Fujimi Inc 研磨用組成物及び研磨方法
JP6196589B2 (ja) * 2014-07-25 2017-09-13 東芝メモリ株式会社 半導体装置の製造方法および半導体製造装置
CN106048323A (zh) * 2016-07-13 2016-10-26 安徽祈艾特电子科技股份有限公司 一种汽车电子封装用纳米氮化硅增强铝镁合金材料及其制备方法
WO2018119101A1 (en) 2016-12-22 2018-06-28 Illumina, Inc. Flow cell package and method for making the same
CN108682650B (zh) * 2018-04-02 2019-06-14 长江存储科技有限责任公司 表面平坦化方法及半导体多层互连结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084071A (en) * 1989-03-07 1992-01-28 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61271376A (ja) * 1985-05-27 1986-12-01 Toshiba Corp ラツピング用スラリ−
US4690693A (en) * 1985-12-05 1987-09-01 Gte Products Corporation High purity silicon nitride polishing compound
US4735679A (en) * 1987-03-30 1988-04-05 International Business Machines Corporation Method of improving silicon-on-insulator uniformity
JPH01187930A (ja) * 1988-01-22 1989-07-27 Nippon Telegr & Teleph Corp <Ntt> 研磨剤及び研磨方法
JPH02109332A (ja) * 1988-10-19 1990-04-23 Canon Inc 半導体基板の製造方法
US4954142A (en) * 1989-03-07 1990-09-04 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US5032202A (en) * 1989-10-03 1991-07-16 Martin Marietta Energy Systems, Inc. Plasma generating apparatus for large area plasma processing
JP2689706B2 (ja) * 1990-08-08 1997-12-10 上村工業株式会社 研磨方法
US5482695A (en) * 1991-07-03 1996-01-09 Anatoly Mikhailovich Staver Carbon composition production process
US5376222A (en) * 1991-09-04 1994-12-27 Fujitsu Limited Polishing method for polycrystalline silicon
US5225034A (en) * 1992-06-04 1993-07-06 Micron Technology, Inc. Method of chemical mechanical polishing predominantly copper containing metal layers in semiconductor processing
US5213591A (en) * 1992-07-28 1993-05-25 Ahmet Celikkaya Abrasive grain, method of making same and abrasive products
US5607718A (en) * 1993-03-26 1997-03-04 Kabushiki Kaisha Toshiba Polishing method and polishing apparatus
US5603739A (en) * 1995-06-09 1997-02-18 Diamond Scientific, Inc. Abrasive suspension system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084071A (en) * 1989-03-07 1992-01-28 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106167691A (zh) * 2015-05-19 2016-11-30 昭和电工株式会社 研磨组合物和使用该研磨组合物的研磨方法
CN106167691B (zh) * 2015-05-19 2018-07-13 昭和电工株式会社 研磨组合物和使用该研磨组合物的研磨方法

Also Published As

Publication number Publication date
JPH09194823A (ja) 1997-07-29
EP0773269A2 (en) 1997-05-14
JP3514908B2 (ja) 2004-04-05
US5861054A (en) 1999-01-19
EP0773269A3 (en) 1997-10-08
CN1161998A (zh) 1997-10-15
KR100259936B1 (ko) 2000-06-15
KR970030440A (ko) 1997-06-26
DE69619197T2 (de) 2002-09-26
EP0773269B1 (en) 2002-02-13
TW438871B (en) 2001-06-07
DE69619197D1 (de) 2002-03-21

Similar Documents

Publication Publication Date Title
CN1072699C (zh) 抛光剂
CN1083154C (zh) 研磨方法和半导体器件制造方法及半导体制造装置
US6561876B1 (en) CMP method and semiconductor manufacturing apparatus
EP2365042B1 (en) Polishing composition and polishing method using the same
KR100481651B1 (ko) 화학 기계 연마용 슬러리 및 반도체 장치의 제조 방법
CN1171963C (zh) 用于化学机械抛光的组合物
EP0986097B1 (en) Method for reclaiming wafer substrate
CN1526786A (zh) 氧化铈研磨剂以及基板的研磨方法
CN1161999A (zh) 抛光组合物
JP2003514061A5 (zh)
JP2002261053A (ja) ＳｉＯ２分離層の化学機械研磨用の酸性研磨スラリー
CN1748292A (zh) 化学机械研磨用浆料组合物、利用它的半导体元件的表面平坦化方法以及浆料组合物的选择比控制方法
TWI636129B (zh) 低缺陷化學機械硏磨組成物
US20060094242A1 (en) Chemical mechanical polishing method, and washing/rinsing method associated therewith
US9676966B2 (en) Chemical mechanical polishing composition and process
CN1501451A (zh) 半导体器件的制造方法
CN1083618C (zh) 用于硅衍生物或硅的绝缘材料层的化学机械抛光方法和研磨制品
CN1129960C (zh) 铜基材料表层的机械化学抛光方法
US20030013385A1 (en) Nitride CMP slurry having selectivity to nitride
JP4927342B2 (ja) 半導体薄膜研磨用酸化セリウムスラリー
JPH11256141A (ja) 研磨スラリーおよび研磨方法
JP2008098652A (ja) 化学機械研磨用スラリおよび半導体装置の製造方法
CN1930664A (zh) 研磨剂以及研磨方法
JP7438243B2 (ja) 基板をパッケージングするための平坦化方法
US6319095B1 (en) Colloidal suspension of abrasive particles containing magnesium as CMP slurry

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20011010

Termination date: 20101113