CN1501451A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1501451A
CN1501451A CNA200310103596A CN200310103596A CN1501451A CN 1501451 A CN1501451 A CN 1501451A CN A200310103596 A CNA200310103596 A CN A200310103596A CN 200310103596 A CN200310103596 A CN 200310103596A CN 1501451 A CN1501451 A CN 1501451A
Authority
CN
China
Prior art keywords
mentioned
lapping liquid
cmp
semiconductor device
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200310103596A
Other languages
English (en)
Other versions
CN1322555C (zh
Inventor
Сұ��
小野高稔
水野直人
竖山佳邦
֮
平野智之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1501451A publication Critical patent/CN1501451A/zh
Application granted granted Critical
Publication of CN1322555C publication Critical patent/CN1322555C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Weting (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)

Abstract

一种半导体器件的制造方法,具备下述步骤:使用包含研磨粒子和表面活性剂的第1研磨液在具有凹凸面的被研磨体的表面上进行第1化学机械研磨;使用包含研磨粒子且具有比第1研磨液低的表面活性剂浓度的第2研磨液在被进行了第1化学机械研磨的被研磨体的表面上进行第2化学机械研磨;以及在使被研磨体的凹凸面平坦化了时,从第1化学机械研磨转换为第2化学机械研磨。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造方法,特别是涉及系统LSI或高速LSI等的半导体器件的元件隔离工序中的化学机械研磨(CMP)技术。
背景技术
近年来,伴随半导体器件的高集成化、元件的微细化,开发了各种微细加工技术。其中,CMP技术成为形成埋入结构或平坦结构所必须的技术。
例如,在形成系统LSI或高速LSI等中的浅槽隔离(STI)结构时,进行以氮化膜为阻挡层的氧化膜的CMP,但其中存在以下那样的各种问题。
(1)因为研磨终点的检测是困难的,故因在作为阻挡层的氮化膜的整个面露出后也被进行研磨的过研磨的缘故,氮化膜被研磨,在一个芯片内氮化膜的膜厚变得不均匀。
(2)因为研磨终点的检测是困难的,故因在作为阻挡层的氮化膜的整个面露出之前被停止研磨的研磨不足的缘故,在氮化膜上残留氧化膜。
(3)受到CMP前的氧化硅膜的膜厚或硅衬底表面的台阶差的高度等的被研磨体的结构的变动或CMP的研磨速度的变动的影响,CMP后的氧化硅膜的膜厚或最佳研磨时间发生变动。
(4)在CMP后也残留了在CMP中发生的擦痕,使元件特性恶化。
为了解决这些问题,以往已知有监视研磨装置的旋转台的电机电流值并由此求出研磨终点的方法(例如参照美国专利第6,191,037号公报)。
此外,作为其它的现有例,已知有进行终点的检测为容易的第1研磨并在终点检测后进行附加的第2研磨的方法(例如参照美国专利第6,340,434号公报)、为了使金属层平坦化而进行第1研磨并在其后利用使研磨剂的量减少的第2研磨在槽内埋入金属层的方法(例如参照美国专利第5,985,748号公报)。
但是,在这些方法中都不能全部解决上述问题。
发明内容
按照本发明的一种形态,提供具备下述的步骤的半导体器件的制造方法:使用包含研磨粒子和表面活性剂的第1研磨液在具有凹凸面的被研磨体的表面上进行第1化学机械研磨;使用包含研磨粒子且具有比第1研磨液低的表面活性剂浓度的第2研磨液在被进行了第1化学机械研磨的被研磨体的表面上进行第2化学机械研磨;以及在使被研磨体的凹凸面平坦化了时,从第1化学机械研磨转换为第2化学机械研磨。
附图说明
图1是示出与本发明的一个实施形态有关的元件隔离形成工艺的剖面图;
图2是示出与本发明的一个实施形态有关的元件隔离形成工艺的研磨工序中的使研磨液中的聚丙烯酸铵的浓度变化的情况的SiO2、SiN的研磨速度和其选择比的曲线图;
图3是示出使研磨液中的研磨粒子的浓度变化的情况的SiO2、SiN的研磨速度和其选择比的曲线图;
图4是比较由以往的化学机械研磨方法与有关实施例3的化学机械研磨方法得到的氮化硅膜的最大膜厚与最小膜厚而示出的曲线图;
图5是比较由以往的化学机械研磨方法与有关实施例3的化学机械研磨方法得到的擦痕数而示出的曲线图;
图6是示出实施例4中的研磨中的旋转台的电机电流值的波形的曲线图;以及
图7是比较由以往的化学机械研磨方法与有关实施例4的化学机械研磨方法得到的氮化硅膜的最大膜厚与最小膜厚而示出的曲线图。
具体实施方式
以下,参照附图说明与本发明的一个方面有关的半导体器件的制造方法。
在半导体器件的元件隔离工艺中使用的CMP工序中,氧化硅膜的平坦化和在使氮化硅膜露出为止的氧化硅膜的残余的膜的除去这2个任务是必要的。
由于含有氧化铈作为研磨粒子并添加了表面活性剂的研磨液中的氧化硅膜的研磨可优先地除去图形凸部,故在氧化硅膜的平坦化的阶段中是最合适的,但由于平坦化后的研磨率慢且容易发生擦痕,故对于氮化硅膜上的氧化硅膜的残余的膜的除去是不合适的。此外,研磨率快的研磨特性适合于残余的膜的除去,但如果不必要地继续进行研磨,则作为阻挡层的氮化硅膜被研磨,从而存在半导体芯片内膜厚变得不均匀的问题。
因此,在元件隔离工艺中使用的CMP工序中,希望用不同的研磨液进行不同的研磨特性的研磨并在适当的时刻对其进行转换。
按照与本发明的一个方面有关的方法,通过转换表面活性剂浓度不同的研磨液来使用,即通过在使用第1研磨液的第1化学机械研磨之后进行使用其表面活性剂浓度比第1研磨液低的第2研磨液的第2化学机械研磨,可进行研磨速度快且在选择性方面良好的研磨。
在与本发明的一个方面有关的方法中,可使用具有比第1化学机械研磨中使用的研磨液低的研磨剂浓度的研磨液来进行第2化学机械研磨。
此外,可通过在研磨布上存在研磨液的状态下添加水而使研磨液的表面活性剂浓度减少来进行从第1化学机械研磨至第2化学机械研磨的转换。
作为被研磨体,可使用在具有凹部并在凹部以外的表面上具有氮化硅膜的硅衬底上以填埋上述凹部内的方式形成了氧化硅膜的被研磨体,可利用第1化学机械研磨使氧化硅膜的表面平坦化,利用第2化学机械研磨使氮化硅膜的整个面露出。
在与以上已说明的本发明的一个方面有关的方法中,通过根据第1和第2化学机械研磨各自中的研磨台的旋转电机电流值或按压头的旋转电机电流值的随时间的变化曲线检测上升结束点和下降结束点,可知道从第1化学机械研磨至第2化学机械研磨的转换的最佳时刻和研磨结束的时刻这两者。其结果,可简单地决定第1化学机械研磨和第2化学机械研磨的研磨时间。
此时,从上述的电机电流值的随时间的变化曲线检测第1分界点和第2分界点,将第1分界点定为上升结束点,由此可决定第1研磨的研磨时间,将第2分界点定为下降结束点,由此可决定第2研磨的研磨时间。
如上所述,作为被研磨体,可使用在具有凹部并在凹部以外的表面上具有氮化硅膜的硅衬底上以填埋上述凹部内的方式形成了氧化硅膜的被研磨体,可利用第1化学机械研磨使上述氧化硅膜的表面平坦化,利用第2化学机械研磨使氮化硅膜的整个面露出,在该情况下,可利用上述第1分界点的检测来检测氧化硅膜的平坦化的结束,可利用第2分界点的检测来检测氮化硅膜的整个面的露出。
在与以上已说明的本发明的一个方面有关的方法中,作为在研磨液中包含的表面活性剂,可举出阴离子表面活性剂、阳离子表面活性剂、非离子表面活性剂。此时,可特别有效地使用作为阴离子表面活性剂的聚丙烯酸铵。
此外,作为研磨粒子,可举出氧化铈(CeO2)粒子。除此以外,作为研磨粒子,还有氧化硅粒子、氧化铝粒子,但氧化铈粒子是较为理想的。
特别理想的研磨液是包含阴离子表面活性剂、特别是聚丙烯酸铵作为表面活性剂和包含氧化铈粒子作为研磨粒子的研磨液。
以下说明本发明的具体的实施形态。
图1A~1C是示出与本发明的一个实施形态有关的元件隔离工艺的剖面图。
首先,如图1A中所示,在被形成了槽101a、101b和氮化硅膜102的硅衬底100上通过CVD法以填埋槽的方式形成氧化硅膜103。
其次,作为第1阶段的研磨,利用CMP法研磨氧化硅膜103。在CMP中使用的研磨液中,是含有例如0.3~1.0重量%的氧化铈作为研磨粒子并含有例如0.94~3.5重量%的阴离子表面活性剂的水分散液。作为阴离子表面活性剂,例如可使用聚丙烯酸铵。
利用氧化硅膜103的CMP,如图1B中所示,得到平坦的结构。此时,使研磨液中的阴离子表面活性剂的浓度减少来接着进行第2阶段的研磨,如图1C中所示,使氮化硅膜102露出。再有,也可与阴离子表面活性剂的浓度同时地使研磨粒子的浓度减少。
作为使表面活性剂的浓度下降的方法,有转换表面活性剂浓度各不相同的研磨液来供给的方法、对研磨液添加纯水的方法、或停止研磨液的供给并代之以供给纯水的方法。此外,作为使研磨粒子的浓度下降的方法,有转换研磨粒子浓度各不相同的研磨液来供给的方法、对研磨液添加纯水的方法、或停止研磨液的供给并代之以供给纯水的方法。
希望表面活性剂的浓度例如为0.92重量%以下,特别是0.08~0.62重量%。此外,希望研磨粒子的浓度为0.5重量%以下,特别是0.05~0.25重量%。
利用使表面活性剂的浓度减少的的第2阶段的研磨,可得到氧化硅膜与氮化硅膜的研磨的选择性,即,能以更快的速度进行氧化硅膜的研磨而实质上不研磨氮化硅膜。其结果,能以快的研磨速度制造具有良好的膜厚均匀性、擦痕少的、没有元件特性的恶化的半导体器件。
再有,在因表面活性剂浓度下降而使研磨速度过快的情况下,为了抑制研磨速度而希望使研磨负载下降或使研磨粒子浓度下降。
其次,在以上已说明的实施形态中,参照图1A~1C,与上述实施形态同样地说明从电机电流值的随时间的变化曲线求出第1阶段的研磨与第2阶段的研磨的转换的最佳时刻和研磨结束的时刻这两者。
首先,如图1A中所示,形成槽101a、101b,在槽101a、101b以外的部分上并在形成了氮化硅膜102的硅衬底100上,利用CVD法以填埋槽的方式形成氧化硅膜103。如图示那样,氧化硅膜103的表面成为凹凸面。
其次,进行研磨氧化硅膜103的表面的第1阶段的CMP。使用能监视样品晶片被对接地配置的旋转台的电机电流值或晶片按压头的电机电流值的CMP装置来进行CMP。
在第1阶段的CMP中使用的研磨液,与上述实施形态同样,是含有例如0.3~1.0重量%的氧化铈作为研磨粒子并含有例如0.94~3.5重量%的表面活性剂的水分散液。作为表面活性剂,阴离子表面活性剂是较为理想的,例如可使用聚丙烯酸铵。
如果使用这样的研磨液对氧化硅膜103进行CMP研磨,则如图1B中所示,得到平坦的结构。此时,检测电机电流值的上升结束点,停止第1阶段的研磨。即,如果因研磨的缘故而接近于平坦面,则扩大旋转台上的研磨布与样品面的接触面积,因摩擦力的增大的缘故,对旋转台和晶片按压头的转矩增大,因此,这些电机电流值增大。然后,如果可得到平坦的结构,则研磨底面与样品面的接触面积为最大值,摩擦力不再继续增大,电机电流值大致为恒定值。
可与电机电流值的上升结束点同时地进行第1阶段的研磨的停止,但也可从检测出结果算起经过规定的时间后来进行第1阶段的研磨的停止。
其后,进行使研磨液中的表面活性剂的浓度下降的第2阶段的CMP,如图1C中所示,使氮化硅膜102露出。作为使研磨液中的表面活性剂的浓度下降的方法,与上述实施形态同样,有预先准备表面活性剂浓度各不相同的研磨液转换这些研磨液来供给的方法、对研磨液添加纯水的方法、或停止研磨液的供给并代之以供给纯水的方法。
关于表面活性剂的浓度的下降,希望例如使表面活性剂的浓度为0.62重量%以下。
利用第2阶段的CMP来除去氮化硅膜102上的氧化硅膜103,如果氮化硅膜102开始露出,则电机电流值开始下降。然后,如果氮化硅膜102的整个面露出,则电机电流值的下降结束,大致为恒定值,在检测出该下降结束点并在其后经过规定的时间后停止第2阶段的研磨。其结果,如图1C中所示,可得到在槽101a、101b内填埋了氧化硅膜103a、103b的STI结构。
在第2阶段的CMP中,如果氮化硅膜102开始露出,则电机电流值下降,之所以如此,是因为由于氮化硅膜102露出的缘故,研磨的对象发生变化。
这样,在第2阶段的研磨中,通过使研磨液中的表面活性剂的浓度下降,可使因氮化硅膜102的露出引起的电机电流值的下降变得更确切。即,通过例如使研磨液中的聚丙烯酸铵的浓度减少到极小,被研磨面与研磨布之间的微小的摩擦的变化可充分地传递给旋转台或晶片按压头的转矩,由此,可容易地进行氮化硅膜102的露出结束点的检测。
按照以上的方法,在维持了现有技术的平坦化特性的状态下,可准确地进行终点检测,因此,可防止过研磨或研磨不足,可抑制氮化硅膜上的氧化硅膜的残留或氮化硅膜的过研磨、过度的凹状扭曲。
以下,说明与本发明的实施形态有关的具体的实施例。
实施例1
本实施例是从第1阶段的研磨到第2阶段的研磨中使研磨液中的表面活性剂的浓度减少而不改变研磨粒子的浓度的例子。
在第1阶段的研磨中,使用包含0.5重量%的氧化铈和1.5重量%的聚丙烯酸铵的水分散液作为研磨液,在第2阶段的研磨中,使用包含0.5重量%的氧化铈和不包含表面活性剂的水分散液作为研磨液。
图2是示出使用0.5重量%的氧化铈作为研磨粒子并使研磨液中的聚丙烯酸铵的浓度变化的情况的SiO2、SiN的研磨速度和其研磨选择比的曲线图。
从图2的曲线图可知,氧化硅膜和氮化硅膜的研磨速度随研磨液中的聚丙烯酸铵的浓度而变化,此时,选择比(研磨速度的比)也变化。
在此,在本实施例中,利用了在凹凸被缓和为止使用聚丙烯酸铵的浓度高的研磨液而有选择地只研磨凸部的研磨液的特征。然后,在到达氮化硅膜之前,转换为聚丙烯酸铵的浓度低的研磨液,利用显示出氧化硅膜虽然被研磨而氮化硅膜难以被研磨的选择比的研磨液,进行了到达氮化硅膜的研磨。
通过以这种方式用2种研磨液连续地研磨,在维持了现有方法的有选择地只研磨凸部的特性的状态下,可抑制氮化硅膜的研磨。此外,根据研磨结束时的氧化硅膜的研磨速度上升的情况,减少了在被研磨面中的擦痕的数目。
实施例2
本实施例是从第1阶段的研磨到第2阶段的研磨中,与研磨液中的表面活性剂的浓度同时,使研磨粒子的浓度也减少的例子。
在第1阶段的研磨中,使用包含0.5重量%的氧化铈和1.5重量%的聚丙烯酸铵的水分散液作为研磨液,在第2阶段的研磨中,使用包含0.3重量%的氧化铈和不包含表面活性剂的水分散液作为研磨液。
图3是示出在使聚丙烯酸铵的浓度为零后使研磨液中的研磨粒子的浓度变化的情况的SiO2、SiN的研磨速度和其选择比的曲线图。
从图3的曲线图可知,氧化硅膜和氮化硅膜的研磨速度也随研磨液中的氧化铈粒子的浓度而变化,此时,选择比(研磨速度的比)也变化。
因此,在本实施例中,利用了在被研磨面的凹凸被缓和为止使用氧化铈粒子和聚丙烯酸铵的浓度高的研磨液而凸部的研磨速度快的研磨液的特征。然后,在到达氮化硅膜之前,转换为氧化铈粒子和聚丙烯酸铵的浓度低的研磨液,利用显示出氧化硅膜虽然被研磨而氮化硅膜难以被研磨的选择比的研磨液,进行了到达氮化硅膜的研磨。
通过以这种方式用2种研磨液连续地研磨,在维持了现有方法的有选择地只研磨凸部的特性的状态下,可抑制氮化硅膜的研磨,可提高平坦性。
此外,在显著地提高了研磨结束时的氧化硅膜和氮化硅膜的研磨的选择性之后,通过抑制氧化硅膜的研磨速度的过度的上升,提高了研磨的稳定性。
再有,从图3的曲线图也可知,所使用的研磨液中的研磨粒子作为高浓度最好使用0.3~1.0重量%,作为低浓度,最好使用0.05~0.25重量%。
实施例3
本实施例是从第1阶段的研磨到第2阶段的研磨中从包含研磨粒子和表面活性剂的研磨液转换为纯水的例子。
在第1阶段的研磨中,使用包含0.5重量%的氧化铈和1.5重量%的聚丙烯酸铵的水分散液作为研磨液,在第2阶段的研磨中,使用纯水作为研磨液。
图4示出在全部CMP工序中由使用包含0.5重量%的氧化铈和1.5重量%的聚丙烯酸铵的研磨液的现有CMP方法和在氧化硅膜的平坦化后从包含0.5重量%的氧化铈和1.5重量%的聚丙烯酸铵的研磨液转换为纯水的本实施例的方法得到的氮化硅膜的最大膜厚与最小膜厚。从图4可知,按照本实施例的方法,在第2阶段的研磨中,由于到达氮化硅膜时的选择比上升了的缘故,氮化硅膜的最大膜厚与最小膜厚的差大幅度地减少了,氮化硅膜的芯片内的膜厚的离散性减小了。再有,之所以选择比因将研磨液转换为纯水的缘故而上升,是因为,虽然从研磨布上除去了聚丙烯酸铵,但氧化铈残留在研磨布上,通过进行只由氧化铈导致的研磨,发挥了因减少表面活性剂浓度引起的效果。
此外,图5中同样地示出由现有CMP方法和本实施例的方法得到的CMP研磨后的被研磨面的擦痕数。从图5可知,按照本实施例的方法,利用研磨结束时的氧化硅膜的研磨速度上升了的效果,CMP研磨后的被研磨面的擦痕数虽然在现有CMP方法中为279个,而在本实施例的方法中大幅度地减少为50个。再有,之所以通过将研磨液转换为纯水而使氧化硅膜的研磨速度上升,是因为,虽然从研磨布上除去了聚丙烯酸铵,但氧化铈残留在研磨布上,在没有抑制研磨的表面活性剂的状态下进行只由氧化铈导致的研磨。
如上所述,按照本实施例的方法,在平坦性和擦痕这两方面大幅度地改善了特性。
实施例4
图6是示出研磨中的旋转台的电机电流值的波形的曲线图。对于具有图1A中示出的凹凸面的氧化硅膜103,使用包含0.5重量%的氧化铈和1.1重量%的聚丙烯酸铵的研磨液,在旋转台的旋转数为100rpm的研磨条件下进行了第1阶段的研磨。
如果进行第1阶段的研磨而使氧化硅膜103的表面接近于平坦,则旋转台的电机电流值开始上升。电机电流值的上升结束点P为平坦化结束点。在检测出该电机电流值的上升结束点P后,在经过规定的时间后的Q点处停止了第1阶段的研磨。
再有,求出电机电流值的微分曲线,利用从其峰值下降并转移到平坦区域的分界点来决定电机电流值的上升结束点P。
其次,进行了转换研磨条件的第2阶段的研磨。即,使旋转台的旋转数为60rpm以下、例如为30rpm,使研磨液中的聚丙烯酸铵的浓度为0.62重量%以下、在本实施例中为零,进行了研磨。
在该第2阶段的研磨中,由于在研磨液中未包含聚丙烯酸铵,故在研磨的进行的同时电机电流值上升,如果氮化硅膜开始露出,则转为下降。电机电流值的下降结束点R是氮化硅膜的整个面露出的露出结束点。在检测出该电机电流值的下降结束点R后,在经过规定的时间后停止了第2阶段的研磨。
在现有技术中,在CVD氧化硅膜变厚的情况下,这样来设定CMP条件,使得在CMP后没有在氮化硅膜上的氧化硅膜的残留。因此,在标准的膜结构的情况下,成为过研磨的状态,氮化硅膜的芯片内的膜厚的离散性增大了。
与此不同,在本实施例的方法中,氮化硅膜的芯片内的离散性大幅度地下降了。图7示出由检测1次的研磨终点的现有的CMP方法和检测2次的研磨终点的本实施例的方法得到的氮化硅膜的最大膜厚与最小膜厚。从图7可知,按照本实施例的方法,氮化硅膜的最大膜厚与最小膜厚的差大幅度地减少了,氮化硅膜的芯片内的膜厚的离散性减小了。
对于本领域的专业人员来说,可容易地实现本发明的附加的优点和变型。因而,本发明在其更宽的方面不限于在这里示出的和描述的特定的细节和代表性的实施例。因此,在不偏离由后附的技术方案及其等效内容所限定的本发明的普遍性的概念的精神和范围的情况下,可作各种各样的修正。

Claims (20)

1.一种半导体器件的制造方法,其特征在于,具备下述步骤:
使用包含研磨粒子和表面活性剂的第1研磨液在具有凹凸面的被研磨体的表面上进行第1化学机械研磨;
使用包含研磨粒子且具有比上述第1研磨液低的表面活性剂浓度的第2研磨液在被进行了上述第1化学机械研磨的上述被研磨体的表面上进行第2化学机械研磨;以及
在使上述被研磨体的凹凸面平坦化了时,从上述第1化学机械研磨转换为第2化学机械研磨。
2.如权利要求1中所述的半导体器件的制造方法,其特征在于:
上述第2研磨液包含研磨粒子和表面活性剂。
3.如权利要求1中所述的半导体器件的制造方法,其特征在于:
利用转换供给第1研磨液和具有比上述第1研磨液低的表面活性剂浓度的第2研磨液的方法,进行从上述第1化学机械研磨至第2化学机械研磨的转换。
4.如权利要求1中所述的半导体器件的制造方法,其特征在于:
利用对上述第1研磨液添加纯水而成为上述第2研磨液的方法,进行从上述第1化学机械研磨至第2化学机械研磨的转换。
5.如权利要求1中所述的半导体器件的制造方法,其特征在于:
利用停止上述第1研磨液的供给并供给纯水作为上述第2研磨液的方法,进行从上述第1化学机械研磨至第2化学机械研磨的转换。
6.如权利要求1中所述的半导体器件的制造方法,其特征在于:
通过在研磨布上存在研磨液的状态下添加水而使研磨液的表面活性剂浓度减少来进行从上述第1化学机械研磨至第2化学机械研磨的转换。
7.如权利要求1中所述的半导体器件的制造方法,其特征在于:
上述表面活性剂是阴离子表面活性剂。
8.如权利要求1中所述的半导体器件的制造方法,其特征在于:
上述阴离子表面活性剂是聚丙烯酸铵。
9.如权利要求1中所述的半导体器件的制造方法,其特征在于:
上述第1研磨液中的表面活性剂浓度为0.94~3.5重量%,上述第2研磨液中的表面活性剂浓度为0.92重量%或0.92重量%以下。
10.如权利要求9中所述的半导体器件的制造方法,其特征在于:
上述第2研磨液中的表面活性剂浓度为0.08~0.62重量%。
11.如权利要求1中所述的半导体器件的制造方法,其特征在于:
上述第2研磨液具有比上述第1研磨液低的研磨剂浓度。
12.如权利要求11中所述的半导体器件的制造方法,其特征在于:
上述第1研磨液中的研磨粒子的浓度为0.3~1.0重量%,上述第2研磨液中的研磨粒子的浓度为0.5重量%或0.5重量%以下。
13.如权利要求12中所述的半导体器件的制造方法,其特征在于:
上述第2研磨液中的研磨粒子浓度为0.05~0.25重量%。
14.如权利要求1中所述的半导体器件的制造方法,其特征在于:
上述第1和第2研磨液包含氧化铈粒子作为研磨粒子。
15.如权利要求1中所述的半导体器件的制造方法,其特征在于:
上述被研磨体在具有凹部,在凹部以外的表面上具有氮化硅膜的硅衬底上以填埋上述凹部内的方式形成有氧化硅膜,利用上述第1化学机械研磨使上述氧化硅膜的表面平坦化,利用上述第2化学机械研磨使上述氮化硅膜的整个面露出。
16.如权利要求1中所述的半导体器件的制造方法,其特征在于:
以比上述第1化学机械研磨低的负载来实施上述第2化学机械研磨。
17.如权利要求1中所述的半导体器件的制造方法,其特征在于:
利用旋转的按压头将被研磨体压在旋转的研磨台上,一边对上述研磨台上供给研磨液,一边对上述被研磨体的表面进行上述第1和第2化学机械研磨,监视化学机械研磨中的上述研磨台的旋转电机电流值或上述按压头的旋转电机电流值,从上述电流值的随时间的变化曲线检测出第1分界点和第2分界点,由此分别决定上述第1和第2化学机械研磨的研磨时间。
18.如权利要求17中所述的半导体器件的制造方法,其特征在于:
上述第1分界点是上升结束点,上述第2分界点是下降结束点。
19.如权利要求18中所述的半导体器件的制造方法,其特征在于:
上述被研磨体在具有凹部,在凹部以外的表面上具有氮化硅膜的硅衬底上以填埋上述凹部内的方式形成有氧化硅膜,利用上述第1化学机械研磨使上述氧化硅膜的表面平坦化,利用上述第2化学机械研磨使上述氮化硅膜的整个面露出,利用上述第1分界点的检测来检测出上述氧化硅膜的平坦化的结束,利用上述第2分界点的检测来检测出上述氮化硅膜的整个面的露出。
20.如权利要求19中所述的半导体器件的制造方法,其特征在于:
上述第2研磨液中的表面活性剂浓度为0.62重量%或0.62重量%以下。
CNB200310103596XA 2002-11-12 2003-11-11 半导体器件的制造方法 Expired - Fee Related CN1322555C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP328414/2002 2002-11-12
JP2002328414A JP3860528B2 (ja) 2002-11-12 2002-11-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1501451A true CN1501451A (zh) 2004-06-02
CN1322555C CN1322555C (zh) 2007-06-20

Family

ID=32750649

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200310103596XA Expired - Fee Related CN1322555C (zh) 2002-11-12 2003-11-11 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US7101801B2 (zh)
JP (1) JP3860528B2 (zh)
KR (1) KR100591647B1 (zh)
CN (1) CN1322555C (zh)
TW (1) TWI238443B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101346805B (zh) * 2005-12-26 2011-04-20 日立化成工业株式会社 不含磨料的研磨液及cmp研磨方法
CN102528646A (zh) * 2010-12-31 2012-07-04 中芯国际集成电路制造(上海)有限公司 一种半导体研磨方法
CN102709227A (zh) * 2012-06-21 2012-10-03 上海华力微电子有限公司 浅沟槽隔离平坦化方法以及半导体制造方法
CN105529252A (zh) * 2014-09-29 2016-04-27 盛美半导体设备(上海)有限公司 防止多晶硅栅极被研磨的方法
CN105632999A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 一种用于平坦化浅沟槽隔离结构的方法
CN107393819A (zh) * 2017-08-31 2017-11-24 长江存储科技有限责任公司 一种研磨方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4493286B2 (ja) * 2003-06-02 2010-06-30 スピードファム株式会社 ワークの研磨方法及び装置
JP2005203394A (ja) * 2004-01-13 2005-07-28 Nec Electronics Corp 半導体装置の製造方法
CN100559553C (zh) * 2004-03-17 2009-11-11 中芯国际集成电路制造(上海)有限公司 集成电路器件的化学机械抛光的终点检测方法
US20060019417A1 (en) * 2004-07-26 2006-01-26 Atsushi Shigeta Substrate processing method and substrate processing apparatus
US20060097219A1 (en) * 2004-11-08 2006-05-11 Applied Materials, Inc. High selectivity slurry compositions for chemical mechanical polishing
JP4799122B2 (ja) * 2005-10-20 2011-10-26 株式会社東芝 Cu膜の研磨方法および半導体装置の製造方法
WO2008072300A1 (ja) * 2006-12-11 2008-06-19 Renesas Technology Corp. 半導体装置の製造方法、およびウェハの研磨方法
JP4489108B2 (ja) * 2007-09-13 2010-06-23 株式会社東芝 半導体装置の製造方法
US8449636B2 (en) 2010-08-09 2013-05-28 Ferro Corporation Easy rinsing polishing composition for polymer-based surfaces
EP3666837A1 (en) * 2012-11-02 2020-06-17 Lawrence Livermore National Security, LLC Suspension for preventing agglomeration of charged colloids
JP2016207973A (ja) * 2015-04-28 2016-12-08 株式会社東芝 半導体装置の製造方法
JP6775354B2 (ja) * 2015-10-16 2020-10-28 株式会社荏原製作所 研磨装置、及び、研磨方法
JP6859056B2 (ja) * 2016-09-27 2021-04-14 富士紡ホールディングス株式会社 研磨パッド及びその製造方法
CN109986456B (zh) * 2017-12-29 2020-11-03 长鑫存储技术有限公司 化学机械研磨方法、系统及金属插塞的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139060A (ja) 1994-11-04 1996-05-31 Ricoh Co Ltd 半導体装置の製造方法及び化学的機械研磨装置
JPH1187286A (ja) * 1997-09-05 1999-03-30 Lsi Logic Corp 半導体ウエハの二段階式化学的機械的研磨方法及び装置
US5985748A (en) * 1997-12-01 1999-11-16 Motorola, Inc. Method of making a semiconductor device using chemical-mechanical polishing having a combination-step process
KR19990085105A (ko) * 1998-05-13 1999-12-06 윤종용 금속막 씨엠피용 슬러리 및 이를 이용한 씨엠피방법
US6191037B1 (en) 1998-09-03 2001-02-20 Micron Technology, Inc. Methods, apparatuses and substrate assembly structures for fabricating microelectronic components using mechanical and chemical-mechanical planarization processes
US6238450B1 (en) * 1999-06-16 2001-05-29 Saint-Gobain Industrial Ceramics, Inc. Ceria powder
JP2001015460A (ja) 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法
JP2001057352A (ja) 1999-08-18 2001-02-27 Hitachi Chem Co Ltd 基板の研磨方法
JP2001077060A (ja) 1999-09-08 2001-03-23 Toshiba Corp 半導体装置の製造方法
JP4123685B2 (ja) * 2000-05-18 2008-07-23 Jsr株式会社 化学機械研磨用水系分散体
JP2002118084A (ja) 2000-10-11 2002-04-19 Ebara Corp 基板研磨方法
US6443811B1 (en) * 2000-06-20 2002-09-03 Infineon Technologies Ag Ceria slurry solution for improved defect control of silicon dioxide chemical-mechanical polishing
JP3987305B2 (ja) 2000-07-05 2007-10-10 株式会社荏原製作所 基板研磨方法及び基板研磨装置
JP3768401B2 (ja) * 2000-11-24 2006-04-19 Necエレクトロニクス株式会社 化学的機械的研磨用スラリー
CN1192073C (zh) * 2001-02-21 2005-03-09 长兴化学工业股份有限公司 化学机械研磨组合物

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101346805B (zh) * 2005-12-26 2011-04-20 日立化成工业株式会社 不含磨料的研磨液及cmp研磨方法
CN102528646A (zh) * 2010-12-31 2012-07-04 中芯国际集成电路制造(上海)有限公司 一种半导体研磨方法
CN102709227A (zh) * 2012-06-21 2012-10-03 上海华力微电子有限公司 浅沟槽隔离平坦化方法以及半导体制造方法
CN105529252A (zh) * 2014-09-29 2016-04-27 盛美半导体设备(上海)有限公司 防止多晶硅栅极被研磨的方法
CN105632999A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 一种用于平坦化浅沟槽隔离结构的方法
CN107393819A (zh) * 2017-08-31 2017-11-24 长江存储科技有限责任公司 一种研磨方法

Also Published As

Publication number Publication date
JP2004165356A (ja) 2004-06-10
US7101801B2 (en) 2006-09-05
CN1322555C (zh) 2007-06-20
KR100591647B1 (ko) 2006-06-20
TWI238443B (en) 2005-08-21
KR20040044121A (ko) 2004-05-27
JP3860528B2 (ja) 2006-12-20
US20040152316A1 (en) 2004-08-05
TW200416790A (en) 2004-09-01

Similar Documents

Publication Publication Date Title
CN1501451A (zh) 半导体器件的制造方法
CN1288722C (zh) 化学机械抛光浆料和使用该浆料的化学机械抛光方法
CN1750239A (zh) 基于氧化铈的抛光工艺和氧化铈基浆料
CN1276475C (zh) 半导体器件的生产方法
CN1292460C (zh) 用于化学机械抛光的浆料、抛光方法及半导体器件的制造方法
CN1917151A (zh) 硅晶片的制造方法
CN1197542A (zh) 抛光方法和设备
CN1475540A (zh) 化学/机械抛光浆和使用它的化学机械抛光方法
CN1782013A (zh) 半导体基板用研磨液组合物
CN100346451C (zh) 有机膜的化学机械抛光及制造半导体器件的方法
CN1672246A (zh) 半导体用研磨剂、该研磨剂的制造方法和研磨方法
JP6298588B2 (ja) 洗浄液及び基板の研磨方法
CN1748292A (zh) 化学机械研磨用浆料组合物、利用它的半导体元件的表面平坦化方法以及浆料组合物的选择比控制方法
CN1152416C (zh) 半导体或绝缘材料层的机械-化学新抛光方法
CN102051128A (zh) 一种化学机械抛光液
CN1083618C (zh) 用于硅衍生物或硅的绝缘材料层的化学机械抛光方法和研磨制品
US20050108947A1 (en) Compositions and methods for chemical mechanical polishing silica and silicon nitride
US20040127045A1 (en) Chemical mechanical planarization of wafers or films using fixed polishing pads and a nanoparticle composition
CN111944429B (zh) 化学机械抛光组合物以及方法
CN1125861C (zh) 半导体加工用化学机械研磨组合物
JP2008098652A (ja) 化学機械研磨用スラリおよび半導体装置の製造方法
CN1761047A (zh) 使用化学机械研磨法制造半导体元件的内连线结构的方法
CN1930664A (zh) 研磨剂以及研磨方法
CN1842897A (zh) 抛光用组合物及使用该组合物的抛光方法
CN1784771A (zh) 能够补偿纳米形貌效应的化学机械抛光用浆液组合物、以及利用其的半导体元件的表面平坦化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070620

Termination date: 20161111

CF01 Termination of patent right due to non-payment of annual fee