CN100559553C - 集成电路器件的化学机械抛光的终点检测方法 - Google Patents

集成电路器件的化学机械抛光的终点检测方法 Download PDF

Info

Publication number
CN100559553C
CN100559553C CN200410017138.9A CN200410017138A CN100559553C CN 100559553 C CN100559553 C CN 100559553C CN 200410017138 A CN200410017138 A CN 200410017138A CN 100559553 C CN100559553 C CN 100559553C
Authority
CN
China
Prior art keywords
layer
polishing pad
rotating polishing
surfactant
injustice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200410017138.9A
Other languages
English (en)
Other versions
CN1670923A (zh
Inventor
蔡孟峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200410017138.9A priority Critical patent/CN100559553C/zh
Priority to US10/831,713 priority patent/US20050205520A1/en
Publication of CN1670923A publication Critical patent/CN1670923A/zh
Application granted granted Critical
Publication of CN100559553C publication Critical patent/CN100559553C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/013—Devices or means for detecting lapping completion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/10—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation involving electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本发明公开了一种制造集成电路器件的方法。该方法使包括研浆和分散剂液体在内的旋转抛光垫紧靠包括第一材料的不平的层。所述第一材料覆盖在第二材料上。所述第二材料具有一个或多个平坦的区域。当去除所述不平的层的部分时，所述方法对旋转抛光垫的驱动电流进行监视，直到所述不平的层的形状变得平坦时，摩擦力使所述电流增加为止。当旋转抛光垫继续去除所述第一材料的部分时，所述方法减少分散剂液体的量。此外，所述方法对所述增加后的驱动电流的减小进行监视，当所述电流的减小速率大于1安培每秒时，就表示到达了终点，在该终点，已暴露出所述第二材料的一个或多个部分。

Description

集成电路器件的化学机械抛光的终点检测方法
技术领域
本发明涉及集成电路和半导体器件的制造工艺。更具体地说，本发明涉及半导体器件制造中用化学机械抛光(CMP)对层进行平整或抛光的方法。
背景技术
本发明提供了一种在半导体器件的制造中，使用化学机械抛光(简称CMP)对层进行平整或抛光的方法。但是应该认识到，本发明具有更加广泛的适用性。例如，本发明可以应用于各种器件，如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、专用集成电路(ASIC)、微处理器和微控制器、闪存等等。
集成电路，或称“IC”，已从制造在单个硅片上的少量互连器件演变到数百万个器件。传统的集成电路所提供的性能和复杂度常常超出人们最初的想象。为了提高复杂度和电路密度(即，在给定的芯片区域上所能聚集的器件数目)，器件最小线宽(feature)的尺寸，或称器件的“几何尺寸”(geometry)，随着电路的每次更新换代而变得更小。如今，人们正在以小于四分之一微米的线宽来制造半导体器件。
不断增加的电路密度不仅提高了集成电路的复杂度和性能，也为消费者提供了成本更低的部件。一台集成电路制造设备可能要花费几亿甚至几十亿美元。每台制造设备的晶圆产量(throughput)是一定的，而每个晶圆上又有一定数量的集成电路。因此，把单个集成电路器件做得更小，在每个晶圆上就可以制造更多的器件，从而增加制造设备的产量。把器件做小是非常有挑战性的，因为集成电路制造中用到的每种工艺都有其限制。也就是说，一种给定的工艺一般只能在线宽尺寸不小于一定的值时起作用，如果要做到小于这个值，则要么改变工艺，要么改变器件布局。例如，有效而精确地对层进行平整的能力就是所述限制的一种。
仅举例来说，为了形成包含有一个层的结构，常使用CMP工艺对该层进行平整。在美国专利No.6,069,081(‘081专利)中描述了CMP工艺的一个例子。‘081专利的受让人是IBM公司、西门子Components公司和东芝公司，其一般地涉及使用两步工艺的CMP技术。这种两步工艺使用第一研浆直到暴露一个抛光停止层，然后使用第二研浆直到暴露另一抛光停止层。‘081专利依靠的是使用多种研浆的较复杂工艺，这样的工艺通常难以使用和控制。在美国专利No.6,057,602(‘602专利)中描述了CMP工艺的另一个例子，该专利的受让人是美国爱达荷州Boise的MicronTechnology公司。‘602专利所说明的工艺除其它特征之外，还使用低摩擦层作为抛光停止层。虽然上述这些工艺在一定程度上有用，但仍然需要改进化学机械抛光工艺。
如上所述，可见需要一种使用化学机械抛光工艺来处理半导体器件的改进技术。
发明内容
根据本发明，提供了包括制造半导体器件的方法在内的技术。更具体地说，本发明提供了一种在半导体器件的制造中，使用化学机械抛光(简称CMP)对层进行平整或抛光的方法。但是应该认识到，本发明具有更加广泛的适用性。例如，本发明可以应用于各种器件，如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、专用集成电路(ASIC)、微处理器和微控制器、闪存等等。
在一个具体实施例中，本发明提供了一种加工集成电路器件的方法。该方法在预定的一段时间(例如与该工艺的一部分相关联的时间)内使旋转抛光垫紧靠一个衬底表面，同时向该表面引入一种选择性抛光混合物和一种预定种类的表面活性剂。在一个具体实施例中，所述预定时间与第一电流强度和第二电流强度之间的一段时间相关联。所述衬底包括与平坦区域相邻接的沟槽区域，在沟槽区域和平坦区域上形成有含氮化物层，以提供沟槽区域中的衬层和覆盖在平坦区域上的保护性氮化物层，并且在含氮化物层上覆盖有含氧化物覆层，以定义出所述衬底表面。所述含氧化物层填满沟槽区域并覆盖所述含氮化物层。所述方法还使旋转抛光垫保持紧靠所述衬底表面，使用选择性抛光混合物和预定种类的表面活性剂，以从所述衬底表面将所述含氧化物层去除一个厚度。所述方法还继续使旋转抛光垫保持紧靠所述衬底表面，直到所述表面的形状已被平坦化为止，此时，旋转抛光垫和所述表面之间的摩擦力开始增加，表示所述平面的形状被平坦化。在这种表示形状平坦化的时刻附近，所述方法减少预定种类的表面活性剂的量，以增加抛光垫和所述表面间的摩擦力。所述方法监视旋转抛光垫的驱动电流的增加，该电流的增加是基于由预定种类的表面活性剂的量减少而造成的旋转抛光垫和所述表面之间摩擦力的增加而产生的。然后，所述方法监视增加后的驱动电流的减小，该电流减小表示抛光工艺接近终点。
在另一具体实施例中，本发明提供了一种制造集成电路器件的方法。该方法使包括研浆和分散剂液体(例如表面活性剂)在内的旋转抛光垫紧靠包括第一材料的不平的层，所述第一材料覆盖在第二材料上，所述第二材料具有一个或多个平坦的区域。所述方法在去除所述不平的层的部分时，对旋转抛光垫的驱动电流进行监视，直到所述不平的层的形状变得平坦时，摩擦力使所述电流增加为止。所述方法在旋转抛光垫继续去除所述第一材料的部分时，减少分散剂液体的量。此外，所述方法对所述增加后的驱动电流的减小进行监视，当所述电流的减小速率大于1安培每秒时，就表示到达了终点，在该终点，所述第二材料的一个或多个部分已被暴露。
在又一实施例中，本方法提供了一种将一个系统用于化学机械抛光的方法。所述系统包括各种计算机代码，用于实现此处所描述的方法的功能以及其它功能。所述系统具有：一段代码，用于命令使包括研浆和分散剂液体在内的旋转抛光垫紧靠包括第一材料的不平的层，其中，所述第一材料覆盖在第二材料上，所述第二材料具有一个或多个平坦的区域；一段代码，用于命令当去除所述不平的层的部分时，对旋转抛光垫的驱动电流进行监视，直到所述不平的层的形状变得平坦时，摩擦力使所述电流增加为止；一段代码，用于命令当所述旋转抛光垫继续去除所述第一材料的部分时，减少所述分散剂液体的量；以及一段代码，用于命令对所述增加后的驱动电流的减小进行监视，当所述电流的减小速率大于1安培每秒时，就表示到达了终点，在该终点，所述第二材料的一个或多个部分已被暴露。
通过本发明，获得了许多超越传统技术的益处。例如，本技术提供了一种依靠传统技术的易于使用的工艺。在一些实施例中，本发明的方法提供了更高的以每个晶圆上的晶片(die)数为单位的成品率(yield)。此外，本发明的方法还提供了一种与传统加工技术相兼容的工艺，而并未对传统的设备和工艺进行大量修改。优选地，本发明可以适用于诸如存储器、ASIC、微处理器及其它器件等的各种应用。根据具体实施例，可以获得这些益处中的一种或多种。在本说明书中将对这些及其它益处进行描述，而以下是更具体的描述。
附图说明
参照以下的详细描述和附图，可以更充分地理解本发明的各种另外的目的、特征和优点。
图1是本发明实施例的简化流程图；
图2是本发明实施例方法的简化曲线图；
图3、图4和图5示出了本发明实施例的制造工艺的简化方法。
具体实施方式
本发明提供了包括半导体器件制造方法在内的技术。更具体地说，本发明提供了一种在半导体器件的制造中，使用化学机械抛光(简称CMP)对层进行平整或抛光的方法。但是应该认识到，本发明具有更加广泛的适用性。例如，本发明可以应用于各种器件，如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、专用集成电路(ASIC)、微处理器和微控制器、闪存等等。
本发明实施例的方法可以简要概述如下：
(1)提供半导体衬底(例如硅晶圆)；
(2)形成覆盖在所述衬底表面上的绝缘层(例如氮化硅层)；
(3)形成一个或多个沟槽区域，所述沟槽区域穿过所述衬底表面和覆盖在衬底表面上的所述绝缘层；
(4)将填充层沉积到所述一个或多个沟槽区域中，沉积到高于所述衬底表面的一个高度，以定义出不平坦表面；
(5)在所述填充层的不平坦表面上应用包括研浆和分散剂(例如表面活性剂)在内的旋转抛光垫；
(6)使所述旋转抛光垫保持紧靠所述衬底表面，使用选择性抛光混合物和预定种类的表面活性剂，从所述衬底表面将含氧化物层去除一个厚度；
(7)继续使所述旋转抛光垫保持紧靠所述衬底表面，直到所述含氧化物层的形状被平坦化为止，此时所述旋转抛光垫和所述表面间的摩擦力开始增加，表示所述表面的形状已被平坦化；
(9)识别出由于所述摩擦力增加而引起的电流增加，所述电流是耦合至所述抛光垫的电机的驱动电流；
(10)在所述电流由于所述表面形状被平坦化而增加的时刻附近，减少所述预定种类的表面活性剂的量；
(11)在接近暴露出所述氮化物层时，监视所述电流从所述增加后的电流减小这一情况，这表示接近了抛光工艺的终点；以及
(12)执行其它所需的工艺。
上述顺序的步骤提供了一种用化学机械平坦化工艺对半导体器件上的一个或多个层进行处理的方法。这些步骤用一种终点检测方法和系统来精确地确定抛光工艺的终点。这种方法和系统依靠于抛光工艺中表面活性剂的调整以及随之对旋转抛光垫和被抛光表面间摩擦力的监测。本领域的一般技术人员应能想到许多其它变化、修改和替换。在本说明书中包含了所述方法和系统的更多细节，下面是更具体的描述。
图1是本发明实施例的简化流程图100。此图仅作为例子，而不应过分限制本发明权利要求的范围。本领域的一般技术人员应能想到许多其它变化、修改和替换。如图所示，本方法开始于起始步骤100。本方法包括抛光工艺(步骤103)。该抛光工艺在不平坦的填充层上应用包括研浆和分散剂(例如表面活性剂)在内的旋转抛光垫，所述填充层覆盖在沟槽区域上，所述沟槽区域之上覆盖有含氮化物层。该含氮化物层位于所述填充层之下。本方法使所述旋转抛光垫保持紧靠所述衬底表面，使用选择性抛光混合物和预定种类的表面活性剂，从所述衬底表面将所述填充层去除一个厚度。本方法继续使所述旋转抛光垫保持紧靠所述衬底表面，直到该表面的形状被平坦化为止。
在所述抛光工艺中，本方法监视(步骤105)所述抛光垫的电机驱动电流。对该电流进行监视，并将其相对于一个或多个预定参数进行检查。仅举例来说，当旋转抛光垫和表面之间的摩擦力开始增加时，就表示该表面的形状被平坦化。优选地，本方法在表面已被平坦化的时刻附近，减少(步骤107)预定种类的表面活性剂的量。本方法使用减少后的表面活性剂继续抛光，同时监视所述电流。也就是说，本方法继续均匀地去除所述填充层。或者，根据具体实施例，也可以对表示抛光垫和所述层之间摩擦力的其它参数进行监视。
本方法继续进行，直到增加后的旋转抛光垫驱动电流从这个增加后的值改变为一个减小了的电流为止，从而表示已接近了抛光工艺的终点，所述驱动电流的增加是由于所述预定种类的表面活性剂的量减少，使所述抛光垫和所述表面间摩擦力增加而引起的。优选地，所述电流的减小表示去除了所述填充材料，这表示所述工艺的终点(步骤109)。本方法停止于步骤111。
优选地，本发明提供了一种将一个系统用于化学机械抛光的方法，该方法执行在此所描述的某些步骤，以上已对这些步骤进行了十分具体的描述。所述系统包括各种计算机代码，用于执行在此所描述的方法以及其它方法的功能。所述系统具有一段代码，用于命令将包括研浆和分散剂液体在内的旋转抛光垫应用于包括第一材料的不平的层，其中所述第一材料覆盖在第二材料上，所述第二材料具有一个或多个平坦的区域。所述系统还具有一段代码，用于命令当去除所述不平的层的部分时，对旋转抛光垫的驱动电流进行监视，直到所述不平的层的形状变得平坦时，摩擦力使所述电流增加为止。所述系统还具有一段代码，用于命令当所述旋转抛光垫继续去除所述第一材料的部分时，减少所述分散剂液体的量。所述系统还具有一段代码，用于命令对所述增加后的驱动电流的减小进行监视，当所述电流的减小速率大于1安培每秒时，就表示到达了终点，在该终点，所述第二材料的一个或多个部分已被暴露。根据具体实施例，此处的功能可以用运行在通用控制器上的计算机软件(或代码)来执行，所述控制器耦合到化学机械抛光器械，例如由应用材料公司(Applied Materials，Inc.)等生产的化学机械抛光器械。
根据本发明，所述控制器包括各种元件，例如基于微处理器的单元、硬盘存储器存储单元、输入/输出元件、硬接线(hard wiring)以及其它元件。所述控制器还包括显示器，例如平板显示器(flat panel display)、阴极射线管(“CRT”)等。所述显示器具有包括菜单在内的图形用户界面。所述的一个或多个菜单可以与存储在硬盘驱动器或其它存储器设备上的各种工艺方法(process recipe)相对应。所述工艺方法的形式可以是使用软件形式的计算机代码的一个或多个计算机程序。如前所述，所述计算机代码执行此处所描述的功能以及其它功能。
在一个优选实施例中，计算系统包括运行了美国华盛顿州Redmond的微软公司的视窗(WindowsTM)的奔腾(PentiumTM)级微处理器。也可以使用其它多种操作系统，例如在基于G3的微处理器上运行的苹果公司的MacOSTM，或者在SPARC工作站上运行的阳光微系统(SunMicrosystems)公司的SolarisTM或UNIX，等等。所使用的控制器具有计算机代码，所述计算机代码对操作进行监督，并执行此处所描述的操作以及其它操作。根据具体实施例，可以有多种变化、替换和修改。在本说明书中简要描述了本发明的一个优选实施例，下面是更具体的描述。
图2是本发明实施例方法的简化曲线图200。此图仅作为例子，而不应过分限制本发明权利要求的范围。本领域的一般技术人员应能想到许多其它变化、修改和替换。如图所示，该曲线图的纵轴201表示旋转抛光垫和被抛光表面之间的摩擦力。该曲线图示出了沿该轴增加的摩擦力，其单位是任意的。横轴203表示抛光时间，其单位也是任意的。在该曲线图中有若干个区域，例如包括区域1、2、3和4。此曲线图是参照图3到图5中部分完成的半导体器件300的截面图而示出的。这些图仅作为例子，而不应过分限制本发明权利要求的范围。本领域的一般技术人员应能想到许多其它变化、修改和替换。
如图所示，本方法在不平坦的填充层309上应用包括研浆和分散剂(例如表面活性剂)在内的旋转抛光垫，所述填充层覆盖在沟槽区域307上，该沟槽区域具有含氮化物覆层305(关于摩擦力与抛光时间的对应关系，参见曲线图中的区域1和2)。所述填充层通常是介电材料303，例如二氧化硅。所述沟槽区域形成于衬底301上，该衬底一般是硅或其它起始材料，例如绝缘体上硅(silicon on insulator)、外延硅层等。本方法使所述旋转抛光垫保持紧靠所述衬底表面，使用选择性抛光混合物和预定种类的表面活性剂，从所述衬底表面将所述填充层去除一个厚度。本方法继续使所述旋转抛光垫保持紧靠所述衬底表面，直到该表面的形状401被平坦化为止，如图4的简图所示。还可见图2的曲线图中示出的区域“2”。这个区域2示出了由于被平坦化的填充层401的表面面积增加，所述摩擦力也增加了。
在一个具体实施例中，本方法通过抛光垫的电机驱动电流来对旋转抛光垫和被抛光层之间的摩擦力进行监视。对所述电流进行监视，并将其相对于一个或多个预定参数进行检查。仅举例来说，当旋转抛光垫和被抛光表面之间的摩擦力开始增加时，就表示该表面的形状被平坦化。优选地，本方法在所述填充层已被平坦化的时刻附近，减少所述预定种类的表面活性剂的量。本方法继续均匀地(例如没有任何不平坦的表面区域了)对所述填充层进行抛光，同时监视所述电流。或者，根据具体实施例，也可以对表示抛光垫和被抛光层之间摩擦力的其它参数进行监视。
本方法继续进行，直到增加后的所述旋转抛光垫的驱动电流变为一个减小了的电流(见区域4)为止，这表示已接近了抛光工艺的终点，所述驱动电流的增加是由于所述预定种类的表面活性剂的量减少，使所述抛光垫和所述表面间摩擦力增加而引起的。这里，暴露出了氮化物层的多个部分，并且所述氮化物层的表面与所述填充层的表面齐平。优选地，所述驱动电流的减小表示被平坦化了的填充材料的表面与氮化物层的表面平行，这表示所述工艺的终点(步骤109)，如图5所示。如图所示，填充层与氮化物层平行，提供平坦化了的表面区域。根据具体实施例，可以有许多其它变化、替换和修改。
实验结果：
为了验证本发明的原理和操作，发明人使用传统的半导体器械进行了实验。在我们的实验中，发明人用与以上附图中类似的结构来制造硅晶圆。这种结构包括沟槽隔离区域，其衬有氮化硅衬层，并具有氧化物覆层。所述氧化物是使用美国加利福尼亚州Santa Clara的应用材料公司所生产的单室(single chamber)器械而CVD(化学气相沉积)沉积的。所述氮化硅衬层是使用日本东京电子有限公司(Tokyo Electron Limited，TEL)所生产的炉而热沉积的。
对于抛光工艺，发明人使用了日本荏原(Ebara)公司生产的FREX-200化学机械抛光器械。将这种器械应用于硅晶圆上的沟槽隔离区上的某些层。所用的选择性抛光混合物是基于CeO2的化学制剂。这种化学制剂的一个例子是日立化学公司生产的不凹陷研浆(dish less slurry，“DLS”)。与研浆一起使用的分散剂是日本花王(Kao)公司生产的TK75。在所述工艺中将所述的研浆和分散剂混合在一起。将所用的整体工艺流程提供如下：
(1)在填充层的不平坦表面上应用包括重量浓度为0.5％的研浆和体积浓度为4.7％的分散剂在内的旋转抛光垫；
(2)使所述旋转抛光垫保持紧靠衬底表面，使用选择性抛光混合物和预定种类的表面活性剂，所述旋转抛光垫的转速是100转/分，对所述衬底表面的压力是392hPa，从所述衬底表面将含氧化物层去除一个厚度(即0.7微米)；
(3)继续使所述旋转抛光垫保持紧靠所述衬底表面，直到所述含氧化物层的形状被平坦化为止，此时所述旋转抛光垫和所述表面间的摩擦力开始增加大约7A，表示所述表面的形状已被平坦化；
摩擦力开始增加大约7A，表示所述表面的形状已被平坦化；
(4)识别出由于所述摩擦力增加而引起的耦合至所述抛光垫的电机的驱动电流的增加，增加了大约15A；
(5)在所述电流由于表面形状被平坦化而增加的时刻附近，将所述预定种类的表面活性剂的量减少到大约1.6％的体积浓度；以及
(6)在接近暴露出氮化物层时，监视电流从所述增加后的电流减小大约3A这一情况，这表示接近了抛光工艺的终点。
应该清楚，上述步骤的顺序仅作为例子，而不应过分限制本发明权利要求的范围。本领域的一般技术人员应能想到许多其它变化、修改和替换。基于此实验，发明人提供了图2的简图，此图仅为说明性目的而提供，而不应以任何方式进行限制。
还应该理解，在此所描述的例子和实施例仅用于说明性目的，对于本领域技术人员来说，根据这些描述可以想到各种修改或变化，这些修改和变化也应被包括在本申请的精神和范围、以及所附权利要求的范围之内。

Claims (16)

1.一种加工集成电路器件的方法，该方法包括：
在预定时间的一部分期间，使旋转抛光垫紧靠一个衬底表面，同时向该表面引入一种选择性抛光混合物和一种预定种类的表面活性剂，所述衬底包括与一个平坦区域相邻接的一个沟槽区域，在所述沟槽区域和所述平坦区域上形成有一个含氮化物层，以提供所述沟槽区域中的衬层和覆盖在所述平坦区域上的保护性氮化物层，并且在所述含氮化物层上覆盖有含氧化物覆层，以定义出所述衬底表面，所述含氧化物层填满所述沟槽区域并覆盖所述含氮化物层；
使所述旋转抛光垫保持紧靠所述衬底表面，使用所述选择性抛光混合物和所述预定种类的表面活性剂，以从所述衬底表面将所述含氧化物层去除一个厚度；
继续使所述旋转抛光垫保持紧靠所述衬底表面，直到所述表面的形状已被平坦化为止，此时，所述旋转抛光垫和所述表面之间的摩擦力开始增加，表示所述表面的形状被平坦化；
在所述表面已被平坦化的时刻附近，减少所述预定种类的表面活性剂的量；
监视所述旋转抛光垫的驱动电流的增加，该电流的增加是基于由所述预定种类的表面活性剂的量减少而造成的所述旋转抛光垫和所述表面之间摩擦力的增加而产生的；
在已减少所述预定种类的表面活性剂的量之后，监视所述增加后的驱动电流的减小，这一减小表示抛光工艺的终点。
2.如权利要求1所述的方法，其中，所述电流在预定时间内从第一电流强度减小到第二电流强度。
3.如权利要求2所述的方法，其中，所述预定时间与所述第一电流强度和所述第二电流强度之间的时间间隔相关联。
4.如权利要求1所述的方法，还包括根据所述终点，将所述旋转抛光垫从所述衬底表面移去。
5.如权利要求1所述的方法，其中，所述含氧化物层是高密度等离子体氧化物或大气化学气相沉积氧化物。
6.如权利要求1所述的方法，其中，所述含氮化物层是氮化硅。
7.如权利要求1所述的方法，其中，所述沟槽区域由浅槽隔离结构形成。
8.如权利要求1所述的方法，其中，所述选择性抛光混合物采用CeO2。
9.如权利要求1所述的方法，其中，所述预定种类的表面活性剂是日本花王公司生产的TK75。
10.如权利要求1所述的方法，其中，所述抛光垫以每分钟大约100转的速度旋转。
11.一种制造集成电路器件的方法，该方法包括：
使包括研浆和分散剂液体在内的旋转抛光垫紧靠包括第一材料的不平的层，所述第一材料覆盖在第二材料上，所述第二材料具有一个或多个平坦的区域；
当去除所述不平的层的部分时，对所述旋转抛光垫的驱动电流进行监视，直到所述不平的层的形状变得平坦时，摩擦力使所述电流增加为止；
当所述旋转抛光垫继续去除所述第一材料的部分时，减少所述分散剂液体的量；以及
对所述增加后的驱动电流的减小进行监视，当所述驱动电流的减小速率大于1安培每秒时，就表示到达了终点，在该终点，所述第二材料的一个或多个部分已被暴露。
12.如权利要求11所述的方法，其中，所述减小速率大于5安培每秒。
13.如权利要求11所述的方法，其中，所述一个或多个平坦的区域邻接于沟槽区域，所述沟槽区域由所述第一材料填充。
14.如权利要求11所述的方法，其中，所述第一材料是二氧化硅。
15.如权利要求11所述的方法，其中，所述第二材料是氮化硅。
16.如权利要求11所述的方法，其中，所述不平的层是沉积层。
CN200410017138.9A 2004-03-17 2004-03-17 集成电路器件的化学机械抛光的终点检测方法 Expired - Fee Related CN100559553C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200410017138.9A CN100559553C (zh) 2004-03-17 2004-03-17 集成电路器件的化学机械抛光的终点检测方法
US10/831,713 US20050205520A1 (en) 2004-03-17 2004-04-23 Method for end point detection for chemical mechanical polishing of integrated circuit devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200410017138.9A CN100559553C (zh) 2004-03-17 2004-03-17 集成电路器件的化学机械抛光的终点检测方法

Publications (2)

Publication Number Publication Date
CN1670923A CN1670923A (zh) 2005-09-21
CN100559553C true CN100559553C (zh) 2009-11-11

Family

ID=34985097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410017138.9A Expired - Fee Related CN100559553C (zh) 2004-03-17 2004-03-17 集成电路器件的化学机械抛光的终点检测方法

Country Status (2)

Country Link
US (1) US20050205520A1 (zh)
CN (1) CN100559553C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060097219A1 (en) * 2004-11-08 2006-05-11 Applied Materials, Inc. High selectivity slurry compositions for chemical mechanical polishing
JP4799122B2 (ja) * 2005-10-20 2011-10-26 株式会社東芝 Ｃｕ膜の研磨方法および半導体装置の製造方法
DE102010028461B4 (de) * 2010-04-30 2014-07-10 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Einebnung eines Materialsystems in einem Halbleiterbauelement unter Anwendung eines nicht-selektiven in-situ zubereiteten Schleifmittels

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069081A (en) * 1995-04-28 2000-05-30 International Buiness Machines Corporation Two-step chemical mechanical polish surface planarization technique
US5798302A (en) * 1996-02-28 1998-08-25 Micron Technology, Inc. Low friction polish-stop stratum for endpointing chemical-mechanical planarization processing of semiconductor wafers
US6432728B1 (en) * 2000-10-16 2002-08-13 Promos Technologies, Inc. Method for integration optimization by chemical mechanical planarization end-pointing technique
US20030162399A1 (en) * 2002-02-22 2003-08-28 University Of Florida Method, composition and apparatus for tunable selectivity during chemical mechanical polishing of metallic structures
JP3860528B2 (ja) * 2002-11-12 2006-12-20 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
US20050205520A1 (en) 2005-09-22
CN1670923A (zh) 2005-09-21

Similar Documents

Publication Publication Date Title
US6191037B1 (en) Methods, apparatuses and substrate assembly structures for fabricating microelectronic components using mechanical and chemical-mechanical planarization processes
US5302233A (en) Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP)
US6548399B1 (en) Method of forming a semiconductor device using a carbon doped oxide layer to control the chemical mechanical polishing of a dielectric layer
US6284660B1 (en) Method for improving CMP processing
US6514838B2 (en) Method for non mass selected ion implant profile control
US6455399B2 (en) Smoothing method for cleaved films made using thermal treatment
US5817568A (en) Method of forming a trench isolation region
US6107157A (en) Method and apparatus for trench isolation process with pad gate and trench edge spacer elimination
EP0926715B1 (en) Chemical mechanical polishing for isolation dielectric planarization
US20010017401A1 (en) Method and apparatus for endpointing planarization of a microelectronic substrate
US6214699B1 (en) Method for forming an isolation structure in a substrate
US6593241B1 (en) Method of planarizing a semiconductor device using a high density plasma system
US5776817A (en) Method of forming a trench structure in a semiconductor device
CN100559553C (zh) 集成电路器件的化学机械抛光的终点检测方法
US6500717B2 (en) Method for making an integrated circuit device with dielectrically isolated tubs and related circuit
Jensen et al. Empirical-based modeling for control of CMP removal uniformity
US6204149B1 (en) Methods of forming polished material and methods of forming isolation regions
US6645825B1 (en) Planarization of shallow trench isolation (STI)
CN100479104C (zh) 无应力抛光的方法
US6716299B1 (en) Profiled retaining ring for chemical mechanical planarization
CN115332102A (zh) 半导体结构以及晶圆减薄的方法
Baek et al. STUDY OF CHEMICAL MECHANICAL POLISHING ON SHALLOW TRENCH ISOLATION (STI) TO OBTAIN LOW DEFECT
WO1998007189A1 (en) Semiconductor trench isolation structure having improved upper surface planarity
Wang Advanced plasma etching processes for dielectric materials in VLSI technology
Gessnera et al. CHALLENGES OF SMART SYSTEMS INTEGRATION

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111202

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111202

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091111

Termination date: 20190317

CF01 Termination of patent right due to non-payment of annual fee