CN105632999A - 一种用于平坦化浅沟槽隔离结构的方法 - Google Patents
一种用于平坦化浅沟槽隔离结构的方法 Download PDFInfo
- Publication number
- CN105632999A CN105632999A CN201410598312.7A CN201410598312A CN105632999A CN 105632999 A CN105632999 A CN 105632999A CN 201410598312 A CN201410598312 A CN 201410598312A CN 105632999 A CN105632999 A CN 105632999A
- Authority
- CN
- China
- Prior art keywords
- wafer
- hard mask
- dielectric layer
- mask layer
- grind
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供一种用于平坦化STI结构的方法，包括：提供晶圆，其中所述晶圆包括半导体衬底和在所述半导体衬底中形成的沟槽，所述半导体衬底上形成有硬掩膜层，并且所述硬掩膜层上和所述沟槽内形成有介电层；研磨所述介电层的一部分；对所述晶圆执行第一清洗步骤；以及研磨剩余的介电层和所述硬掩膜层的至少一部分。根据本方法，在研磨剩余的介电层和硬掩膜层的步骤之前，对晶圆进行清洗。可以减少晶圆本身带来的颗粒源，从而可以改善STI微划痕，进而改善半导体器件的良率，提高半导体器件的性能。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种用于平坦化浅沟槽隔离结构的方法。
背景技术
完整的电路是由分离的器件通过特定的电学通路连接起来的，在集成电路制造工艺中必须把器件隔离开，隔离不好会造成漏电、闩锁效应等。现有的隔离工艺通常包括局部硅氧化(LOCOS)工艺和浅沟槽隔离(STI)工艺。LOCOS工艺操作简单，在微米及亚微米工艺中得到了广泛应用，但LOCOS工艺具有一系列缺点，诸如鸟嘴问题以及场氧减薄效应等。STI工艺克服了LOCOS工艺的局限性，其具有优异的隔离性能、超强的闩锁保护能力、平坦的表面形状、对沟槽没有侵蚀且与化学机械抛光(CMP)技术兼容。因此，在0.25μm及以下的工艺，都采用STI工艺作为器件之间隔离的主要技术。STI工艺的主要步骤包括在衬底上刻蚀浅沟槽、进行二氧化硅沉积以及用CMP技术进行表面平坦化。
在STI平坦化过程中，STI微划痕是一种常见的缺陷，也是目前排名第一的良率致命缺陷。要改善良率，使缺陷密度(D0)达到世界先进水平，必须对STI微划痕进行改善。
STI微划痕的来源主要来自STICMP采用的研磨液的结晶、机台自身的颗粒源以及晶圆本身带来的颗粒源。现有的改善方法主要针对机台端进行，如缩短研磨垫(pad)/研磨垫整理器(conditiondisk)/管路的更换周期、定期冲洗研磨液等。这种方法随着部件寿命的增长，效果会变差并且不稳定，无法对划痕进行明显的改善。此外，这种方法对于晶圆本身带来的颗粒源，无法进行有效彻底的改善。在STICMP之前，对晶背进行缺陷扫描，可以发现大量的颗粒源。通过分析发现这些颗粒源是氧化物。由于现有方法没有针对晶圆本身的颗粒源进行改善，因此其会在后续的CMP过程中造成大量微划痕的形成。
发明内容
针对现有技术的不足，本发明提供了一种用于平坦化STI结构的方法，包括：提供晶圆，其中所述晶圆包括半导体衬底和在所述半导体衬底中形成的沟槽，所述半导体衬底上形成有硬掩膜层，并且所述硬掩膜层上和所述沟槽内形成有介电层；研磨所述介电层的一部分；对所述晶圆执行第一清洗步骤；以及研磨剩余的介电层和所述硬掩膜层的至少一部分。
可选地，所述第一清洗步骤包括：采用氨水结合超声波清洗所述晶圆；采用氢氟酸清洗所述晶圆；以及采用去离子水清洗所述晶圆并将其烘干。
可选地，在第一压盘上研磨所述介电层的一部分。
可选地，在第二压盘上研磨剩余的介电层和所述硬掩膜层的至少一部分。
可选地，所述方法进一步包括：在研磨剩余的介电层和所述硬掩膜层的至少一部分之后，研磨所述晶圆的表面以去除所述晶圆上的研磨残留物。
可选地，在第三压盘上研磨所述晶圆的表面。
可选地，所述方法进一步包括：在研磨所述晶圆的表面之后，对所述晶圆执行第二清洗步骤。
可选地，所述第二清洗步骤包括：采用氨水结合超声波清洗所述晶圆；采用氢氟酸清洗所述晶圆；以及采用去离子水清洗所述晶圆并将其烘干。
可选地，在所述半导体衬底和所述硬掩膜层之间形成有缓冲氧化层。
根据本发明另一方面，还提供了一种用于平坦化STI结构的方法，包括：提供晶圆，其中所述晶圆包括半导体衬底和在所述半导体衬底中形成的沟槽，所述半导体衬底上形成有硬掩膜层，并且所述硬掩膜层上和所述沟槽内形成有介电层；对所述晶圆执行第一清洗步骤；以及研磨所述介电层和所述硬掩膜层的至少一部分。
可选地，所述第一清洗步骤包括：采用氨水结合超声波清洗所述晶圆；采用氢氟酸清洗所述晶圆；以及采用去离子水清洗所述晶圆并将其烘干。
可选地，研磨所述介电层和所述硬掩膜层的至少一部分包括：在第一压盘上研磨所述介电层的一部分；在第二压盘上研磨剩余的介电层和所述硬掩膜层的所述至少一部分。
可选地，所述方法进一步包括：在研磨所述介电层和所述硬掩膜层的至少一部分之后，研磨所述晶圆的表面以去除所述晶圆上的研磨残留物。
可选地，在第三压盘上研磨所述晶圆的表面。
可选地，所述方法进一步包括：在研磨所述晶圆的表面之后，对所述晶圆执行第二清洗步骤。
可选地，所述第二清洗步骤包括：采用氨水结合超声波清洗所述晶圆；采用氢氟酸清洗所述晶圆；以及采用去离子水清洗所述晶圆并将其烘干。
可选地，在所述半导体衬底和所述硬掩膜层之间形成有缓冲氧化层。
根据本发明提供的用于平坦化STI结构的方法，在研磨剩余的介电层和硬掩膜层的步骤之前，对晶圆进行清洗。本发明的方法可以减少晶圆本身带来的颗粒源，从而可以改善STI微划痕，进而改善半导体器件的良率，提高半导体器件的性能。
为了使本发明的目的、特征和优点更明显易懂，特举较佳实施例，并结合附图，做详细说明如下。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中：
图1a-1d示出根据本发明一个实施例的实施用于平坦化STI结构的方法的关键步骤时的晶圆的一部分的剖面示意图；
图2示出根据本发明一个实施例的用于平坦化STI结构的方法的流程图；
图3a-3c示出根据本发明另一个实施例的实施用于平坦化STI结构的方法的关键步骤时的晶圆的一部分的剖面示意图；以及
图4示出根据本发明另一个实施例的用于平坦化STI结构的方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的用于平坦化STI结构的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
实施例一
下面，参照图1a-1d以及图2来描述本发明提出的用于平坦化STI结构的方法的详细步骤。
图1a-1d示出根据本发明一个实施例的实施用于平坦化STI结构的方法的关键步骤时的晶圆的一部分的剖面示意图。
参考图1，提供晶圆100。图1a-1d中示出晶圆100的一部分。所述晶圆100包括半导体衬底101和在所述半导体衬底101中形成的沟槽，所述半导体衬底101上形成有硬掩膜层103，并且所述硬掩膜层103上和所述沟槽内形成有介电层104。
所述半导体衬底101的构成材料可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。优选地，半导体衬底101可以为硅衬底。虽然在此描述了可以形成半导体衬底101的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。此外，半导体衬底101可以被划分有源区，和/或半导体衬底101中还可以形成有掺杂阱(未示出)等等。在半导体衬底101中形成有STI隔离结构以用于限定并隔离各集成电路器件。
在一个实施例中，在所述半导体衬底101和所述硬掩膜层103之间还可以形成有缓冲氧化层102。所述缓冲氧化层102可以利用热氧化生长法形成，缓冲氧化层102可以为厚度为20埃到110埃的氧化硅层。该层结构致密，因此可以在后续CMP/刻蚀工艺中作为保护层使用。
所述硬掩膜层103的材料可以是氮化物或者是其它具有叠层结构的复合层，优选为氮化硅。所述硬掩膜层103的厚度可以为800埃至2500埃。
所述介电层104的形成过程是采用介电材料填充沟槽的过程。所述介电材料可以采用高密度等离子体(HDP)氧化硅，其具有良好的沟槽填充性能，可以使沟槽内不出现空洞。
接下来，参考图1b，研磨所述介电层104的一部分。采用CMP技术研磨所述介电层104。在一个实施例中，在第一压盘(P1)上研磨所述介电层104的一部分(可称为P1阶段)。在P1阶段，可以去除大块的介电层104，也就是去除绝大部分的介电层104。由于P1阶段主要针对的是上部介电层的研磨，在这一阶段产生的微划痕停留在介电层104上，其之后可以随着剩余介电层和硬掩膜层的研磨而被去除，因此P1阶段最终不会在晶圆100的表面留下划痕。P1阶段可以采用高选择比的研磨液对所述介电层104进行研磨。所述高选择比的研磨液例如对氧化硅(即介电层)的研磨速率大于氮化硅(即硬掩膜层)的研磨速率。
接下来，参考图1c，对所述晶圆100执行第一清洗步骤。所述第一清洗步骤可以包括：采用氨水结合超声波清洗所述晶圆100；采用氢氟酸清洗所述晶圆100；以及采用去离子水清洗所述晶圆100并将其烘干。所采用的氢氟酸可以是稀氢氟酸，例如其浓度小于5％。氢氟酸清洗的时间可以比较短，例如10～20秒。以上仅示出第一清洗步骤的一个示例，可以理解，第一清洗步骤可以是本领域已知的任何合适的清洗方法或多种清洗方法的组合，本文不对此进行限制。在第一清洗步骤中，来自晶圆100本身的颗粒源可以被大量去除。因此，在随后的研磨步骤中，来自晶圆100本身的颗粒源所造成的划痕将大大减少。
接下来，参考图1d，研磨剩余的介电层104和所述硬掩膜层103的至少一部分。在一个实施例中，在第二压盘(P2)上研磨剩余的介电层104和所述硬掩膜层103的至少一部分(可称为P2阶段)。在该P2阶段中，可以采用高选择比的研磨液来研磨介电层104和硬掩膜层103。P2阶段所采用的研磨液和研磨速率可以与P1阶段相同或不同。
可选地，所述方法可以进一步包括：在研磨剩余的介电层104和所述硬掩膜层103的至少一部分之后，研磨所述晶圆100的表面以去除所述晶圆100上的研磨残留物。在一个实施例中，在第三压盘(P3)上研磨所述晶圆100的表面(可称为P3阶段)。在P3阶段，主要是对前面研磨步骤所产生的研磨残留物进行去除，基本不会研磨硬掩膜层103。因此，P3阶段无法消除前面P2阶段中所留下的划痕。最终来源于晶圆100本身的颗粒源的、在P2阶段所产生的划痕将留在晶圆100的表面上。由于之前执行了第一清洗步骤，因此与现有技术相比，P2阶段所产生的最终留在晶圆上的划痕大大减少。
在一个实施例中，所述方法进一步包括：在研磨所述晶圆100的表面之后，对所述晶圆100执行第二清洗步骤。所述第二清洗步骤可以包括：采用氨水结合超声波清洗所述晶圆100；采用氢氟酸清洗所述晶圆100；以及采用去离子水清洗所述晶圆100并将其烘干。所采用的氢氟酸可以是稀氢氟酸，例如其浓度小于5％。氢氟酸清洗的时间可以比较短，例如10～20秒。以上仅示出第二清洗步骤的一个示例，可以理解，第二清洗步骤可以是本领域已知的任何合适的清洗方法或多种清洗方法的组合，本文不对此进行限制。第二清洗步骤可以去除晶圆上残留的各种污染物。
图2示出根据本发明实施例的用于平坦化STI结构的方法200的流程图。方法200包括以下步骤：
步骤S201：提供晶圆，其中所述晶圆包括半导体衬底和在所述半导体衬底中形成的沟槽，所述半导体衬底上形成有硬掩膜层，并且所述硬掩膜层上和所述沟槽内形成有介电层。
步骤S202：研磨所述介电层的一部分。
步骤S203：对所述晶圆执行第一清洗步骤。
步骤S204：研磨剩余的介电层和所述硬掩膜层的至少一部分。
实施例二
下面，参照图3a-3c以及图4来描述本发明提出的用于平坦化STI结构的方法的详细步骤。
图3a-3c示出根据本发明另一个实施例的实施用于平坦化STI结构的方法的关键步骤时的晶圆的一部分的剖面示意图。
参考图3，提供晶圆300。图3a-3c中示出晶圆300的一部分。所述晶圆300包括半导体衬底301和在所述半导体衬底301中形成的沟槽，所述半导体衬底301上形成有硬掩膜层303，并且所述硬掩膜层303上和所述沟槽内形成有介电层304。
所述半导体衬底301的构成材料可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。优选地，半导体衬底301可以为硅衬底。虽然在此描述了可以形成半导体衬底301的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。此外，半导体衬底301可以被划分有源区，和/或半导体衬底301中还可以形成有掺杂阱(未示出)等等。在半导体衬底301中形成有STI隔离结构以用于限定并隔离各集成电路器件。
在一个实施例中，在所述半导体衬底301和所述硬掩膜层303之间还可以形成有缓冲氧化层302。所述缓冲氧化层302可以利用热氧化生长法形成，缓冲氧化层302可以为厚度为20埃到110埃的氧化硅层。该层结构致密，因此可以在后续CMP/刻蚀工艺中作为保护层使用。
所述硬掩膜层303的材料可以是氮化物或者是其它具有叠层结构的复合层，优选为氮化硅。所述硬掩膜层303的厚度可以为800埃至2500埃。
所述介电层304的形成过程是采用介电材料填充沟槽的过程。所述介电材料可以采用高密度等离子体(HDP)氧化硅，其具有良好的沟槽填充性能，可以使沟槽内不出现空洞。
接下来，参考图3b，对所述晶圆300执行第一清洗步骤。所述第一清洗步骤可以包括：采用氨水结合超声波清洗所述晶圆300；采用氢氟酸清洗所述晶圆300；以及采用去离子水清洗所述晶圆300并将其烘干。所采用的氢氟酸可以是稀氢氟酸，例如其浓度小于5％。氢氟酸清洗的时间可以比较短，例如10～20秒。以上仅示出第一清洗步骤的一个示例，可以理解，第一清洗步骤可以是本领域已知的任何合适的清洗方法或多种清洗方法的组合，本文不对此进行限制。在第一清洗步骤中，来自晶圆300本身的颗粒源可以被大量去除。因此，在随后的研磨步骤中，来自晶圆300本身的颗粒源所造成的划痕将大大减少。
接下来，参考图3c，研磨所述介电层304和所述硬掩膜层303的至少一部分。采用CMP技术研磨所述介电层304和所述硬掩膜层303。在一个实施例中，在第一压盘(P1)上研磨所述介电层304的一部分(即P1阶段)，之后在第二压盘(P2)上研磨剩余的介电层304和所述硬掩膜层303的至少一部分(即P2阶段)。在P1阶段，可以去除大块的介电层304，也就是去除绝大部分的介电层304。由于P1阶段主要针对的是上部介电层的研磨，在这一阶段产生的微划痕停留在介电层304上，其之后可以随着剩余介电层和硬掩膜层的研磨而被去除，因此P1阶段最终不会在晶圆300的表面留下划痕。P1阶段可以采用高选择比的研磨液对所述介电层304进行研磨。所述高选择比的研磨液例如对氧化硅(即介电层)的研磨速率大于氮化硅(即硬掩膜层)的研磨速率。在P2阶段中，也可以采用高选择比的研磨液来研磨介电层304和硬掩膜层303。P2阶段所采用的研磨液和研磨速率可以与P1阶段相同或不同。
可选地，所述方法可以进一步包括：在研磨所述介电层304和所述硬掩膜层303的至少一部分之后，研磨所述晶圆300的表面以去除所述晶圆300上的研磨残留物。在一个实施例中，在第三压盘(P3)上研磨所述晶圆300的表面(即P3阶段)。在P3阶段，主要是对前面研磨步骤所产生的研磨残留物进行去除，基本不会研磨硬掩膜层303。因此，P3阶段无法消除前面P2阶段中所留下的划痕。最终来源于晶圆300本身的颗粒源的、在P2阶段所产生的划痕将留在晶圆300的表面上。由于之前执行了第一清洗步骤，因此与现有技术相比，P2阶段所产生的最终留在晶圆上的划痕大大减少。
在一个实施例中，所述方法进一步包括：在研磨所述晶圆300的表面之后，对所述晶圆300执行第二清洗步骤。所述第二清洗步骤可以包括：采用氨水结合超声波清洗所述晶圆300；采用氢氟酸清洗所述晶圆300；以及采用去离子水清洗所述晶圆300并将其烘干。所采用的氢氟酸可以是稀氢氟酸，例如其浓度小于5％。氢氟酸清洗的时间可以比较短，例如10～20秒。以上仅示出第二清洗步骤的一个示例，可以理解，第二清洗步骤可以是本领域已知的任何合适的清洗方法或多种清洗方法的组合，本文不对此进行限制。第二清洗步骤可以去除晶圆上残留的各种污染物。
图4示出根据本发明实施例的用于平坦化STI结构的方法400的流程图。方法400包括以下步骤：
步骤S401：提供晶圆，其中所述晶圆包括半导体衬底和在所述半导体衬底中形成的沟槽，所述半导体衬底上形成有硬掩膜层，并且所述硬掩膜层上和所述沟槽内形成有介电层。
步骤S402：对所述晶圆执行第一清洗步骤。
步骤S403：研磨所述介电层和所述硬掩膜层的至少一部分。
在STICMP过程中，晶圆本身会为P2阶段带来大量的颗粒源。现有技术的STICMP依次按照P1阶段、P2阶段、P3阶段的顺序进行。在该过程中无法消除晶圆本身带来的颗粒源，因此在P2阶段会引入微划痕。在P2阶段引入的微划痕最终会留在晶圆表面。根据本发明所提供的方法，在P2阶段之前对晶圆进行清洗，可以减少引入P2阶段的颗粒源，从而可以改善STI微划痕，进而改善半导体器件的良率，提高半导体器件的性能。
在一个实例中，分别采用现有技术和采用本发明的方法进行STICMP，之后对其效果进行比较。结果发现，与现有技术相比，经由本发明的方法平坦化的晶圆的基准微划痕的量有20％的改善，而其标准偏差有50％的改善。因此，采用本发明的方法使得划痕的基准值和标准偏差值均得到了改善。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (17)
1.一种用于平坦化浅沟槽隔离结构的方法，包括：
提供晶圆，其中所述晶圆包括半导体衬底和在所述半导体衬底中形成的沟槽，所述半导体衬底上形成有硬掩膜层，并且所述硬掩膜层上和所述沟槽内形成有介电层；
研磨所述介电层的一部分；
对所述晶圆执行第一清洗步骤；以及
研磨剩余的介电层和所述硬掩膜层的至少一部分。
2.根据权利要求1所述的方法，其特征在于，所述第一清洗步骤包括：
采用氨水结合超声波清洗所述晶圆；
采用氢氟酸清洗所述晶圆；以及
采用去离子水清洗所述晶圆并将其烘干。
3.根据权利要求1所述的方法，其特征在于，在第一压盘上研磨所述介电层的一部分。
4.根据权利要求1所述的方法，其特征在于，在第二压盘上研磨剩余的介电层和所述硬掩膜层的至少一部分。
5.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：在研磨剩余的介电层和所述硬掩膜层的至少一部分之后，研磨所述晶圆的表面以去除所述晶圆上的研磨残留物。
6.根据权利要求5所述的方法，其特征在于，在第三压盘上研磨所述晶圆的表面。
7.根据权利要求5所述的方法，其特征在于，所述方法进一步包括：在研磨所述晶圆的表面之后，对所述晶圆执行第二清洗步骤。
8.根据权利要求7所述的方法，其特征在于，所述第二清洗步骤包括：
采用氨水结合超声波清洗所述晶圆；
采用氢氟酸清洗所述晶圆；以及
采用去离子水清洗所述晶圆并将其烘干。
9.根据权利要求1所述的方法，其特征在于，在所述半导体衬底和所述硬掩膜层之间形成有缓冲氧化层。
10.一种用于平坦化浅沟槽隔离结构的方法，包括：
提供晶圆，其中所述晶圆包括半导体衬底和在所述半导体衬底中形成的沟槽，所述半导体衬底上形成有硬掩膜层，并且所述硬掩膜层上和所述沟槽内形成有介电层；
对所述晶圆执行第一清洗步骤；以及
研磨所述介电层和所述硬掩膜层的至少一部分。
11.根据权利要求10所述的方法，其特征在于，所述第一清洗步骤包括：
采用氨水结合超声波清洗所述晶圆；
采用氢氟酸清洗所述晶圆；以及
采用去离子水清洗所述晶圆并将其烘干。
12.根据权利要求10所述的方法，其特征在于，研磨所述介电层和所述硬掩膜层的至少一部分包括：
在第一压盘上研磨所述介电层的一部分；
在第二压盘上研磨剩余的介电层和所述硬掩膜层的所述至少一部分。
13.根据权利要求10所述的方法，其特征在于，所述方法进一步包括：在研磨所述介电层和所述硬掩膜层的至少一部分之后，研磨所述晶圆的表面以去除所述晶圆上的研磨残留物。
14.根据权利要求13所述的方法，其特征在于，在第三压盘上研磨所述晶圆的表面。
15.根据权利要求13所述的方法，其特征在于，所述方法进一步包括：在研磨所述晶圆的表面之后，对所述晶圆执行第二清洗步骤。
16.根据权利要求15所述的方法，其特征在于，所述第二清洗步骤包括：
采用氨水结合超声波清洗所述晶圆；
采用氢氟酸清洗所述晶圆；以及
采用去离子水清洗所述晶圆并将其烘干。
17.根据权利要求10所述的方法，其特征在于，在所述半导体衬底和所述硬掩膜层之间形成有缓冲氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410598312.7A CN105632999A (zh) | 2014-10-30 | 2014-10-30 | 一种用于平坦化浅沟槽隔离结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410598312.7A CN105632999A (zh) | 2014-10-30 | 2014-10-30 | 一种用于平坦化浅沟槽隔离结构的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105632999A true CN105632999A (zh) | 2016-06-01 |
Family
ID=56047787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410598312.7A Pending CN105632999A (zh) | 2014-10-30 | 2014-10-30 | 一种用于平坦化浅沟槽隔离结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105632999A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107017161A (zh) * | 2017-05-31 | 2017-08-04 | 上海华力微电子有限公司 | 一种减小sti‑cmp过程中碟型凹陷的方法 |
| CN110517951A (zh) * | 2019-08-29 | 2019-11-29 | 上海华力集成电路制造有限公司 | 一种改善sti研磨前晶圆微刮伤的清洗方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1501451A (zh) * | 2002-11-12 | 2004-06-02 | ��ʽ���綫֥ | 半导体器件的制造方法 |
| US20080261402A1 (en) * | 2007-04-17 | 2008-10-23 | United Microelectronics Corp. | Method of removing insulating layer on substrate |
| CN102814727A (zh) * | 2012-08-13 | 2012-12-12 | 无锡华润上华科技有限公司 | 一种用于浅沟槽隔离结构的化学机械研磨方法 |
| CN103035504A (zh) * | 2011-10-09 | 2013-04-10 | 中芯国际集成电路制造(北京)有限公司 | 化学机械抛光方法和化学机械抛光设备 |
-
2014
- 2014-10-30 CN CN201410598312.7A patent/CN105632999A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1501451A (zh) * | 2002-11-12 | 2004-06-02 | ��ʽ���綫֥ | 半导体器件的制造方法 |
| US20080261402A1 (en) * | 2007-04-17 | 2008-10-23 | United Microelectronics Corp. | Method of removing insulating layer on substrate |
| CN103035504A (zh) * | 2011-10-09 | 2013-04-10 | 中芯国际集成电路制造(北京)有限公司 | 化学机械抛光方法和化学机械抛光设备 |
| CN102814727A (zh) * | 2012-08-13 | 2012-12-12 | 无锡华润上华科技有限公司 | 一种用于浅沟槽隔离结构的化学机械研磨方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107017161A (zh) * | 2017-05-31 | 2017-08-04 | 上海华力微电子有限公司 | 一种减小sti‑cmp过程中碟型凹陷的方法 |
| CN107017161B (zh) * | 2017-05-31 | 2020-01-24 | 上海华力微电子有限公司 | 一种减小sti-cmp过程中碟型凹陷的方法 |
| CN110517951A (zh) * | 2019-08-29 | 2019-11-29 | 上海华力集成电路制造有限公司 | 一种改善sti研磨前晶圆微刮伤的清洗方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101084577B (zh) | 修整通过组装两晶片构成的结构的方法 | |
| US7790565B2 (en) | Semiconductor on glass insulator made using improved thinning process | |
| CN103400797B (zh) | 带有空腔的半导体衬底的制备方法 | |
| US20080185676A1 (en) | Method for forming STI of semiconductor device | |
| US20080157216A1 (en) | Dual stress sti | |
| JP5532680B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JP2009231376A (ja) | Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法 | |
| KR20100080777A (ko) | 열 처리를 사용하는 박리 과정에서 반도체 웨이퍼 재-사용 | |
| KR100733112B1 (ko) | 접합웨이퍼의 제조방법 | |
| JP2016541118A (ja) | 高周波集積パッシブデバイス用の高周波損失を低下させた高抵抗シリコン基材 | |
| CN104979200B (zh) | 半导体器件的形成方法 | |
| KR100840428B1 (ko) | 에피탁시된 도너 웨이퍼 재활용 방법 | |
| CN105632999A (zh) | 一种用于平坦化浅沟槽隔离结构的方法 | |
| CN106356295B (zh) | 一种层间介电层的化学机械抛光方法及其器件和电子装置 | |
| CN109545676A (zh) | 半导体器件栅极高度平坦化方法 | |
| CN100419954C (zh) | 半导体基板的制造方法以及半导体装置的制造方法 | |
| JP2001144274A (ja) | 半導体基板の製造方法 | |
| US20150140819A1 (en) | Semiconductor process | |
| US20130154049A1 (en) | Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology | |
| WO2015074480A1 (zh) | 边缘光滑的半导体衬底的制备方法 | |
| US20110180896A1 (en) | Method of producing bonded wafer structure with buried oxide/nitride layers | |
| WO2017048531A1 (en) | Substrate-transferred, deep trench isolation silicon-on-insulator (soi) semiconductor devices formed from bulk semiconductor wafers | |
| US11610808B2 (en) | Semiconductor wafer with low defect count and method for manufacturing thereof | |
| CN109360805A (zh) | 一种图形soi硅片的制备方法 | |
| JPH11330437A (ja) | Ｓｏｉ基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160601 |