CN109360805A - 一种图形soi硅片的制备方法 - Google Patents

一种图形soi硅片的制备方法 Download PDF

Info

Publication number
CN109360805A
CN109360805A CN201811135663.9A CN201811135663A CN109360805A CN 109360805 A CN109360805 A CN 109360805A CN 201811135663 A CN201811135663 A CN 201811135663A CN 109360805 A CN109360805 A CN 109360805A
Authority
CN
China
Prior art keywords
preparation
mesh
silicon
bonding pad
top layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811135663.9A
Other languages
English (en)
Inventor
高鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENYANG SILICON TECHNOLOGY CO LTD
Original Assignee
SHENYANG SILICON TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENYANG SILICON TECHNOLOGY CO LTD filed Critical SHENYANG SILICON TECHNOLOGY CO LTD
Priority to CN201811135663.9A priority Critical patent/CN109360805A/zh
Publication of CN109360805A publication Critical patent/CN109360805A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种图形SOI硅片的制备方法，所述制备方法包括：步骤(1)：选取厚膜SOI硅片与图形片；步骤(2)：对所述图形片进行表面处理并氧化；步骤(3)：将所述厚膜SOI硅片和所述氧化后的图形片进行键合和退火处理，得键合片；步骤(4)：将所述键合片的边缘进行倒角；步骤(5)：使用机械减薄将所述键合片的顶层硅减薄到预定厚度；步骤(6)：使用四甲基氢氧化铵将所述键合片的顶层氧化层上的硅层腐蚀干净；步骤(7)：使用氢氟酸去净顶层氧化层，然后使用SC1/SC2清洗，即得。本发明的图形SOI硅片的制备方法，可以抑制硅片内缺陷的生长、增强整体键合片的键合力。

Description

一种图形SOI硅片的制备方法
技术领域
本发明总体说来涉及硅片技术领域，更具体地讲，涉及一种图形SOI硅片的制备方法。
背景技术
绝缘衬底上的硅(Silicon-On-Insulator，SOI)是一种具有独特的“Si/绝缘层/Si”三层结构的新型硅基半导体材料，它通过绝缘埋层(通常为二氧化硅SiO2)实现了器件和衬底的全介质隔离，具有寄生电容小、运行速度快、漏电小和功耗低等优点；同时，其消除了闩锁效应，抑制了衬底的脉冲电流的干扰，减少了软错误的发生。因此，绝缘衬底上的硅得到了广泛地应用。
现有的制造图形(Cavity)SOI的方法，通常采用键合方式来实现，即，在两硅片之中，至少在其中一方形成氧化膜，并在室温下将两硅片贴合，形成键合体；接着加以退火，使键合面牢固；然后，利用磨抛将顶层硅片去除到所要求的膜厚。目前，这种制造方法虽然简单且便于量产，但是得到的绝缘衬底上的硅的表面应力较差，会造成后续加工中良率较低的问题，从而导致器件存在失效风险，亟待改善。
发明内容
本发明的目的在于提供一种极小应力的图形SOI硅片的制备方法，可以抑制硅片内缺陷的生长、增强整体键合片的键合力。
本发明提供一种图形SOI硅片的制备方法，包括：步骤(1)：选取厚膜SOI硅片和图形片；步骤(2)：对所述图形片进行表面处理并氧化；步骤(3)：将所述厚膜SOI硅片和所述氧化后的图形片进行键合和退火处理，得键合片；步骤(4)：将所述键合片的边缘进行倒角；步骤(5)：使用机械减薄将所述键合片的顶层硅减薄到预定厚度；步骤(6)：使用四甲基氢氧化铵将所述键合片的顶层氧化层上的硅层腐蚀干净；步骤(7)：使用氢氟酸去净顶层氧化层，然后使用SC1/SC2清洗，即得。
可选地，所述步骤(2)中的表面处理为使用SC1/SC2进行湿法清洗。
可选地，所述步骤(2)中的氧化为采用干氧湿氧混合氧化。
可选地，所述步骤(3)中的键合的条件为常温键合，等离子激活时间为0s～60s。
可选地，所述步骤(3)中的退火的条件为高温退火，退火温度为700℃～900℃，退火时间为1h～8h。
可选地，所述步骤(4)中的倒角为两步倒角；其中，第一步倒角使用砂轮目数为600目～1000目，第二步倒角使用砂轮目数为1000目～2000目。
可选地，所述步骤(5)中的机械减薄为两步机械减薄；其中，第一步减薄砂轮目数为600目～1000目；第二步减薄砂轮目数为6000目～10000目。
可选地，所述步骤(5)中的预定厚度为所述顶层硅的表面硅层剩余15μm～100μm。
可选地，所述步骤(6)中的四甲基氢氧化铵的浓度为5％～25％，腐蚀的工艺温度为60℃～90℃。
本发明的图形SOI硅片的制备方法，通过合理的退火温度来减缓硅片原生缺陷的生长，有效改善硅片的品质；通过边缘的两步倒角来消除硅片的边缘应力，增强整体键合片的键合力；通过四甲基氢氧化铵的腐蚀来消除机械减薄带来的损伤层，且不会带来应力；通过氢氟酸去净顶层氧化层，可以保证硅的纯度、电学参数可靠。此外，采用本发明的制备方法可以得到表面状态良好且极小应力的图形SOI硅片，其应力小于50MPa，且均匀性<3％，具有可预期的较为巨大的经济价值和社会价值。
附图说明
通过下面结合附图进行的详细描述，本发明的上述和其它目的、特点和优点将会变得更加清楚，其中：
图1为本发明实施例的图形SOI硅片的制备方法的流程图；
图2为本发明实施例的图形SOI硅片的制备示意图。
具体实施方式
现在，将参照附图更充分地描述不同的示例实施例，其中，一些示例性实施例在附图中示出。
实施例1。
下面参照图1和图2描述本发明实施例的图形SOI硅片的制备方法。
图1为本发明实施例的图形SOI硅片的制备方法的流程图，图2为本发明实施例的图形SOI硅片的制备示意图。
参照图1和图2，在步骤S10，选取厚膜SOI硅片和图形片(CavityWafer)。
优选地，所述厚膜SOI硅片的膜厚大于或者等于1微米。
在步骤S20，对所述图形片进行表面处理并氧化。
作为示例，使用SC1/SC2对所述图形片进行湿法清洗，然后，采用干氧湿氧混合氧化的方式对清洗之后的图形片进行氧化。
这里，SC1为氨水、双氧水和超纯水的混合溶液，用于除去所述图形片表面的颗粒；SC2为盐酸、双氧水和超纯水的混合溶液，用于清洗所述图形片的金属污染。
在步骤S30，将所述厚膜SOI硅片和所述氧化后的图形片进行键合和退火处理，得键合片。
作为示例，键合的条件为常温键合，等离子激活时间为30s。
作为示例，退火的条件为高温退火，退火温度为800℃，退火时间为4h，气氛为氮气或氧气，流量为5升/分钟。
本实施例1通过合理的退火温度来减缓硅片原生缺陷的生长，即抑制了硅片内缺陷的生长，有效改善硅片的品质。
在步骤S40，将所述键合片的边缘进行倒角。
作为示例，可使用倒角机对所述键合片的边缘进行两步倒角。具体地，第一步倒角使用砂轮目数为800目，第二步倒角使用砂轮目数为1500目。
作为示例，第一步倒角终止位置高于第二步倒角终止位置30μm，第二步倒角终止位置在顶层氧化层下方30μm。
本实施例1通过边缘的两步倒角对边缘应力进行了改善，同时将边缘键合力弱的区域进行清除，增强整体键合片的键合力。因此，硅片整体质量得到了极大的改善。
在步骤S50，使用机械减薄将所述键合片的顶层硅减薄到预定厚度。
作为示例，可使用磨抛一体机进行机械减薄。
优选地，所述机械减薄为两步机械减薄。具体地，第一步减薄砂轮目数为600目；第二步减薄砂轮目数为6000目。
作为示例，预定厚度为所述顶层硅的表面硅层剩余30μm。
在步骤S60，使用四甲基氢氧化铵(TMAH)将所述键合片的顶层氧化层上的硅层腐蚀干净。
作为示例，四甲基氢氧化铵的浓度为25％，腐蚀的工艺温度为80℃。
本实施例1中的这个步骤可以消除机械减薄带来的损伤层，腐蚀会终止在所述键合片的氧化层界面，由于未进行二次机械加工，所以不会带来应力。
在步骤S70，使用氢氟酸(HF)去净顶层氧化层(即，表面氧化层)，然后使用SC1/SC2清洗，即得。
作为示例，使用SC1进行清洗的时间为15分钟，使用SC2进行清洗的时间为15分钟。
本实施例1通过氢氟酸去净顶层氧化层，可以保证硅的纯度、电学参数可靠。
采用本实施例1的制备方法可以得到表面状态良好且极小应力的图形SOI硅片，其应力小于50MPa，且均匀性<3％，具有较高的可靠性，同时可以消除常规键合结合磨抛工艺后SOI顶层硅表面的损伤层。并且，该制备方法较为简单易行，且技术效果优良。
实施例2。
步骤(1)：选取厚膜SOI硅片和图形片。
步骤(2)：对所述图形片进行表面处理并氧化。
步骤(3)：将所述厚膜SOI硅片和所述氧化后的图形片进行键合和退火处理，得键合片。
作为示例，键合的条件为常温键合，等离子激活时间为60s。
作为示例，退火的条件为高温退火，退火温度为750℃，退火时间为6h，气氛为氮气或氧气，流量为20升/分钟。
步骤(4)：将所述键合片的边缘进行倒角。
作为示例，倒角为两步倒角。具体地，第一步倒角使用砂轮目数为900目，第二步倒角使用砂轮目数为2000目。
作为示例，第一步倒角终止位置高于第二步倒角终止位置80μm，第二步倒角终止位置在顶层氧化层下方45μm。
步骤(5)：使用机械减薄将所述键合片的顶层硅减薄到预定厚度。
作为示例，机械减薄为两步机械减薄。具体地，第一步减薄砂轮目数为900目；第二步减薄砂轮目数为8000目。
作为示例，预定厚度为所述顶层硅的表面硅层剩余100μm。
步骤(6)：使用四甲基氢氧化铵将所述键合片的顶层氧化层上的硅层腐蚀干净。
作为示例，四甲基氢氧化铵的浓度为20％，腐蚀的工艺温度为70℃。
步骤(7)：使用氢氟酸去净顶层氧化层，然后使用SC1/SC2清洗，即得。
作为示例，使用SC1进行清洗的时间为25分钟，使用SC2进行清洗的时间为30分钟。
实施例3。
步骤(1)：选取厚膜SOI硅片和图形片。
步骤(2)：对所述图形片进行表面处理并氧化。
步骤(3)：将所述厚膜SOI硅片和所述氧化后的图形片进行键合和退火处理，得键合片。
作为示例，键合的条件为常温键合，等离子激活时间为10s。
作为示例，退火的条件为高温退火，退火温度为700℃，退火时间为2h，气氛为氮气或氧气，流量为0.05升/分钟。
步骤(4)：将所述键合片的边缘进行倒角。
作为示例，倒角为两步倒角。具体地，第一步倒角使用砂轮目数为600目，第二步倒角使用砂轮目数为1000目。
作为示例，第一步倒角终止位置高于第二步倒角终止位置30μm，第二步倒角终止位置在顶层氧化层下方5μm。
步骤(5)：使用机械减薄将所述键合片的顶层硅减薄到预定厚度。
作为示例，机械减薄为两步机械减薄。具体地，第一步减薄砂轮目数为600目；第二步减薄砂轮目数为6000目。
作为示例，预定厚度为所述顶层硅的表面硅层剩余20μm。
步骤(6)：使用四甲基氢氧化铵将所述键合片的顶层氧化层上的硅层腐蚀干净。
作为示例，四甲基氢氧化铵的浓度为5％，腐蚀的工艺温度为60℃。
步骤(7)：使用氢氟酸去净顶层氧化层，然后使用SC1/SC2清洗，即得。
作为示例，使用SC1进行清洗的时间为10分钟，使用SC2进行清洗的时间为10分钟。
此外，本发明实施例的图形SOI硅片的制备方法，通过合理的退火温度来减缓硅片原生缺陷的生长，有效改善硅片的品质；通过边缘的两步倒角来消除硅片的边缘应力，增强整体键合片的键合力；通过四甲基氢氧化铵的腐蚀来消除机械减薄带来的损伤层，且不会带来应力；通过氢氟酸去净顶层氧化层，可以保证硅的纯度、电学参数可靠。此外，采用本发明的制备方法可以得到表面状态良好且极小应力的图形SOI硅片，其应力小于50MPa，且均匀性<3％，具有可预期的较为巨大的经济价值和社会价值。
尽管已经参照其示例性实施例具体显示和描述了本发明，但是本领域的技术人员应该理解，在不脱离权利要求所限定的本发明的精神和范围的情况下，可以对其进行形式和细节上的各种改变。

Claims (9)

1.一种图形SOI硅片的制备方法，其特征在于，包括：
步骤(1)：选取厚膜SOI硅片和图形片；
步骤(2)：对所述图形片进行表面处理并氧化；
步骤(3)：将所述厚膜SOI硅片和所述氧化后的图形片进行键合和退火处理，得键合片；
步骤(4)：将所述键合片的边缘进行倒角；
步骤(5)：使用机械减薄将所述键合片的顶层硅减薄到预定厚度；
步骤(6)：使用四甲基氢氧化铵将所述键合片的顶层氧化层上的硅层腐蚀干净；
步骤(7)：使用氢氟酸去净所述顶层氧化层，然后使用SC1/SC2清洗，即得。
2.如权利要求1所述的制备方法，其特征在于，所述步骤(2)中的表面处理为使用SC1/SC2进行湿法清洗。
3.如权利要求1所述的制备方法，其特征在于，所述步骤(2)中的氧化为采用干氧湿氧混合氧化。
4.如权利要求1所述的制备方法，其特征在于，所述步骤(3)中的键合的条件为常温键合，等离子激活时间为0s～60s。
5.如权利要求1所述的制备方法，其特征在于，所述步骤(3)中的退火的条件为高温退火，退火温度为700℃～900℃，退火时间为1h～8h。
6.如权利要求1所述的制备方法，其特征在于，所述步骤(4)中的倒角为两步倒角；
其中，第一步倒角使用砂轮目数为600目～1000目，第二步倒角使用砂轮目数为1000目～2000目。
7.如权利要求1所述的制备方法，其特征在于，所述步骤(5)中的机械减薄为两步机械减薄；
其中，第一步减薄砂轮目数为600目～1000目；第二步减薄砂轮目数为6000目～10000目。
8.如权利要求1所述的制备方法，其特征在于，所述步骤(5)中的预定厚度为所述顶层硅的表面硅层剩余15μm～100μm。
9.如权利要求1所述的制备方法，其特征在于，所述步骤(6)中的四甲基氢氧化铵的浓度为5％～25％，腐蚀的工艺温度为60℃～90℃。
CN201811135663.9A 2018-09-28 2018-09-28 一种图形soi硅片的制备方法 Pending CN109360805A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811135663.9A CN109360805A (zh) 2018-09-28 2018-09-28 一种图形soi硅片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811135663.9A CN109360805A (zh) 2018-09-28 2018-09-28 一种图形soi硅片的制备方法

Publications (1)

Publication Number Publication Date
CN109360805A true CN109360805A (zh) 2019-02-19

Family

ID=65347904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811135663.9A Pending CN109360805A (zh) 2018-09-28 2018-09-28 一种图形soi硅片的制备方法

Country Status (1)

Country Link
CN (1) CN109360805A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323178A (zh) * 2019-07-04 2019-10-11 长春长光圆辰微电子技术有限公司 一种soi晶圆边缘零空洞的工艺制程方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1632913A (zh) * 2004-11-23 2005-06-29 中国电子科技集团公司第二十四研究所 在具有图形的绝缘硅基衬底上制作硅薄膜的方法
CN1899952A (zh) * 2006-07-13 2007-01-24 中国电子科技集团公司第二十四研究所 压力传感器硅谐振膜的制造方法
CN101599451A (zh) * 2009-07-10 2009-12-09 上海新傲科技股份有限公司 对带有绝缘埋层的半导体衬底进行边缘倒角的方法
US20150243550A1 (en) * 2012-11-21 2015-08-27 Shin-Etsu Handotai Co., Ltd. Method for manufacturing soi wafer
CN105895575A (zh) * 2016-05-09 2016-08-24 中国科学院上海微系统与信息技术研究所 一种图形化绝缘体上硅衬底材料及其制备方法
CN106847739A (zh) * 2015-12-04 2017-06-13 上海新微技术研发中心有限公司 一种绝缘体上硅材料的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1632913A (zh) * 2004-11-23 2005-06-29 中国电子科技集团公司第二十四研究所 在具有图形的绝缘硅基衬底上制作硅薄膜的方法
CN1899952A (zh) * 2006-07-13 2007-01-24 中国电子科技集团公司第二十四研究所 压力传感器硅谐振膜的制造方法
CN101599451A (zh) * 2009-07-10 2009-12-09 上海新傲科技股份有限公司 对带有绝缘埋层的半导体衬底进行边缘倒角的方法
US20150243550A1 (en) * 2012-11-21 2015-08-27 Shin-Etsu Handotai Co., Ltd. Method for manufacturing soi wafer
CN106847739A (zh) * 2015-12-04 2017-06-13 上海新微技术研发中心有限公司 一种绝缘体上硅材料的制造方法
CN105895575A (zh) * 2016-05-09 2016-08-24 中国科学院上海微系统与信息技术研究所 一种图形化绝缘体上硅衬底材料及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323178A (zh) * 2019-07-04 2019-10-11 长春长光圆辰微电子技术有限公司 一种soi晶圆边缘零空洞的工艺制程方法

Similar Documents

Publication Publication Date Title
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
JP4828230B2 (ja) Ｓｏｉウェーハの製造方法
JP5572085B2 (ja) Ｓｏｉウェーハの製造方法
MY127915A (en) HIGH SURFACE QUALITY GaN WAFER AND METHOD OF FABRICATING SAME
WO2004090986A1 (ja) 貼り合わせ半導体基板およびその製造方法
WO2009116227A1 (ja) Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法
JP5532680B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
US20140273400A1 (en) Reclaiming processing method for delaminated wafer
JP6036732B2 (ja) 貼り合わせウェーハの製造方法
US20080057678A1 (en) Semiconductor on glass insulator made using improved hydrogen reduction process
WO2006109614A1 (ja) Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ
JP5261960B2 (ja) 半導体基板の製造方法
TW201243921A (en) Cleaning method of semiconductor wafer
TWI685019B (zh) 絕緣體上矽晶圓的製造方法
CN109360805A (zh) 一种图形soi硅片的制备方法
TWI601185B (zh) A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer
TWI251875B (en) Manufacturing method of bonding wafer
JP2001144274A (ja) 半導体基板の製造方法
JP2004055750A (ja) Ｓｏｉウェーハの製造方法
CN115274425A (zh) 一种改善硅片真空吸附度异常的方法
CN110739214A (zh) 一种减少注入损伤制备soi的方法
CN105632999A (zh) 一种用于平坦化浅沟槽隔离结构的方法
CN110544668B (zh) 一种通过贴膜改变soi边缘stir的方法
EP3029730B1 (en) Bonded wafer manufacturing method
KR20160052551A (ko) 접합 웨이퍼의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190219

RJ01 Rejection of invention patent application after publication