CN101599451A - 对带有绝缘埋层的半导体衬底进行边缘倒角的方法 - Google Patents

对带有绝缘埋层的半导体衬底进行边缘倒角的方法 Download PDF

Info

Publication number
CN101599451A
CN101599451A CNA200910054626XA CN200910054626A CN101599451A CN 101599451 A CN101599451 A CN 101599451A CN A200910054626X A CNA200910054626X A CN A200910054626XA CN 200910054626 A CN200910054626 A CN 200910054626A CN 101599451 A CN101599451 A CN 101599451A
Authority
CN
China
Prior art keywords
layer
insulating buried
buried layer
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200910054626XA
Other languages
English (en)
Other versions
CN101599451B (zh
Inventor
王湘
魏星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Simgui Technology Co Ltd filed Critical Shanghai Simgui Technology Co Ltd
Priority to CN 200910054626 priority Critical patent/CN101599451B/zh
Publication of CN101599451A publication Critical patent/CN101599451A/zh
Priority to EP10796743.2A priority patent/EP2461359B1/en
Priority to PCT/CN2010/075098 priority patent/WO2011003366A1/zh
Priority to US13/383,416 priority patent/US8633090B2/en
Application granted granted Critical
Publication of CN101599451B publication Critical patent/CN101599451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种对带有绝缘埋层的半导体衬底进行边缘倒角的方法，包括：提供带有绝缘埋层的半导体衬底，所述绝缘体上硅衬底包括支撑层、绝缘埋层和顶层半导体层；在衬底的上表面和下表面均形成覆盖层；采用边缘研磨的方法将绝缘埋层和顶层半导体层的边缘倒角；将衬底的上表面向上放置于旋转腐蚀载片平台上，腐蚀除去表面的覆盖层以及露出的绝缘埋层，而保留背面的覆盖层。本发明的优点在于，顶层半导体层和绝缘埋层的边缘已经通过边缘研磨倒角的方法被除去，从而避免了在后续工艺中产生崩边等情况的发生。并且利用旋转腐蚀工艺中对腐蚀液的离心作用，在腐蚀正面覆盖层的过程中保持衬底背面的覆盖层完整，避免了衬底两面的应力状态不均衡而引起翘曲度的变化。

Description

对带有绝缘埋层的半导体衬底进行边缘倒角的方法
【技术领域】
本发明涉及集成电路制造领域，尤其涉及对绝缘体上硅衬底进行边缘倒角的方法。
【背景技术】
绝缘体上硅(SOI：Silicon On Insulator)的基本结构包括：上层的顶层硅，中间的隐埋层二氧化硅以及底部的支撑衬底。键合SOI的制作方法是两片硅片用直接键合方法经高温加固后形成上述的三层结构。顶层硅(或称之为器件层)经过一系列方法减薄到一定厚度，但在减薄后又由于原硅片的边缘形状变化，必须要进行一定的边缘处理，边缘研磨或抛光，否则在后序工艺中会产生崩边等缺陷。
现有技术中，对SOI衬底进行边缘倒角有两种方法。
第一种是将SOI衬底倒角研磨后，将SOI硅片浸入四甲基氢氧化铵(TMAH)中腐蚀掉边缘的多余的硅，再将SOI硅片浸入氢氟酸，由于氢氟酸不腐蚀Si，因此HF溶液将边缘残余的二氧化硅腐蚀掉。
上述工艺要消除硅片边缘的二氧化硅残留，必须要浸入氢氟酸，但是这样会破坏SOI衬底的支撑衬底表面的热氧化的二氧化硅，从而破坏硅片的平衡翘曲度(BOW)。另外，浸入TMAH后在硅表面也会引入许多不必要的缺陷。
另一种是对具有薄顶层硅的SOI衬底在顶层硅研磨后，不进行倒角研磨，而是直接利用CMP的氧化物抛光液进行边缘残余二氧化硅的去除。
上述两种工艺处理方法的工艺步骤复杂，边缘倒角后的形状不容易控制，控制边缘的去除量以保证衬底同心度的难度很大。该方法容易产生边缘的二氧化硅的残留，以至于无法进行硅片单面处理，破坏衬底的整体翘曲度，而影响后续工艺的应用。
【发明内容】
本发明所要解决的技术问题是，提供一种对带有绝缘埋层的半导体衬底进行边缘倒角的方法，能够在不腐蚀背面覆盖层的情况下，完成衬底边缘的处理工艺，从而保证衬底的翘曲度不受影响。
为了解决上述问题，本发明提供了一种对带有绝缘埋层的半导体衬底进行边缘倒角的方法，包括如下步骤：提供带有绝缘埋层的半导体衬底，所述绝缘体上硅衬底包括支撑层、绝缘埋层和顶层半导体层；在衬底的上表面和下表面均形成覆盖层，所述上表面是顶层半导体层一侧的表面，下表面是与上表面相对的另一面；采用边缘研磨的方法将绝缘埋层和顶层半导体层的边缘倒角；将衬底的上表面向上放置于旋转腐蚀载片平台上，依次将覆盖层的腐蚀液和绝缘埋层的腐蚀溶液通至衬底上表面的氧化硅层并同时旋转衬底，从而除去表面的覆盖层以及衬底边缘由于顶层氧化层被研磨除去而露出的绝缘埋层，而保留背面的覆盖层。
作为可选的技术方案，所述绝缘埋层与覆盖层由相同的材料构成。所述绝缘埋层的腐蚀液和绝缘埋层的腐蚀溶液为同一种溶液。
作为可选的技术方案，所述绝缘埋层与覆盖层的材料为氧化硅，所述腐蚀液为氢氟酸。所述氢氟酸腐蚀溶液的浓度范围是5％至49％。
作为可选的技术方案，所述腐蚀覆盖层的步骤中，旋转腐蚀的旋转速率大于每分钟1200圈。
作为可选的技术方案，所通入氢氟酸的流量范围为每分钟500至2500毫升
本发明的优点在于，顶层半导体层和绝缘埋层的边缘已经通过边缘研磨倒角的方法被除去，从而避免了在后续工艺中产生崩边等情况的发生。并且利用旋转腐蚀工艺中对腐蚀液的离心作用，在腐蚀正面覆盖层的过程中保持衬底背面的覆盖层完整，避免了衬底两面的应力状态不均衡而引起翘曲度的变化。
【附图说明】
附图1所示是本发明具体实施方式的实施步骤示意图；
附图2至附图6为本发明具体实施方式的工艺流程图。
【具体实施方式】
下面结合附图对本发明提供的对带有绝缘埋层的半导体衬底进行边缘倒角的方法的具体实施方式做详细说明。
附图1所示是本具体实施方式的实施步骤示意图，包括：步骤S10，提供带有绝缘埋层的半导体衬底，所述绝缘体上硅衬底包括支撑层、绝缘埋层和顶层半导体层；步骤S11，在衬底的上表面和下表面均形成覆盖层，所述上表面是顶层半导体层一侧的表面，下表面是与上表面相对的另一面；步骤S12，采用边缘研磨的方法将绝缘埋层和顶层半导体层的边缘倒角；步骤S13，将衬底的上表面向上放置于旋转腐蚀载片平台上，依次将覆盖层的腐蚀液和绝缘埋层的腐蚀溶液通至衬底上表面的氧化硅层并同时旋转衬底，从而除去表面的覆盖层以及衬底边缘由于顶层氧化层被研磨除去而露出的绝缘埋层，而保留背面的覆盖层。
本具体实施方式中，顶层半导体层的材料为硅，绝缘埋层与覆盖层的材料为氧化硅，对应所采用的绝缘埋层与覆盖层的腐蚀液均为氢氟酸。在其他的具体实施方式中，顶层半导体层也可是锗、锗硅以及其他任何常见的半导体材料；绝缘埋层与覆盖层可以是氮化硅等其他绝缘材料。在采用其他材料的情况下，进一步根据所采用的材料选择合适的溶液作为腐蚀绝缘埋层和覆盖层的腐蚀溶液。
附图2至附图6为本具体实施方式的工艺流程图。
附图2所示，参考步骤S10，提供带有绝缘埋层的衬底10，所述带有绝缘埋层的衬底10包括支撑层110、绝缘埋层120和顶层半导体层130。
所述支撑层110的厚度通常为数百微米，用于支撑绝缘埋层120和顶层半导体层130，以上支撑绝缘埋层120和顶层半导体层130的厚度通常只有数微米至数十纳米的范围内，因此需要设置在较厚的支撑衬底110上才能够进一步用于后续工艺。所述支撑衬底110的材料可以是单晶硅、蓝宝石等常见的衬底材料，甚至也可以是铝或者铜等金属。
附图3所示，参考步骤S11，在衬底10的正面和背面均形成覆盖层140，包括正面覆盖层141和背面覆盖层142，所述正面是顶层半导体层130一侧的表面，背面是与正面相对的另一面。
形成覆盖层可以采用化学沉积等常见工艺。如果支撑层110和顶层半导体层130的材料均为单晶硅，则可以采用热氧化的方法形成二氧化硅作为覆盖层140。采用热氧化方法的优点在于质地较其他的工艺形成的覆盖层140致密，并且正面和背面的厚度均匀一致，避免由于正面和背面的覆盖层厚度不同而引起衬底翘曲程度的变化。
附图4所示，参考S12，采用边缘研磨的方法将绝缘埋层120和顶层半导体层130的边缘倒角。
对晶圆进行边缘倒角研磨的工艺是一种常见工艺，此处不再赘述。本步骤的倒角工艺通过计算研磨的角度和速度，能够做到绝缘埋层120和顶层半导体层130的边缘都能够被研磨成斜面，从而露出绝缘埋层120的边缘部分，保证后续腐蚀工艺的顺利实施。
附图5所示，参考步骤S13，将衬底的上表面向上放置于旋转腐蚀载片平台上，依次将覆盖层的腐蚀液和绝缘埋层的腐蚀溶液通至衬底上表面的氧化硅层并同时旋转衬底，从而除去表面的覆盖层以及衬底边缘由于顶层氧化层被研磨除去而露出的绝缘埋层，而保留背面的覆盖层。
本具体实施方式中，绝缘埋层与覆盖层的材料均为氧化硅。因此可以采用氢氟酸既作为覆盖层腐蚀液，也作为绝缘埋层腐蚀液。
在其他的实施方式中，如果绝缘埋层与覆盖层的材料不同并且无法找到一种同时可以腐蚀两种材料的情况下，应当分别选择两种不同的腐蚀液。并且此步骤中，先通入何种溶液进行旋转腐蚀都是允许的。
由于顶层半导体层130的阻挡作用，本步骤所采用的绝缘埋层腐蚀液只腐蚀露出的绝缘埋层120。
此步骤需要优化腐蚀液的浓度和腐蚀时间的工艺参数，能够做到腐蚀速率可控，并且将腐蚀时间控制在合理的范围内。如果腐蚀液的通入流量过大或者腐蚀液的浓度过高，腐蚀速率变快而难以控制；反之通入流量过小或者腐蚀液的浓度过低，则腐蚀时间变长，不利于提高工艺效率。因此，需要控制腐蚀液的浓度和流量在合适的范围内，以获得腐蚀可控性和速度的平衡。较佳的氢氟酸浓度是5％至49％，流量范围是每分钟0.5至2.5升，尤其以每分钟1.5至2.5升为最佳。当然，采用上述范围之外的工艺参数也能够实施本步骤所述工艺，但技术效果相对较差。
此步骤中，另一个关键的参数是旋转腐蚀的旋转速率。本步骤中如果要将背面覆盖层142完整保留下来，就要尽量控制覆盖层的腐蚀液不要流淌到衬底10的另一面。因此，在采用能够腐蚀覆盖层140的溶液进行腐蚀的时候，最好能够控制载片平台20的旋转速率在一个较大的范围内。实验表明，本步骤中较佳的旋转速率是大于每分钟1200圈，尤其以大于每分钟1500圈为最佳。当然，采用上述范围之外的工艺参数也能够实施本步骤所述工艺，但技术效果相对较差。
附图6所示是上述步骤实施完毕后获得的衬底示意图。顶层半导体层130和绝缘埋层120的边缘已经通过边缘研磨倒角的方法被除去，从而避免了在后续工艺中产生崩边等情况的发生。并且利用旋转腐蚀工艺中对腐蚀液的离心作用，在腐蚀正面覆盖层141的过程中保持衬底10背面的覆盖层142完整，避免了衬底10两面的应力状态不均衡而引起翘曲度的变化。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种对带有绝缘埋层的半导体衬底进行边缘倒角的方法，其特征在于，包括如下步骤：
提供带有绝缘埋层的半导体衬底，所述绝缘体上硅衬底包括支撑层、绝缘埋层和顶层半导体层；
在衬底的上表面和下表面均形成覆盖层，所述上表面是顶层半导体层一侧的表面，下表面是与上表面相对的另一面；
采用边缘研磨的方法将绝缘埋层和顶层半导体层的边缘倒角；
将衬底的上表面向上放置于旋转腐蚀载片平台上，依次将覆盖层的腐蚀液和绝缘埋层的腐蚀溶液通至衬底上表面的氧化硅层并同时旋转衬底，从而除去表面的覆盖层以及衬底边缘由于顶层氧化层被研磨除去而露出的绝缘埋层，而保留背面的覆盖层。
2.根据权利要求1所述的对带有绝缘埋层的半导体衬底进行边缘倒角的方法，其特征在于，所述绝缘埋层与覆盖层由相同的材料构成。
3.根据权利要求2所述的对带有绝缘埋层的半导体衬底进行边缘倒角的方法，其特征在于，所述绝缘埋层的腐蚀液和绝缘埋层的腐蚀溶液为同一种溶液。
4.根据权利要求2所述的对带有绝缘埋层的半导体衬底进行边缘倒角的方法，其特征在于，所述绝缘埋层与覆盖层的材料为氧化硅，所述腐蚀液为氢氟酸。
5.根据权利要求4所述的对带有绝缘埋层的半导体衬底进行边缘倒角的方法，其特征在于，所述氢氟酸腐蚀溶液的浓度范围是5％至49％。
6.根据权利要求2至5任意一项所述的对带有绝缘埋层的半导体衬底进行边缘倒角的方法，其特征在于，所述腐蚀覆盖层以及绝缘埋层的步骤中，旋转腐蚀的旋转速率大于每分钟1200圈。
7.根据权利要求4所述的对带有绝缘埋层的半导体衬底进行边缘倒角的方法，其特征在于，所通入氢氟酸的流量范围为每分钟500至2500毫升。
CN 200910054626 2009-07-10 2009-07-10 对带有绝缘埋层的半导体衬底进行边缘倒角的方法 Active CN101599451B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN 200910054626 CN101599451B (zh) 2009-07-10 2009-07-10 对带有绝缘埋层的半导体衬底进行边缘倒角的方法
EP10796743.2A EP2461359B1 (en) 2009-07-10 2010-07-10 Method for forming substrate with insulating buried layer
PCT/CN2010/075098 WO2011003366A1 (zh) 2009-07-10 2010-07-10 一种形成带有绝缘埋层的衬底的方法
US13/383,416 US8633090B2 (en) 2009-07-10 2010-07-10 Method for forming substrate with buried insulating layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910054626 CN101599451B (zh) 2009-07-10 2009-07-10 对带有绝缘埋层的半导体衬底进行边缘倒角的方法

Publications (2)

Publication Number Publication Date
CN101599451A true CN101599451A (zh) 2009-12-09
CN101599451B CN101599451B (zh) 2013-08-07

Family

ID=41420828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910054626 Active CN101599451B (zh) 2009-07-10 2009-07-10 对带有绝缘埋层的半导体衬底进行边缘倒角的方法

Country Status (1)

Country Link
CN (1) CN101599451B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011003366A1 (zh) * 2009-07-10 2011-01-13 上海新傲科技股份有限公司 一种形成带有绝缘埋层的衬底的方法
CN102903607A (zh) * 2011-06-30 2013-01-30 上海新傲科技股份有限公司 采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法
CN102983074A (zh) * 2012-11-30 2013-03-20 上海新傲科技股份有限公司 减薄器件层的方法以及衬底的制备方法
CN103258778A (zh) * 2013-05-14 2013-08-21 上海新傲科技股份有限公司 带有空腔的衬底的制备方法
CN103560105A (zh) * 2013-11-22 2014-02-05 上海新傲科技股份有限公司 边缘光滑的半导体衬底的制备方法
CN109360805A (zh) * 2018-09-28 2019-02-19 沈阳硅基科技有限公司 一种图形soi硅片的制备方法
CN112218737A (zh) * 2018-09-14 2021-01-12 胜高股份有限公司 晶片的镜面倒角方法、晶片的制造方法及晶片
CN113725151A (zh) * 2021-08-30 2021-11-30 上海华虹宏力半导体制造有限公司 互连结构的形成方法
CN115870641A (zh) * 2023-02-20 2023-03-31 湖北三维半导体集成创新中心有限责任公司 一种芯片及其制造方法、封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3480480B2 (ja) * 1996-03-06 2003-12-22 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011003366A1 (zh) * 2009-07-10 2011-01-13 上海新傲科技股份有限公司 一种形成带有绝缘埋层的衬底的方法
US8633090B2 (en) 2009-07-10 2014-01-21 Shanghai Simgui Technology Co., Ltd. Method for forming substrate with buried insulating layer
CN102903607A (zh) * 2011-06-30 2013-01-30 上海新傲科技股份有限公司 采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法
CN102983074B (zh) * 2012-11-30 2015-10-14 上海新傲科技股份有限公司 减薄器件层的方法以及衬底的制备方法
CN102983074A (zh) * 2012-11-30 2013-03-20 上海新傲科技股份有限公司 减薄器件层的方法以及衬底的制备方法
CN103258778A (zh) * 2013-05-14 2013-08-21 上海新傲科技股份有限公司 带有空腔的衬底的制备方法
CN103258778B (zh) * 2013-05-14 2016-02-24 上海新傲科技股份有限公司 带有空腔的衬底的制备方法
CN103560105A (zh) * 2013-11-22 2014-02-05 上海新傲科技股份有限公司 边缘光滑的半导体衬底的制备方法
CN112218737A (zh) * 2018-09-14 2021-01-12 胜高股份有限公司 晶片的镜面倒角方法、晶片的制造方法及晶片
CN109360805A (zh) * 2018-09-28 2019-02-19 沈阳硅基科技有限公司 一种图形soi硅片的制备方法
CN113725151A (zh) * 2021-08-30 2021-11-30 上海华虹宏力半导体制造有限公司 互连结构的形成方法
CN113725151B (zh) * 2021-08-30 2024-03-15 上海华虹宏力半导体制造有限公司 互连结构的形成方法
CN115870641A (zh) * 2023-02-20 2023-03-31 湖北三维半导体集成创新中心有限责任公司 一种芯片及其制造方法、封装结构
CN115870641B (zh) * 2023-02-20 2023-05-23 湖北三维半导体集成创新中心有限责任公司 一种芯片及其制造方法、封装结构

Also Published As

Publication number Publication date
CN101599451B (zh) 2013-08-07

Similar Documents

Publication Publication Date Title
CN101599451B (zh) 对带有绝缘埋层的半导体衬底进行边缘倒角的方法
JP2005167190A (ja) 半導体ウェハのダイシング方法
JP2012074601A (ja) 基板処理装置および基板処理方法
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
US20090235952A1 (en) Device and method for wet treating plate-like substrates
US20140323018A1 (en) Polishing device for removing polishing byproducts
CN101599452B (zh) 腐蚀带有绝缘埋层的衬底边缘的方法
EP2461359B1 (en) Method for forming substrate with insulating buried layer
CN108899268B (zh) 一种改善晶圆键合工艺气泡表现的预处理方法
TWI315081B (en) A method and apparatus for cleaning semiconductor substrates
JP2000323736A (ja) シリコン太陽電池の製造方法
CN100435289C (zh) 硅晶片的制造方法
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
US20060170076A1 (en) Apparatus, system, and method for reducing integrated circuit peeling
US20040241961A1 (en) Method for processing soi substrate
CN102983074A (zh) 减薄器件层的方法以及衬底的制备方法
CN106653561A (zh) 一种具有背吸杂能力的300mm重掺硅片的加工方法
WO2020213246A1 (ja) シリコンウェーハのエッチング方法及びエッチング装置
JPS63117445A (ja) 半導体ウエハ−の加工方法
CN102371534A (zh) 晶圆表面的化学机械研磨方法
JP4564351B2 (ja) 半導体ウェーハの分割方法、研削装置および半導体ウェーハ分割システム
JP2004356593A (ja) 半導体ウェハの洗浄方法及び装置
CN101707187B (zh) 一种带有绝缘埋层的晶圆的表面处理方法
JP3395616B2 (ja) 半導体ウエハのエッチング加工方法及びその装置
JP2604126B2 (ja) 半導体ウェハの表面処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant