JPS63117445A - 半導体ウエハ−の加工方法 - Google Patents
半導体ウエハ−の加工方法Info
- Publication number
- JPS63117445A JPS63117445A JP61263573A JP26357386A JPS63117445A JP S63117445 A JPS63117445 A JP S63117445A JP 61263573 A JP61263573 A JP 61263573A JP 26357386 A JP26357386 A JP 26357386A JP S63117445 A JPS63117445 A JP S63117445A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- etching
- dicing
- etching solution
- wax
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 35
- 238000005086 pumping Methods 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- 238000007654 immersion Methods 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 4
- 238000009713 electroplating Methods 0.000 abstract description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 54
- 239000000758 substrate Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体ウェハーの加工方法に関するものである
。
。
半導体ウェハー径の大型化に伴ない半導体ウェハーの厚
さは割れや欠けを防止するために厚くなるが、半導体ウ
ェハーをICチップに分離後パッケージに組込む際は、
パッケージの薄型化を図るためにICチップ厚は薄いこ
とが望ましい。
さは割れや欠けを防止するために厚くなるが、半導体ウ
ェハーをICチップに分離後パッケージに組込む際は、
パッケージの薄型化を図るためにICチップ厚は薄いこ
とが望ましい。
そこで半導体ウェハーにICを形成した後に半導体ウェ
ハー裏面の研磨を行ない、ウェハーの状態でICの薄型
化加工を行なっている。
ハー裏面の研磨を行ない、ウェハーの状態でICの薄型
化加工を行なっている。
従来ICにパン・プ(突起電極)を形成する場合には、
概略第3図に示すような工程で半導体ウェハーからIC
チップ分離までの加工を行なっていた。尚、IC形成ま
での工程の図示は省略する。
概略第3図に示すような工程で半導体ウェハーからIC
チップ分離までの加工を行なっていた。尚、IC形成ま
での工程の図示は省略する。
a)IC形成工程終了
b)グラインディング工程
半導体ウェハー1の裏面を機械研磨する。
C)パンピング工程
電解メッキによりICにバンプ2を形成する。
d)ダイシング工程
e)プレイキング工程
半導体ウェハー1をICチップ5に分離する。
という工程であった。
しかしながら従来の半導体ウェハーの加工方法では、バ
ンプ付ICを製作する場合、裏面をグラインディングし
た後にパンピング及びダイシングを行なっているため、
半導体ウェハーを薄(研磨し過ぎるとパンピング工程あ
るいはダイシング工程で半導体ウェハーが割れてしまう
。特に半導体ウェハーが大口径であると割れやす(なる
。またグラインディング工程とパンピング工程の順序を
入れ変えて、パンピング工程の後にグラインディング工
程を行なうと、グラインディングの衝撃でバンプを破損
したり、バンプ高さのバラツキにより平行度が出ないと
いう問題点が生じる。
ンプ付ICを製作する場合、裏面をグラインディングし
た後にパンピング及びダイシングを行なっているため、
半導体ウェハーを薄(研磨し過ぎるとパンピング工程あ
るいはダイシング工程で半導体ウェハーが割れてしまう
。特に半導体ウェハーが大口径であると割れやす(なる
。またグラインディング工程とパンピング工程の順序を
入れ変えて、パンピング工程の後にグラインディング工
程を行なうと、グラインディングの衝撃でバンプを破損
したり、バンプ高さのバラツキにより平行度が出ないと
いう問題点が生じる。
以上のような理由から半導体ウェハーの超薄型加工が不
可能であるという問題点があった。
可能であるという問題点があった。
本発明の目的は、パンピング工程あるいはダイシング工
程において半導体ウェハーが割れることな(超薄型加工
が可能な半導体ウェハーの加工方法を提供するものであ
る。
程において半導体ウェハーが割れることな(超薄型加工
が可能な半導体ウェハーの加工方法を提供するものであ
る。
上記目的を達成するために、本発明では、半導体ウェハ
ーを所定の深さまでダイシングし、半導体ウェハー表面
に保護のためのワックスを塗布した後に半導体ウェハー
裏面を所定の厚さだけエツチングにより研磨する。
ーを所定の深さまでダイシングし、半導体ウェハー表面
に保護のためのワックスを塗布した後に半導体ウェハー
裏面を所定の厚さだけエツチングにより研磨する。
さらに半導体ウェハーをプレイキングしてICチップに
分離する。
分離する。
以下本発明の実施例を図面に基づいて詳述する。
本発明の第1災施例を第1図を参照しながら説明する。
第1図は本発明の第1実施例による半導体ウェハーの加
工方法を示す工程図であり、各工程では半導体ウェハー
の断面図を模式的に示している。
工方法を示す工程図であり、各工程では半導体ウェハー
の断面図を模式的に示している。
なお、第1実施例および第2実施例(後述する)では、
a)IC形成工程終了、までの工程は従来と同じである
。
a)IC形成工程終了、までの工程は従来と同じである
。
a)IC形成工程終了
b)パンピング工程
電解メッキによりICにバンプ2を形成する。
C)ダイシング工程
半導体ウェハー1の表面からICに沿って所定の深さま
で溝を入れる。
で溝を入れる。
d)ワックス塗布工程
半導体ウェハー1の表面をエツチング液4かも保護する
ためにワックス6を塗布する。
ためにワックス6を塗布する。
e)エツチング工程
半導体ウェハー1をエツチング液4に浸し、所定の厚さ
になるまで半導体ウェハー1の裏面をエツチングする。
になるまで半導体ウェハー1の裏面をエツチングする。
また第1図中には図示してないが、エツチング終了後半
導体ウェハー1を水で洗浄しエツチング液4を洗い流す
。
導体ウェハー1を水で洗浄しエツチング液4を洗い流す
。
更に半導体ウェハー1を溶剤で洗浄し、表面のワックス
6を洗い流す。
6を洗い流す。
f)プレイキング工程
半導体ウェハー1をプレイキングして、ICチップ5に
分離する。
分離する。
上記実施例において半導体ウェハー1の表面保護のため
のワックス6はエツチング液4に対して耐性を有し、か
つ半導体ウェハー1の素子領域に悪影響を及ぼさず、ま
た特定の溶剤で容易に洗浄できる材料でなければならな
い。このようなワック゛ス材としては、ふっ素糸樹脂な
どが適当である。
のワックス6はエツチング液4に対して耐性を有し、か
つ半導体ウェハー1の素子領域に悪影響を及ぼさず、ま
た特定の溶剤で容易に洗浄できる材料でなければならな
い。このようなワック゛ス材としては、ふっ素糸樹脂な
どが適当である。
またエツチング液4昏工半導体ウェハー1に対するエツ
チング速度が安定しており、かつ半導体ウェハー1内で
のエツチング加工量のバラツキが小さいことが必要であ
る。このようなエツチング液としては、例えば半導体ウ
ェハー1の材質がシリコンである場合は、ぶつ酸、硝酸
、酢酸の混酸等が適当である。
チング速度が安定しており、かつ半導体ウェハー1内で
のエツチング加工量のバラツキが小さいことが必要であ
る。このようなエツチング液としては、例えば半導体ウ
ェハー1の材質がシリコンである場合は、ぶつ酸、硝酸
、酢酸の混酸等が適当である。
またエツチングの際は途中で半導体ウェハー1を揺動し
エツチング液4を光分に攪拌するか、あるいはエツチン
グ液4を半導体ウェハー1に垂直に吹きつけるような機
構とし、半導体ウェハー1内で均一なエツチングが進む
ようにする必要がある。
エツチング液4を光分に攪拌するか、あるいはエツチン
グ液4を半導体ウェハー1に垂直に吹きつけるような機
構とし、半導体ウェハー1内で均一なエツチングが進む
ようにする必要がある。
次に、本発明の第2実施例を第2図を参照しながら説明
する。第2図は第1図と同様に本発明による半導体ウェ
ハーの加工方法を示す工程図であリ、各工程では半導体
ウェハーの断面図を模式的に示している。
する。第2図は第1図と同様に本発明による半導体ウェ
ハーの加工方法を示す工程図であリ、各工程では半導体
ウェハーの断面図を模式的に示している。
a)〜b)の工程は第1実施例と同様であるので説明を
省略する。
省略する。
C)ダイシング工程
半導体ウェハー1を所定の残厚までダイシングする。こ
のときダイシング残厚6はエツチングする厚みより薄く
しておく。
のときダイシング残厚6はエツチングする厚みより薄く
しておく。
d)ワックス塗布工程
半導体ウェハー1をワックス6で石英等の支持基板7に
固定する。ここでワックス3は半導体ウェハー1の表面
保護及び支持基板7との接着層の働きをする。
固定する。ここでワックス3は半導体ウェハー1の表面
保護及び支持基板7との接着層の働きをする。
e)エツチング工程
半導体ウェハー1を支持基板7ごとエツチング液4に浸
し、゛半導体ウェハー1が所定の厚さになるまで裏面を
エツチングする。
し、゛半導体ウェハー1が所定の厚さになるまで裏面を
エツチングする。
ダイシング残厚6はエツチングする厚さより薄いので、
エツチングが終了したとき半導体ウェハー1&X I
Cチップ5に分離された状態で支持基板7に固定されて
いる。
エツチングが終了したとき半導体ウェハー1&X I
Cチップ5に分離された状態で支持基板7に固定されて
いる。
更に第2図中には図示していないが、エツチング終了後
生導体ウェハー1を支持基板Zごと水で洗浄しエツチン
グ液4を洗い流す。
生導体ウェハー1を支持基板Zごと水で洗浄しエツチン
グ液4を洗い流す。
f)ワックス洗浄工程
半導体ウェハー1を支持基板7ごと溶剤で洗浄する。所
定の厚さまでエツチングした時点で半導体ウェハー1は
ICチップ5に分離されているので、接着層となってい
るワックス3を洗い流せばプレイキングを行なわずにI
Cチップ5が単体で得られる。
定の厚さまでエツチングした時点で半導体ウェハー1は
ICチップ5に分離されているので、接着層となってい
るワックス3を洗い流せばプレイキングを行なわずにI
Cチップ5が単体で得られる。
上記第2実施例では1.半導体ウェノ)−1の裏面のエ
ツチングとICチップ5への分離が1工程で行なえ、ま
たICチップ5側面には単結晶の弁開による欠けや突起
がな(平滑な切断面が得られる、という利点がある。
ツチングとICチップ5への分離が1工程で行なえ、ま
たICチップ5側面には単結晶の弁開による欠けや突起
がな(平滑な切断面が得られる、という利点がある。
以上の説明で明らかなように、本発明によれば従来パン
ピング、ダイシング工程の前に行なっていた半導体ウェ
ハーの裏面研磨をこれらの工程の後に行ない、かつ機械
的なグラインディングではな(エツチングにより裏面研
磨を行なうので半導体ウェハーに機械的なダメージを与
えず割れを防止できる。
ピング、ダイシング工程の前に行なっていた半導体ウェ
ハーの裏面研磨をこれらの工程の後に行ない、かつ機械
的なグラインディングではな(エツチングにより裏面研
磨を行なうので半導体ウェハーに機械的なダメージを与
えず割れを防止できる。
従って従来不可能であったバンブ付の半導体ウェハーの
超薄型加工が可能となるという効果がある。
超薄型加工が可能となるという効果がある。
第1図は本発明の第1実施例を示す半導体ウェハーの加
工方法の工程図、第2図は本発明の第2実施例を示す工
程図、第3図は従来例を示す工程図である。 1・・・・・・半導体ウェハー、2・・・・・・バンプ
、6・・・・・・ワックス、 4・・・・・・エ
ツチング液、5・・・・・・ICチップ、 6・・
・・・・ダイシング残厚、7・・・・・・支持基板。 第 1 図 第 2 図 第3図
工方法の工程図、第2図は本発明の第2実施例を示す工
程図、第3図は従来例を示す工程図である。 1・・・・・・半導体ウェハー、2・・・・・・バンプ
、6・・・・・・ワックス、 4・・・・・・エ
ツチング液、5・・・・・・ICチップ、 6・・
・・・・ダイシング残厚、7・・・・・・支持基板。 第 1 図 第 2 図 第3図
Claims (1)
- ICの形成を終了した半導体ウェハーの加工方法にお
いて、パンピング工程、ダイシング工程、半導体ウェハ
ーのICが形成された面に保護のためのワックスを塗布
する工程、ワックスを塗布した半導体ウェハーをエッチ
ング液中に浸漬し半導体ウェハーの裏面をエッチングす
る工程、エッチングが終了した半導体ウェハーからエッ
チング液及びワックスを洗い流す洗浄工程、半導体ウェ
ハーをICチップに分離する工程を有することを特徴と
する半導体ウェハーの加工方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61263573A JPS63117445A (ja) | 1986-11-05 | 1986-11-05 | 半導体ウエハ−の加工方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61263573A JPS63117445A (ja) | 1986-11-05 | 1986-11-05 | 半導体ウエハ−の加工方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63117445A true JPS63117445A (ja) | 1988-05-21 |
Family
ID=17391426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61263573A Pending JPS63117445A (ja) | 1986-11-05 | 1986-11-05 | 半導体ウエハ−の加工方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63117445A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224299A (ja) * | 1993-01-25 | 1994-08-12 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割方法及び分割システム |
US6184109B1 (en) | 1997-07-23 | 2001-02-06 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
US6294439B1 (en) | 1997-07-23 | 2001-09-25 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
US6337258B1 (en) | 1999-07-22 | 2002-01-08 | Kabushiki Kaisha Toshiba | Method of dividing a wafer |
US6730579B1 (en) | 1999-02-05 | 2004-05-04 | Sharp Kabushiki Kaisha | Method of manufacturing a semiconductor dice by partially dicing the substrate and subsequent chemical etching |
JP2006237492A (ja) * | 2005-02-28 | 2006-09-07 | Dainippon Screen Mfg Co Ltd | ウエハ処理装置 |
JP2010538468A (ja) * | 2007-08-28 | 2010-12-09 | スリーエム イノベイティブ プロパティズ カンパニー | 半導体ダイの製造方法及びこれにより得られる半導体ダイを含む半導体デバイス |
CN109346403A (zh) * | 2018-09-26 | 2019-02-15 | 广西桂芯半导体科技有限公司 | 一种晶圆的减薄方法 |
-
1986
- 1986-11-05 JP JP61263573A patent/JPS63117445A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224299A (ja) * | 1993-01-25 | 1994-08-12 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割方法及び分割システム |
US6184109B1 (en) | 1997-07-23 | 2001-02-06 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
US6294439B1 (en) | 1997-07-23 | 2001-09-25 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
US6730579B1 (en) | 1999-02-05 | 2004-05-04 | Sharp Kabushiki Kaisha | Method of manufacturing a semiconductor dice by partially dicing the substrate and subsequent chemical etching |
US6337258B1 (en) | 1999-07-22 | 2002-01-08 | Kabushiki Kaisha Toshiba | Method of dividing a wafer |
JP2006237492A (ja) * | 2005-02-28 | 2006-09-07 | Dainippon Screen Mfg Co Ltd | ウエハ処理装置 |
JP2010538468A (ja) * | 2007-08-28 | 2010-12-09 | スリーエム イノベイティブ プロパティズ カンパニー | 半導体ダイの製造方法及びこれにより得られる半導体ダイを含む半導体デバイス |
KR101413380B1 (ko) * | 2007-08-28 | 2014-06-30 | 쓰리엠 이노베이티브 프로퍼티즈 캄파니 | 반도체 다이의 제조방법, 상기 방법으로 제조된 반도체다이를 포함하는 반도체 소자 |
CN109346403A (zh) * | 2018-09-26 | 2019-02-15 | 广西桂芯半导体科技有限公司 | 一种晶圆的减薄方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6245677B1 (en) | Backside chemical etching and polishing | |
JP3447602B2 (ja) | 半導体装置の製造方法 | |
JP2000031185A (ja) | 半導体装置の製造方法 | |
US10510626B2 (en) | Method for use in manufacturing a semiconductor device die | |
JPH02100319A (ja) | 半導体装置の製造方法 | |
KR101160538B1 (ko) | 반도체장치의 제조방법 | |
US6113721A (en) | Method of bonding a semiconductor wafer | |
US6337257B1 (en) | Semiconductor device and method of manufacturing the same | |
US6656820B2 (en) | Method for manufacturing a semiconductor device having a reliable thinning step | |
US10933618B2 (en) | Carrier plate removing method | |
US6017822A (en) | Method of thinning semiconductor wafer of smaller diameter than thinning equipment was designed for | |
JPS63117445A (ja) | 半導体ウエハ−の加工方法 | |
US7498236B2 (en) | Silicon wafer thinning end point method | |
EP0860862A2 (en) | Method of manufacturing a bonding substrate | |
JPH06275717A (ja) | ウエハはがし方法 | |
JP3803214B2 (ja) | 半導体装置の製造方法 | |
JPH0697017A (ja) | 半導体装置の製造方法 | |
JPH03101128A (ja) | 半導体チップの製造方法 | |
JPH06124928A (ja) | 半導体装置の製法 | |
JP3798760B2 (ja) | 半導体ウェハの形成方法 | |
JPH0837169A (ja) | 半導体基板の研削方法及び研削装置及び半導体装置の製造方法 | |
JP2005093964A (ja) | 半導体装置の製造方法 | |
JP2001297957A (ja) | 化合物半導体ウェハ | |
US6764573B2 (en) | Wafer thinning techniques | |
JPH06325991A (ja) | 半導体素子の製造方法 |