JPH0917757A - 半導体基板を研磨のために予備整形する方法とその構造 - Google Patents

半導体基板を研磨のために予備整形する方法とその構造

Info

Publication number
JPH0917757A
JPH0917757A JP8165246A JP16524696A JPH0917757A JP H0917757 A JPH0917757 A JP H0917757A JP 8165246 A JP8165246 A JP 8165246A JP 16524696 A JP16524696 A JP 16524696A JP H0917757 A JPH0917757 A JP H0917757A
Authority
JP
Japan
Prior art keywords
substrate
major surface
semiconductor
holder
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8165246A
Other languages
English (en)
Inventor
Fernando A Bello
フェルナルド・エー・ベロ
James B Hall
ジェームス・ビー・ホール
Earl W O'neal
アール・ダブリュー・オニール
James S Parsons
ジェームス・エス・パーソンズ
Cindy Welt
シンディー・ウェルト
George W Bailey
ジョージ・ダブリュー・バイレー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0917757A publication Critical patent/JPH0917757A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 より強化された平面度を有する基板を作成す
る方法および構造を提供する。 【解決手段】 研磨に備えて半導体ウェーハ２０の主表
面２１，２２を予備整形する方法には、主表面２１，２
２が凹面形状を有するように整形する段階が含まれる。
好適な方法においては、凹面形状を形成するためにエッ
チング工程が用いられる。この凹面形状は、研磨後にき
わめて平坦になる開始ウェーハとなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に半導体処理に関
し、さらに詳しくは、非常に平坦な半導体基板を作成す
る方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】半導
体産業は、より小型でより複雑な幾何学形状を組み込む
集積回路（ＩＣ）を設計しつつある。その結果、このよ
うな装置を製造するために用いられる材料と設備に課せ
られる制約は、ますます厳しくなりつつある。たとえ
ば、ＩＣ装置を構築するために用いられる半導体基板ま
たはウェーハは、欠陥集中度が低く、きわめて平坦でな
ければならない。
【０００３】半導体基板を作成する技術は周知のもので
ある。半導体材料のインゴットが成長し整形されると、
個別の基板に切断され、その後ラップ研磨または研削工
程を経て、より平坦で平行なものになる。次に、エッジ
研削工程を用いて基板のエッジが丸められる。エッジの
研削後に、基板はエッチングを受けて、加工上の損傷お
よび汚染を取り除く。最後に基板は、片面または両面を
研磨され、ＩＣ装置の製造が可能な状態の開始基板（st
arting substrate）となる。
【０００４】通常、基板の平面度は、総厚変動（ＴＴ
Ｖ：total thickness variation ）と地点焦点面偏差
（ＳＦＰＤ：site focal plane deviation）などのパラ
メータにより特徴付けられる。基板のＴＴＶとは、基板
の表面全体で測定した最小厚と最大厚との差である。Ｓ
ＰＦＤは、選択された焦点面の上方または下方の最大距
離であり、前面基準（front side reference）または背
面基準（back side reference ）を用いて測定される。
通常、基板上の多くの地点を測定して焦点面偏差を求
め、特定の焦点面偏差値（たとえば０．５ミクロン未
満）を満たす地点の数により収率（yield ）が決定され
る。背面基準のＳＰＦＤ（前面基準のＳＰＦＤよりも厳
格な基準となる）を用いると、焦点面偏差は基板の背面
に平行で、測定される地点の中心を含む基準面に基づき
計算される。
【０００５】より平坦な基板を得ることに関して進歩は
見られるが、平面度がより強化された基板を生産して、
半導体産業をより小型でより複雑な幾何学形状を持つＩ
Ｃ設計に向けて推し進めるための方法および構造が依然
として必要である。また、対費用効果に優れ、再現可能
な方法でこのような基板を製造することが有利である。
【０００６】
【実施例】一般に、本発明は、研磨に備えて特定の形状
または表面の立体形状を有する半導体基板を製造する方
法を提供する。特に、本発明は、片方または両方の主表
面が凹面形状の基板を提供する。言い換えれば、中央部
がエッジ部より薄く、少なくとも基板の片面で、エッジ
部から中央部に向かうにつれて厚みが漸進的に薄くなる
予備整形された基板が提供される。予備整形基板は、そ
の後の研磨工程を経て平面度が強化された開始基板とな
る。以下の詳細な説明と共に、図１ないし図３を参照す
ると本発明をより良く理解することができる。
【０００７】半導体産業がより小型の幾何学形状を有す
る装置に向かうので、半導体チップの製造業者には開始
基板（すなわち研磨を受けた基板）が背面基準を用いて
０．５ミクロン未満のＳＰＦＤに対し１００％の収率を
呈することを要求するものがある。すなわち、開始基板
は、１００％の被測定地点において焦点面偏差が０．５
ミクロン未満でなければならない。通常、１５０ミリメ
ートル（mm）の基板上では約４５地点が測定される。従
来技術による基板作成方法では、この厳しい条件を再現
可能に対費用効果の優れたやり方で満足することができ
ない。
【０００８】図１は、エッチング工程を経て、前工程段
階による作業損傷および汚染を除去した後（すなわち研
磨前）の典型的な従来技術による基板を示す。半導体基
板またはウェーハ１０には、主表面１１，１２と、中央
部１３と、エッジ部１４とが含まれる。基板１０をエッ
チングするために、通常、製造業者はフッ酸（ＨＦ），
硝酸（ＨＮＯ3 ）および酢酸の混合液を用いる。処理装
置には、通常、エッチング液を保持するためのタンクを
有する酸性シンクと、基板を水中ですすぐための１つ以
上の場所とが含まれる。この工程は、本来は、多くの基
板を一括して処理する。普通は、基板はドラム形または
樽形の装置に入れられ、この装置がエッチング液内で回
転して均一に除去を行おうとする。
【０００９】図１に示されるように、基板１０は凸面形
状をしている。すなわち、中央部１３がエッジ部１４よ
り厚い。通常、基板１０は中央部１３において、エッジ
部１４よりも約０．５ミクロンないし約３．０ミクロン
厚い。この凸面形状は、基板のエッジ部を中央部より高
速でエッチングする従来のエッチング方法のためにでき
る。すなわち、これらの方法は、基板１０のエッジ部１
４から、中央部１３よりも多くの材料を除去する。
【００１０】次に基板１０が研磨されると、この凸面形
状はさらに大きくなる。これは、研磨過程の力学によ
り、中央部よりエッジ部のほうが材料が高速で優先的に
除去されるためである。その結果、研磨後は、基板１０
の平面度は非常に低下する。通常、基板１０は背面基準
を用いて０．５ミクロン未満のＳＦＰＤに対し、約４０
％の収率を有する。すなわち、測定された地点のうち、
わずか約４０％の地点しか０．５ミクロン未満という焦
点面偏差条件を満たさない。
【００１１】平面度を改善するための報告されている従
来技術の１つに、研磨後の平面度を改善するためにエッ
チング後に平坦な基板（すなわち厚みの変動がほとんど
ない基板）を得ることに焦点を置くものがある。しか
し、研磨工程の力学により、エッチングの後でもっと平
坦なウェーハでも研磨後は凸面形状になる。
【００１２】図２は、本発明により予備整形された半導
体基板またはウェーハ２０の拡大断面図である。基板２
０は、主表面２１，２２と、中央部２３と、エッジ部２
４とを有する。図２に図示されるように、基板２０は、
主表面２１，２２が凹面形状になるよう予備整形され
る。すなわち、エッジ部２４が中央部２３よりも厚くな
っており、エッジ部２４から中央部２３に向かうに従っ
て漸進的に基板２０の厚みが薄くなる。好ましくは、基
板２０はエッジ部２４において、中央部２３の基板２０
の厚みよりも約１．０ないし２．０ミクロン大きい厚み
を有する。図２では、両方の主表面２１，２２が凹面形
状になっているが、用途によっては、その後で研磨され
る主表面だけを凹面形状にすることが求められる。
【００１３】この後、基板２０が、たとえばR.Wells に
付与され、モトローラ社に譲渡された米国特許第５，３
８９，５７９号に開示された工程などの両面研磨工程を
用いて研磨されると、基板２０は、背面基準を用いる
０．５ミクロン未満のＳＰＦＤ試験に対し１００％の収
率を有する。すなわち、研磨後に試験された基板２０上
の１００％の地点において、０．５ミクロン未満の焦点
面偏差という条件が満たされる。これは、従来技術によ
る基板１０に比べ大きく改善されている。
【００１４】ここで、基板２０を形成する好適な方法を
説明する。図３は、基板２０を形成する装置３０の概略
図である。装置３０は、エッチング液３２を含むタンク
３１を備える。好ましくは、タンク３１は二重壁（すな
わち内壁が外壁から距離を隔てて置かれる）のカスケー
ド漕設計である。通常、タンク３１は、エッチングされ
る基板の直径より約１００mmないし１３０mm大きい幅５
１を有する。
【００１５】バッフル板３３がタンク３１の底にある。
バッフル板３３には、一連の穴３４がある。通常、穴３
４の直径は約３．０mmないし約７．０mmの範囲で、約
７．０mmないし１４．０mmの範囲の距離を隔てて配置さ
れる。好ましくは、穴３４は基板が置かれる位置（すな
わちタンク３１の中央）の下方に集中する。バッフル板
３３の穴の数は、それより多くても少なくてもよい。
【００１６】吸い込み管路３６が、ポンプ３７からタン
ク３１内の入口４３まで敷設される。入口４３は、好ま
しくはタンク３１の底または下面の中央に位置する。ポ
ンプ３７は、貯蔵漕３８からタンク３１にエッチング液
３２を吸い上げる。供給管路３９が貯蔵漕３８からポン
プ３７まで敷設される。ポンプ３７は、たとえば毎分約
１１５リットル（LPM ）までの流速が可能な耐酸性ポン
プにより構成される。貯蔵漕３８は、たとえば摂氏５０
度以上の温度にエッチング液３２を維持することのでき
る１９０リットル（約５０ガロン）の容量をもつ耐酸性
漕によって構成される。このような貯蔵漕は、当技術で
は周知である。
【００１７】基板４２（点線で図示）を把持するホルダ
４１がエッチング液３２内に置かれる。ホルダ４１は、
たとえば、ドラム形または樽形のホルダである。このよ
うなホルダは、通常、１対の対向して間隔を隔てて置か
れるエンドキャップにより構成され、これらの対向エン
ドキャップ間に延在する複数のアームまたはバーで共に
保持される。このようなホルダは、当技術では周知のも
のである。好ましくは、ホルダ４１は、Fluroware Inc.
から販売される低プロファイル／最小接触エッチング・
カセットなどのウェーハ・ボートまたはカセットを保持
することのできる設計により構成される。低プロファイ
ル／最小接触エッチング・カセットがホルダ４１内で基
板４２を保持するために好適であるのは、このようなカ
セットを用いることによりエッチング液３２が基板４２
を挟んで自由に流れることができ、基板４２に対する接
触を最小限に留めるからである。好ましくは、ホルダ４
１は、対向エンドキャップ間に延在するアームまたはバ
ーの直径が小さくなるように設計され、エッチング液３
２が基板４２を挟んでさらに自由に流れることができる
ようにする。
【００１８】モータ４４が駆動手段４６によりホルダ４
１に結合され、矢印５４により示されるようにエッチン
グ液３２内でホルダ４１と基板４２とを回転させる。モ
ータ４４は、毎分１０ないし１００回転（rpm ）の範囲
でホルダ４１を回転させることができる。駆動手段４６
は、たとえば、耐酸性ベルトまたはチェーンによって構
成される。あるいは、ホルダ４１は、直接駆動手段を用
いて回転される。このような手段および装置は、当技術
では周知のものである。
【００１９】エッチング工程の間、エッチング液３２は
貯蔵漕３８から入口４３を通りタンク３１に吸い上げら
れる。バッフル板３３は、エッチング液３２がタンク３
１に入るときの有効力を分散させるよう機能し、エッチ
ング液３２の流れがホルダ４１の下側に近づくにつれて
層流になるようにする。言い換えると、バッフル板３３
は乱流を減らす。バッフル板３３は、エッチング液３２
の流れを直接ホルダ４１の下方に集める作用も行う。エ
ッチング液３２は、タンク３１の内壁の上を越えて流れ
（矢印５６により示されるように）、タンク３１の外壁
内に収容される。エッチング液３２は、戻り管路４８を
通り貯蔵漕３８に戻る。
【００２０】図２に示される凹面形状とするために、基
板４２を把持するホルダ４１がエッチング液３２内に置
かれ、約５ないし約５０rpm の範囲の速度で回転され
る。たとえば、基板４２が１２５mmまたは１５０mmの基
板により構成されるとき、ホルダ４１は約４０rpm で回
転する。通常、ホルダ４１は、タンク３１内で実質的に
中央に配置され、ホルダ４１の下側とバッフル板３３の
上側との距離５２が基板４２の直径の約半分に等しくな
るようにする。また、基板４２は、通常は約６．５mm
（約０．２５インチ）ほど互いに距離を隔てて置かれ
る。
【００２１】エッチング液３２は、通常は、ＨＮＯ3 ／
ＨＦ／酢酸および水の混合液により構成される。好まし
くは、エッチング液３２は約４１％のＨＮＯ3 ，約１８
％のＨＦ，約３３％の酢酸および約８％の水によって構
成される。通常、エッチング液３２は、約摂氏５５度な
いし約摂氏６５度の範囲の温度に維持され、好適な温度
は約摂氏６０度である。ポンプ３７は、好ましくは、約
３５ないし約４０LPMの範囲の流速でエッチング液３２
を吸い上げる。これらの好適な工程条件において、毎分
約７５ミクロンの中心除去速度が得られ、基板のエッジ
周囲では多少除去速度が遅くなる。好ましくは、エッチ
ング液３２には、ＨＮＯ3 ：ＨＦの２：５の混合液を定
期的に補給する。
【００２２】通常、基板４２は、ラップ研磨または研削
の前工程により約１２ミクロンの損傷を受けており、こ
のような損傷を除去して、基板４２の中央部が基板４２
のエッジ部より約１．０ないし約２．０ミクロン低い凹
面形状とするには、約２０秒の範囲のエッチング時間が
適している。
【００２３】基板をエッチングする前に、基板は約０．
５０ミクロン以下のＴＴＶを有し、深さまたは厚みが実
質的に均一な表面損傷（すなわち最小局所損傷）を有
し、側面間で先細りではなく中心に関して対称の基板厚
を有することが好ましい。また、基板間の厚みの変動は
±約６．０ないし約７．０ミクロンを越えないことが好
ましい。
【００２４】上記の半導体ウェーハを予備整形する方法
により、製造業者は同時に数個のウェーハを処理するこ
とができるので、この方法が好ましい。これは時間と材
料費の節約となる。主表面の片方しか予備整形されない
場合は、もう一方の主表面を保護するために厚い保護層
が用いられる。このような保護層とそれを形成する方法
とは、当技術では周知のものである。
【００２５】以上、凹面または腕形の形状を有する基板
とそれを形成する方法とが提供されたことが理解頂けよ
う。この凹面形状は基板を研磨する前に形成される。基
板が研磨されると、従来の開始基板に比べ平面度が強化
された開始基板が提供される。
【図面の簡単な説明】
【図１】従来技術による半導体基板の拡大断面図であ
る。
【図２】本発明による半導体基板の拡大断面図である。
【図３】図２の半導体基板を形成する装置の概略図であ
る。
【符号の説明】
３０ 基板形成装置 ３１ タンク ３２ エッチング液 ３３ バッフル板 ３４ （バッフル板の）穴 ３６ 吸い込み管路 ３８ 貯蔵漕 ３９ 供給管路 ４１ ホルダ ４２ 基板 ４３ 入口 ４４ モータ ４６ 駆動手段 ４８ 戻り管路 ５１ タンクの幅 ５２ ホルダとバッフル板との間隔 ５４ ホルダと基板の回転方向 ５６ エッチング液の流れ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アール・ダブリュー・オニール アメリカ合衆国アリゾナ州スコッツデー ル、イースト・エア・リブレ・レーン6802 (72)発明者 ジェームス・エス・パーソンズ アメリカ合衆国アリゾナ州スコッツデー ル、イースト・オーク・ストリート6920 (72)発明者 シンディー・ウェルト アメリカ合衆国アリゾナ州スコッツデー ル、ノース・エィティファースト14022 (72)発明者 ジョージ・ダブリュー・バイレー アメリカ合衆国アリゾナ州ギルバート、ウ ェスト・レア・レーン958

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 研磨のために半導体基板を予備整形する
    方法であって：第１主表面（２１）と、前記第１主表面
    の反対側に位置する第２主表面（２２）とを有する半導
    体基板（２０）を設ける段階；および前記第１主表面
    （２１）と前記第２主表面（２２）の１つが、半導体基
    板の研磨前に凹面形状を有するように前記半導体基板を
    整形する段階；によって構成されることを特徴とする方
    法。
  2. 【請求項２】 研磨に備えて半導体ウェーハを整形する
    工程であって：第１主表面（２１）と、前記第１主表面
    の反対側に位置する第２主表面（２２）とを有する半導
    体ウェーハ（２０）をエッチング液（３２）内に配置す
    る段階；および前記第１主表面（２１）および前記第２
    主表面（２２）が凹面形状を有するように前記半導体ウ
    ェーハ（２０）を前記エッチング液（３２）内でエッチ
    ングする段階；によって構成されることを特徴とする工
    程。
  3. 【請求項３】 その後の研磨に備えて基板を予備整形す
    る方法であって：エッジ部（２４）と中央部（２３）と
    を有する基板（２０）を設ける段階；およびエッジ部
    （２４）が中央部（２３）より厚くなるように前記基板
    （２０）を整形して、前記基板（２０）がエッジ部（２
    ４）から中央部（２３）に向かうに従って漸進的に薄く
    なる厚みを有するようにする段階；によって構成される
    ことを特徴とする方法。
JP8165246A 1995-06-26 1996-06-04 半導体基板を研磨のために予備整形する方法とその構造 Pending JPH0917757A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US49451095A 1995-06-26 1995-06-26
US512050 1995-08-07
US494510 1995-08-07
US08/512,050 US5968849A (en) 1995-06-26 1995-08-07 Method for pre-shaping a semiconductor substrate for polishing and structure

Publications (1)

Publication Number Publication Date
JPH0917757A true JPH0917757A (ja) 1997-01-17

Family

ID=27051436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8165246A Pending JPH0917757A (ja) 1995-06-26 1996-06-04 半導体基板を研磨のために予備整形する方法とその構造

Country Status (5)

Country Link
US (1) US5968849A (ja)
EP (1) EP0750967A3 (ja)
JP (1) JPH0917757A (ja)
KR (1) KR970003587A (ja)
TW (1) TW357405B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11302878A (ja) * 1998-04-21 1999-11-02 Speedfam-Ipec Co Ltd ウエハ平坦化方法，ウエハ平坦化システム及びウエハ
DE19841473A1 (de) * 1998-09-10 2000-03-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer hochebenen Halbleiterscheibe
JP2000124235A (ja) * 1998-10-16 2000-04-28 Oki Electric Ind Co Ltd 樹脂封止半導体装置
US6162702A (en) * 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
DE102005043657B4 (de) * 2005-09-13 2011-12-15 Infineon Technologies Ag Chipmodul, Verfahren zur Verkapselung eines Chips und Verwendung eines Verkapselungsmaterials
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
US8602482B2 (en) * 2011-03-30 2013-12-10 GM Global Technology Operations LLC Closure assembly and method of manufacturing same
RU2536328C2 (ru) * 2013-04-01 2014-12-20 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Способ утоньшения фоточувствительного слоя матричного фотоприемника
SE539659C2 (sv) 2014-05-27 2017-10-24 Scania Cv Ab Växellåda för fordon samt fordon, som innefattar en sådan växellåda
WO2015183159A1 (en) 2014-05-27 2015-12-03 Scania Cv Ab Gearbox for vehicles and vehicles comprising such a gearbox
CN110962039A (zh) * 2018-09-29 2020-04-07 康宁股份有限公司 载体晶片和形成载体晶片的方法
CN110010458B (zh) * 2019-04-01 2021-08-27 徐州鑫晶半导体科技有限公司 控制半导体晶圆片表面形貌的方法和半导体晶片

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2865125A (en) * 1954-11-22 1958-12-23 Turco Products Inc Apparatus for selectively contouring a metal part by etching
DE1621510A1 (de) * 1967-03-23 1971-04-29 Siemens Ag Loesungsmittelgemisch mit Salpetersaeure und Flusssaeure zum nasschemischen AEtzen von Silizium
JPS4936792B1 (ja) * 1970-10-15 1974-10-03
US3914846A (en) * 1972-06-15 1975-10-28 Us Navy High density InSb PV IR detectors
US3964957A (en) * 1973-12-19 1976-06-22 Monsanto Company Apparatus for processing semiconductor wafers
US3977926A (en) * 1974-12-20 1976-08-31 Western Electric Company, Inc. Methods for treating articles
US4251317A (en) * 1979-04-30 1981-02-17 Fairchild Camera And Instrument Corporation Method of preventing etch masking during wafer etching
JPS6056868A (ja) * 1983-09-08 1985-04-02 Nec Corp 研摩装置
US4579760A (en) * 1985-01-08 1986-04-01 International Business Machines Corporation Wafer shape and method of making same
JPS6239173A (ja) * 1985-08-14 1987-02-20 Nec Corp ウエハ研摩装置
FR2625190A1 (fr) * 1987-12-23 1989-06-30 Trt Telecom Radio Electr Procede de metallisation d'un substrat en silice, quartz, verre, ou en saphir et substrat obtenu par ce procede
US4940507A (en) * 1989-10-05 1990-07-10 Motorola Inc. Lapping means and method
EP0579298B1 (en) * 1992-06-15 1997-09-03 Koninklijke Philips Electronics N.V. Method of manufacturing a plate having a plane main surface, method of manufacturing a plate having parallel main surfaces, and device suitable for implementing said methods
DE4224395A1 (de) * 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
JPH08274050A (ja) * 1995-03-29 1996-10-18 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法

Also Published As

Publication number Publication date
TW357405B (en) 1999-05-01
EP0750967A2 (en) 1997-01-02
KR970003587A (ko) 1997-01-28
EP0750967A3 (en) 1998-05-13
US5968849A (en) 1999-10-19

Similar Documents

Publication Publication Date Title
JP4835069B2 (ja) シリコンウェーハの製造方法
US6482749B1 (en) Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
US9093498B2 (en) Method for manufacturing bonded wafer
JP3802507B2 (ja) 半導体装置の製造方法
US6376335B1 (en) Semiconductor wafer manufacturing process
KR19980703246A (ko) 실리콘 절연체 웨이퍼의 제조를 위한 싱글-에치 스톱 공정
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JPH0917757A (ja) 半導体基板を研磨のために予備整形する方法とその構造
JP2000235941A (ja) 半導体ウェハ、半導体ウェハの製造方法および該製造方法の使用
US6113721A (en) Method of bonding a semiconductor wafer
US8435417B2 (en) Method of manufacturing semiconductor device
US20010039101A1 (en) Method for converting a reclaim wafer into a semiconductor wafer
JP2000323736A (ja) シリコン太陽電池の製造方法
EP0187307B1 (en) Improved wafer shape and method of making same
JPH08107091A (ja) Ｓｏｉ基板の製法
EP0860862B1 (en) Method of manufacturing a bonding substrate
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JP3188902B2 (ja) シリコンウエハのエッチング方法及びこれを用いるエッチング溶液
JPS63117445A (ja) 半導体ウエハ−の加工方法
JP4232148B2 (ja) 貼り合わせ基板の製造方法
JP2010040549A (ja) 半導体ウェーハ及びその製造方法
JP3945130B2 (ja) 張り合わせ誘電体分離ウェーハの製造方法
JP2719276B2 (ja) 張り合わせｓｏｉウェーハの製法
JP3161007B2 (ja) ＩｎＰ単結晶鏡面ウェハの製造方法
JPH05109693A (ja) Ｓｏｉ基板の製造方法