JP2000235941A - 半導体ウェハ、半導体ウェハの製造方法および該製造方法の使用 - Google Patents
半導体ウェハ、半導体ウェハの製造方法および該製造方法の使用Info
- Publication number
- JP2000235941A JP2000235941A JP2000035976A JP2000035976A JP2000235941A JP 2000235941 A JP2000235941 A JP 2000235941A JP 2000035976 A JP2000035976 A JP 2000035976A JP 2000035976 A JP2000035976 A JP 2000035976A JP 2000235941 A JP2000235941 A JP 2000235941A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- polishing
- thickness
- wafer
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
- B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
Abstract
線幅を有する電子素子を製造するために適しておりかつ
エッジ領域におけるローカルな幾何学形状に関する良好
なSFQR有している半導体ウェハを提供すること。 【解決手段】 前面および裏面を備えかつ半導体ウェハ
の前面における平面パターンの部分領域に関連した平坦
度が次のように特徴付けられている、すなわち0.13
μmに等しいまたはそれより小さいローカルな最大平坦
度SFQRmaxおよび半導体ウェハの中心領域における
SFQR個別値とは顕著には異なっていない、半導体ウ
ェハのエッジ領域におけるSFQR個別値によって特徴
付けられている半導体ウェハ。
Description
て改善された平坦性を有する半導体ウェハおよびこの形
式の半導体ウェハを製造するための方法に関する。高度
な平坦性を有する半導体ウェハは、半導体産業に使用す
るのに、殊に0.13μmに等しいまたはそれより小さ
い線幅を有する電子素子を製造するために適している。
り小さい線幅を有する電子素子を製造するために適して
いるはずである半導体ウェハは、多数の特別な特性を有
していなければならない。特別に重要な特性は半導体ウ
ェハのローカルな平坦性である。今日のステッパ技術で
は、半導体ウェハの1つの面のすべての部分領域におけ
る最適なローカルな平坦性が要求される。過去において
は多方面において普通であった裏面に関連付けられたグ
ローバルな平坦性尺度(GBIR;以前はTTVと称さ
れていた)およびローカルな平坦性尺度(SBIR;以
前はLTVと称されていた)に代わって、ウェア面のす
べての部分領域におけるステッパの集束能力を考慮する
平坦性尺度が登場してきている。このような平坦性尺度
はSFQR(site front- surface referenced least s
quares/range=定められたディメンジョンの素子面に
対して、最小二乗誤差に関して定義されている前面の正
および負の偏差の領域)である。大きさSFQRmaxは
半導体ウェハにおけるすべての素子面に対する最高のS
FQR値を指示している。一般に知られているファウス
トルール(Faustregel)は、半導体ウェハのSFQR
max値が、このウェハにおいて可能な、その上に製造す
べき半導体素子の半導体ウェハの線幅に等しいかまたは
それより小さくなければならないことをいうものであ
る。この値を上回ると、ステッパの集束問題、ひいては
当該の素子の損失が生じることになる。
リシングプロセスによって生成される。半導体ウェハの
平坦度を改善するために、半導体ウェハの前面および裏
面の同時のポリシングのための装置および方法が用意さ
れかつ開発された。このいわゆる両面ポリシングは例え
ば、米国特許第3691694号明細書に記載されてい
る。ヨーロッパ特許第208315号明細書に記載の、
両面ポリシングの実施例によれば、半導体ウェハは、適
当に設計された切り欠き(穴)を使用している、金属ま
たは合成樹脂から成る回転円板において、2つの回転す
る、研磨布が貼られた定盤の間をポリシングゾルのある
ところで、機械およびプロセスパラメータにより前以て
決められた軌道上で移動されかつこれによりポリシング
される(英語の文献では回転円板は「キャリヤ=carrie
r」または「テンプレート=templates」と称されている
ので、以下に「キャリヤ」と表す)。両面ポリシングの
際に適用される圧着力をキャリヤではなくて、ポリシン
グすべき半導体ウェハに有利に作用させるために、従来
技術により両面ポリシングされる半導体ウェハの最終厚
さは使用されるキャリヤの厚さより著しく厚い。E. Men
del および J. R. Hause によって、Spring Meeting of
the Electrochemical Society (Massachusetts in Bo
ton, 1979年5月10日)で発表された、IBM Tech
nical ReportTR22.2342 では、例えば2ないし3mil
(51ないし76μmに相応)の突び出し(Ueberstan
d, projecting)が推奨されている。この突出は、所定
の実験実施に対する予備実験において求められた除去速
度に基づいた必要なポリシング持続時間の確定によって
または米国特許第5422316号明細書において提案
されているような、キャリヤに取り付けられたスペーサ
ホルダによって保証することができる。
るための一連のプロセスに統合することは公知である。
ヨーロッパ特許出願公開第754785号公報には、次
の一連の動作、すなわち半導体結晶のスライス、得られ
た半導体ウェハの続くエッジラウンディング、両面ポリ
シングおよび最終ポリシングが記載されている。ヨーロ
ッパ特許出願公開第755751号公報には、エッジラ
ウンディングと両面ポリシングとの間に、両面研削法を
適用することが提案される。米国特許第5756399
号明細書に記載されている有利な実施例には、一連のプ
ロセス、すなわちスライス−エッジラウンディング−研
削−アルカリエッチング−両面ポリシングがある。出願
番号19833257.2を有するドイツ連邦共和国特
許出願には、一連のプロセス、すなわちスライス−エッ
ジラウンディング−研削−エッチング−両面ポリシング
−最終ポリシングが記載されており、その際改善された
酸のエッチング方法によるエッチングが実施される。こ
れら一連のプロセスに共通しているのは、これら一連の
プロセスにより、両面ポリシングの後、半導体ウェハの
エッジ領域において中心領域におけるよりも高い、SF
QRと称されるローカルな幾何学値を有している半導体
ウェハが生じることである。ヨーロッパ特許出願公開第
187307号公報において提案されているような、鉢
形状の受け入れ時幾何学形状()によるエッジ傾斜を補
償するために手法によれば確かに、条件がよい場合には
裏面に関連付けられた幾何学形状値GBIRおよびSB
IRは改善されることもあるが、素子製造に鑑みて重要
なSFQR値にとっては不都合である。
は、殊に、0.13μmに等しいまたはそれより小さい
線幅を有する電子素子を製造するために適しておりかつ
エッジ領域におけるローカルな幾何学形状に関する、S
FQRと表される上述の欠点を有していない半導体ウェ
ハを用意することである。更に、半導体ウェハの別の特
性は、従来技術で製造される半導体ウェハと少なくとも
同じ程度に良好であるべきであり、かつその製造コスト
に関する利点は維持されるようにしたい。
よび裏面を備えかつ半導体ウェハの前面における平面ラ
スタの部分領域に関連した平坦度が次のように特徴付け
られている、すなわち0.13μmに等しいまたはそれ
より小さい最大ローカル平坦度SFQRmaxおよび半導
体ウェハのエッジ領域において半導体ウェハの中心領域
におけるSFQR個別値とは顕著には異なっていないS
FQR個別値によって特徴付けられている半導体ウェハ
である。
QR値の算術平均値が中央領域に対するSFQR値の算
術平均値から最大で0.03μmだけ相異していると
き、エッジ領域おけるSFQR個別値と中央領域におけ
るSFQR個別値との間に顕著に差はないものと見なさ
れる。
および裏面をポリシングゾルを供給しながら回転するポ
リシング定盤の間で同時にポリシングすることによって
半導体ウェハを製造するための方法であって、半導体ウ
ェハはキャリヤの穴に置かれかつ所定の幾何学的な軌道
上に保持され、かつキャリヤが所定のキャリヤ厚さを有
しておりかつ半導体ウェハがポリシングの前に受け入れ
時厚さおよびポリシングの後に最終厚さを有している形
式の方法において、半導体ウェハの受け入れ時厚さはキ
ャリヤ厚さより20ないし200μmだけ大きくかつ半
導体ウェハの最終厚さがキャリヤ厚さより2ないし20
μmだけ大きいという状態になるまで、半導体ウェハを
ポリシングすることを特徴とする半導体ウェハの製造方
法である。
された半導体ウェハの厚さが使用のキャリヤの厚さより
僅かにだけ高くなるまでの間、半導体ウェハを両面ポリ
シングしなければならず、その際厚さ差は2ないし20
μmの狭いウィンドウ内になければならないということ
である。後で挙げる例から明らかになるように、このウ
ィンドウの発見は予見できず、驚異的なことであった。
リコンから成る切断されかつ円筒研削加工された単結晶
から切断されかつ前面および/または裏面が1つの表面
研削ステップを用いて加工された半導体ウェハである。
このことが望まれる場合、結晶に、結晶軸を識別するた
めの1つまたは複数のオリエンテーション特徴、例えば
ノッチおよび/またはフラットを加工することができ
る。同様に半導体エッジを一連のプロセスにおける適当
な個所で適当に成形された研削盤を用いてラウンディン
グすることができる。更に、半導体ウェハの表面を研削
ステップの後でエッチングすることができる。
等しいまたはそれより小さい線幅を有する半導体素子プ
ロセスに対する出発材料として半導体ウェハに対する要
求に十分でありかつ材料除去が低減されるために、従来
技術により製造された半導体ウェハよりもその製造コス
トに関して優れている両面ポリシングされた半導体ウェ
ハである。
機械式な両面ポリシング方法によって加工することがで
きる材料から成っているウェハ形状の基体を製造するた
めに使用することができる。引き続く処理は専ら半導体
産業にあるが、これに限定されないこの形式の材料は、
例えば、シリコン、シリコン/ゲルマニウム、シリコン
酸化物、シリコン窒化物、ガリウムヒ化物および別のい
わゆるIII−V半導体である。例えばチョクラルスキ
ー法またはゾーン引き上げ法により結晶化された、単結
晶の形態におけるシリコンが有利である。結晶方位(1
00)、(110)または(111)を有するシリコン
が特別有利である。
m、400mmおよび450mmの直径を有しかつ数百
μmないし数cm、有利には400μmないし1200
μmの厚さを有するシリコンウェハを製造するのに特別
適している。半導体ウェハは、半導体素子の製造のため
の出発材料として直接使用することができるかまたは従
来技術に従った最終ポリシングステップの実施後および
/または裏面鏡面化のような膜の被着またはウェハ前面
の、シリコンまたは適当な別の半導体材料によるエピタ
キシャル薄膜成長の後および/または例えば水素または
アルゴン雰囲気下での熱処理によるコンディショニング
の後、目的場所に送ることができる。均質な材料から成
るウェハを製造することの他に、本発明は勿論、SOI
(silicon-on-insulator)のような多層に構成された半
導体基板またはいわゆるボンデド・ウェハを製造するた
めにも使用することができる。
製造の例に基づいて行われる。
イヤソー法によって鋸引きされた、それぞれ直径および
鋸引きプロセスの種類に応じて10ないし40μmの領
域にある深さまでの損傷を有しているシリコンウェハを
直接、本発明の両面ポリシングステップに委ねることが
できる。しかし、シャープに限定されかつそれ故に機械
的に非常に敏感なウェハエッジを適当に成形された研削
盤を用いてラウンディングすることが有意味でありかつ
それ故に有利である。更に、幾何学形状の改善および破
壊された結晶層の部分的な除去を目的として、シリコン
ウェハにラッピングまたは研削のような機械的な除去ス
テップを行って、本発明のポリシングステップにおける
材料除去を低減することができる。シリコンウェハに対
して表面研削ステップを行うと有利であり、その際片面
が研削されるかまたは両面が順次にまたは両面が同時に
研削される。ウェハ前面および裏面の順次の表面研削は
特別有利である。機械的なプロセスステップにおいて必
然的に発生する、ウェハ表面およびウェハエッジの損傷
を取り除くためにかつ場合により存在する異物、例えば
損傷内に付着した金属の異物を取り除くために、この個
所でエッチングステップを続けることができる。このエ
ッチングステップはアルカリまたは酸性エッチング混合
液中でのシリコンウェハのウェット化学処理としてまた
はプラズマ処理として実施することができる。出願番号
19833257.2を有するドイツ連邦共和国特許出
願明細書による濃硝酸水溶液および濃硫酸水溶液から成
る混合液中での酸エッチングステップが有利である。
な出発材料は、シリコン単結晶のスライスにより製造さ
れ、次いでエッジラウンディングが行われ、ウェハの両
面が面当たり10μmないし100μmのシリコンが除
去される連続的な表面研削およびウェハの面当たり5μ
mないし50μmのシリコンが除去される酸エッチング
混合液でのウェット化学式エッチングが行われた、20
0mmに等しいかまたはそれより大きい直径を有するシ
リコンから成る半導体ウェハである。
めに、例えばIBM Technical Report TR22.2342 に記
載されているような、適当な大きさの市販の両面ポリシ
ング機を使用することができる。ポリシング機は実質的
に、自由に水平方向に回転可能な下定盤および自由に水
平方向に回転可能な上定盤から成っており、これら両方
はそれぞれ研磨布が貼られており、かつこのポリシング
機により、適当な化学的な組成のポリシングゾルを連続
的に供給しながら、半導体ウェハ、この場合はシリコン
ウェハの両面の除去されるポリシングが可能である。
ることができる。しかし通例はコストの理由から、多数
のシリコンウェハが同時にポリシングされ、その際その
数はポリシング機の構造上の所与の条件に依存してい
る。その際シリコンウェハは、申し分なく設計された穴
をシリコンウェハの収容のために使用することができる
キャリヤによって、ポリシングの期間に機械およびプロ
セスパラメータによって決められる幾何学形状の軌道に
保持される。キャリヤは例えば、駆動ピン歯車(Triebs
tock-Stiftverzahnung)またはインボリュート歯車がポ
リシング機に回転する内歯歯車および通例は逆回転する
外歯歯車(ピンまたはリングギア)を介して接触しかつ
これにより2つの定盤の間の回転運動に置かれる。
連したシリコンウェハの軌道に対する作用パラメータ
は、例えば、定盤の寸法、キャリアの構造並びに上定
盤、下定盤およびキャリアの回転数である。シリコンウ
ェハがそれぞれキャリヤの中心にあるならば、シリコン
ウェハはポリシング機の中心の周りを円を描くように移
動する。複数のシリコンウェハがキャリヤに定心されず
に位置決めされているならば、キャリヤが独自の軸線を
中心に回転することによって内サイクロイド軌道が生じ
る。本発明のポリシング過程にとって、内サイクロイド
軌道は有利である。円形の軌道上に同じ間隔をおいて配
置されているそれぞれ少なくとも3つのシリコンウェハ
が載せられている4ないし6個のキャリヤの同時の使用
が特別有利である。
るキャリヤは、駆動によって引き起こされる機械的な応
力、とりわけ圧縮および引っ張り負荷に対して十分な機
械的な安定性を有しているいずれかの材料から製作する
ことができる。更に、使用のポリシングゾルおよび研磨
布の材料は化学的および機械的に成る可く攻撃されにく
いものであることが望ましく、キャリヤの十分長い寿命
を保証しかつポリシングされるシリコンウェハの汚染が
回避されるようなものであるべきである。更に、材料
は、非常に扁平な、張力および起伏のないキャリヤを所
望の厚さおよび幾何学形状に製造するために適していな
ければならない。基本的にキャリヤは例えば、金属、合
成樹脂、ファイバ強化プラスチックまたは合成樹脂が被
膜された金属から製作することができる。鋼またはファ
イバ強化プラスチックから成るキャリヤは有利であり、
ステンレス加工されたクロム鋼から成るキャリヤは特別
有利である。
ェハを収容するための有利には円形の1つまたは複数の
穴を有している。シリコンウェハが回転するキャリヤに
おいて自由に運動できることを保証するために、これら
の穴は、ポリシングすべきシリコンウェハより僅かに大
きい直径でなければならない。0.1mmないし2mm
だけ大きい直径が有利である。0.3mmないし1.3
mmだけ大きい直径が特別有利である。ポリシングの期
間にキャリヤの穴の内側のエッジによりウェハエッジが
損傷されることがないようにするために、ヨーロッパ特
許第208315号明細書に提案されているように、キ
ャリヤと同じ厚さの合成樹脂膜を穴の内側に被せること
が有意味、従って有利である。その際適当な合成樹脂は
例えば、ポリイミド、ポリエチレン、ポリプロピレン、
ポリ塩化ビニル、ポリテトラフルオロエチレンまたはポ
リビニルジフルオリドであり、これらはすべて同じよう
に有利である。しかし、ヨーロッパ特許出願公開第77
6030号公報に記載の方法に従って、穴の内側に、両
面ポリシングの期間にシリコンウェハのエッジの同時の
ポリシングを可能にする装置を備えるようにすることも
できる。
は400ないし1200μmの有利な厚さを有してい
る。この厚さは、最終的に、シリコンウェハの直径およ
び計画される用途に依存している、ポリシングされるシ
リコンウェハの最終厚さに従って決められる。本発明に
とって特徴的なのは、ポリシングすべきシリコンウェハ
の受け入れ時厚さはキャリヤ厚さより20ないし200
μmだけ大きく、その際30ないし70μmの領域が特
別有利であり、かつポリシングされるウェハの最終厚さ
は有利にはキャリヤ厚さより2ないし20μmだけ大き
く、その際5ないし15μmの領域が特別有利である。
しかしウェハのエッジ領域におけるローカルな平坦度S
FQRの著しい高まりが観察されなければ、挙げられた
厚さ領域とは多少異なっていても構わない。ポリシング
ステップによるシリコン除去は5ないし100μm、有
利には10ないし60μmであり、かつ特別有利には2
0ないし50μmである。
面ポリシングステップは有利には当業者には公知の形式
および方法において実施される。研磨布は非常に種々の
特性のものが市販されている。有利には、40ないし1
20(ショアA)の硬度のポリウレタン研磨布でポリシ
ングされる。特別有利には、60ないし90(ショア
A)の硬度領域にあるポリエチレンファイバが付加され
ているポリウレタン研磨布である。シリコンウェハのポ
リシングの場合、有利には9ないし12、特別有利には
10ないし11のpH値を有するポリシングゾルの連続
的な供給が望ましく、それは、有利には1ないし10質
量百分率(w%)、特別有利には1ないし5質量百分率
の水中のSiO2であり、その際ポリシング圧力は有利
には0.05ないし0.5bar、特別有利には0.1
ないし0.3barである。シリコン除去速度は有利に
は、0.1ないし1.5μm/minにあり、特別有利
には0.4ないし0.9μm/minにある。
により付着していおるポリシングゾルによって洗浄され
かつ乾燥されかつ引き続いて市販の、例えば容量的また
は光学的に動作する幾何学形状測定装置においてそのロ
ーカルな幾何学形状SFQRに関して測量することがで
きる。
して、公知技術により、例えばSiO2をベースとした
アルカリポリシングゾルを使用した柔らかい研磨布によ
って、最終ポリシングを行うことが必要であることもあ
る。その際本発明によるポリシングステップにおいて生
成される非常に低くかつ均一に分配されたローカルな幾
何学形状値を得るために、ウェハからのシリコン除去は
比較的低く、例えば0.1ないし0.7μmにあるよう
にしたい。
個所で、例えば熱的な供与体を全滅しまたは表面近傍の
結晶層の障害を癒すために、半導体ウェハの熱処理を挿
入することができる。更に、ウェハ識別のためのレーザ
書き込みおよび/またはエッジポリシングステップを一
連のプロセスの適当な個所に挿入することができる。そ
れは例えば、レーザマーキングの場合には研削の前また
は後であり並びにエッジポリシングの場合には両面ポリ
シングの前または後である。所定の製品に対して必要
な、一連の別のプロセスステップ、例えばポリシリコ
ン、シリコン酸化物またはシリコン窒化物から成る裏面
の薄膜形成またはシリコンウェハの前面にシリコンまた
は別の半導体材料からエピタキシャル層を成長させるこ
とも、当業者には公知の方法により一連のプロセスのに
適当な個所に組み込まれる。更に、半導体ウェハに個々
のプロセスステップの前または後ろで従来技術に従って
バッチまたは個別ウェハ洗浄を行うようにしても有利で
ある。
の、例えばウェハ表面の表面エラー、粗さおよび金属異
物、およびマジックミラー欠陥のような当業者にはよく
知られているパラメータに関して、本発明により製造さ
れる半導体ウェハは、従来技術に従って製造される半導
体ウェハに対して欠点を有していない。
にシリコンウェハは、0.13μmに等しいまたはそれ
より小さい線幅を有する半導体素子の製造に対する要求
を満足する。本発明の方法は、上述した特徴を有するシ
リコンウェハを製造するための最適な解決法であること
が認められている。仕上げポリシングされたウェハの、
キャリヤ厚さを越えた残りの高さ(前述した突出)に対
する比較的狭いウィンドウだけで従来技術に従って両面
ポリシングされた半導体ウェハに対して特徴的なエッジ
傾斜が取り除かれることになるというのは驚くべきこと
でありかつ予期できなかったことである。出発製品には
最小の幾何学要求しか課せられない。このために予備プ
ロセスに対する要求が低減される。本発明のステップに
おいて実現される申し分ない幾何学形状は、比較的僅か
な材料除去後に既にかつ破断のおそれが低減されること
と対をなしている高められたプロセス安全性によって非
常に高い歩留まりにおいて生じ、しかもこの場合例えば
プラズマエッチングによるローカルな幾何学形状補正の
ためのコストのかかるステップは必要でない。それ故
に、提案される方法は経済的に競争に打ち勝ちしかも欠
陥ウェハを後加工しかつ再生利用ウェハの加工のために
用いることができる。
明を説明する。
1fにより製造された両面ポリシングされたシリコンウ
ェハの大きさ25mm×25mmの、面を覆うように配
置されている部分領域(52個の面エレメント)に対す
るローカルな平坦度SFQRの分布が示されている。
2cにより製造された両面ポリシングされたシリコンウ
ェハの大きさ25mm×25mmの、面を覆うように配
置されている部分領域(52個の面エレメント)に対す
るローカルな平坦度SFQRの分布が示されている。
より製造された両面ポリシングされたシリコンウェハの
大きさ25mm×25mmの、面を覆うように配置され
ている部分領域(112個の面エレメント)に対するロ
ーカルな平坦度SFQRの分布が示されている。
3により製造された両面ポリシングされたシリコンウェ
ハの大きさ25mm×25mmの、面を覆うように配置
されている部分領域(112個の面エレメント)に対す
るローカルな平坦度SFQRの分布が示されている。
て詳細に説明する。
(200±0.1)mmかまたは(300±0.1)m
mの直径、(6±1)・1017原子/cm3の酸素含有
量および10ないし20Ω・cmの領域にある抵抗を招
来するホウ素ドーピングを有しているシリコンウェハの
製造に関する。このために必要とされる単結晶は、従来
技術により引き上げられ、切断され、円筒研削されかつ
市販のワイヤソーを用いて、最終生産物に合わせられた
厚さを有するウェハにスライスされる。エッジラウンデ
ィングの後、回転式研磨機において、粒子600メッシ
ュ(mesh)のダイヤモンドを用いた表面研削ステップが
続き、その際ウェハの前面および裏面の側から順次、そ
れぞれ30μmのシリコンが除去された。それに流動エ
ッチング法に従った酸のエッチングステップが続き、そ
の際回転するウェハを、90質量百分率濃硝酸(水溶液
中に70質量百分率)、10質量百分率濃硫酸(水溶液
中に50質量百分率)および0.1の質量百分率のラウ
リル硫酸アンモニウムから成る混合液に浸漬することに
よって、ウェハ面毎に同時にそれぞれ10μmのシリコ
ンが除去された。エッチング混合液は(20±1)℃で
熱処理されかつ窒素ガスが貫流された。このように行わ
れたプロセスステップの後および次の例および参照例で
説明するポリシングステップの後、従来技術に従って洗
浄および乾燥ステップが実施された。
チングされた表面および770μmおよび780μmの
厚さを有する200mmシリコンウェハの2つのグルー
プが使用された。更に、ラッピングされた表面および7
20μmの厚さを有するステンレス加工されたクロム鋼
から成る5つのキャリヤが使用された。これらは、それ
ぞれ6つの円形の、同じ間隔をおいて円軌道上に配置さ
れている6つの穴を使用することができた。これら穴に
はポリアミドがコーティングされていて、これら穴は2
00.5mmの内径を有していた。これらキャリヤによ
り、市販の両面ポリシャ機で30個の200mmのシリ
コンウェハの同時のポリシングが可能であった。
エチレンファイバで強化されているポリウレタンの研磨
布によって、4質量百分率およびpH値11のSiO2
の固体含有量を有するポリシングゾルを使用して0.1
5barの圧着力下で実施された。ここで、研磨布は硬
度74(ショアA)を有し、それぞれ上定盤および下定
盤に貼られた。ポリシングは、それぞれ40℃の上定盤
および下定盤の温度において行われかつ0.55μm/
minの切削速度が生じた。全体で、厚さ770μmの
シリコンウェハを用いた7回のポリシングランおよび厚
さ780μmのシリコンウェハを用いた5回のポリシン
グランが種々のポリシング除去を実現しながら実施され
た。シリコンウェハはポリシングの終了後、付着してい
るポリシングゾルによって洗浄され、乾燥されかつ市販
の、容量原理に従って動作する幾何学形状測定装置で測
定される。この測定装置はそのローカルな幾何学形状S
FQR(ラスタ25mm×25mm)に関して3mmの
エッジスペースを有している。次の表には、ポリシング
除去の他に、仕上げポリシングされたシリコンウェハと
キャリヤとの間の厚さの差(「突出」)およびそれぞれ
のポリシングランの30個のシリコンウェハのそれぞれ
に対する最高SFQR値(“SFQRmax”)の平均値
が示されている。例B 1dなしB 1kのポリシング
されたシリコンウェハのエッジ領域に対するSFQR値
は中心領域に対するSFQR値よりも、図1の例B 1
fのシリコンウェハに対して示されているように、際立
って高くはない。これに対して、参照例V 1aないし
V 1c並びにV 1lのポリシングされたシリコンウ
ェハに対する最高SFQR値はエッジ領域にある。
ウェハに対するデータ:
グされたが、相異しているのは、厚さ600μmの類似
に構成されたキャリヤが使用され、シリコンウェハは4
つのグループに段階付けられている、680μmと80
0μmとの間の受け入れ時厚さを有しておりかつポリシ
ングによってそれぞれ40μmのシリコンが除去された
ことである。それぞれ30個のシリコンウェハを有する
4回のポリシングランに対する重要なデータは、次の表
に挙げられている。参照例2aないし2dのシリコンウ
ェハのエッジ領域に対するSFQR値は、図2で参照例
2cのシリコンウェハに対して示されているように、中
央領域に対するそれよりも著しく高い。
対するデータ:
った:エッチングされた表面および820μmの厚さを
有する300mmのシリコンウェハが使用された。更
に、ラッピングされた表面および770μmの厚さを有
するステンレス鋼から成る5つのキャリヤが使用され
た。これらはそれぞれ3つの円形の、同じ間隔をおいて
円軌道上に配置されていて、ポリアミドがコーティング
されている、内径301mmの穴を有しておりかつ15
個の300mmシリコンウェハの同時のポリシングを可
能にするものである。例1において示した方法に類似し
て、シリコンウェハは0.55μm/minの除去速度
において40μmシリコンの除去によってポリシングさ
れ、洗浄され、乾燥されかつその幾何学形状に関して市
販の、容量的に動作する測定装置において3mmのエッ
ジスペースおよび25mm×25mmのラスタがプリセ
ットされて特徴化される。残りの高さおよびローカルな
平坦性に対するデータは後で挙げる表に示されている。
例2のシリコンウェハのエッジ領域に対するSFQR値
は、図3に示されているように、中央領域に対するそれ
よりも顕著に高くはない。
あった。すなわち、硬度82(ショアA)の相応に形成
された研磨布が使用されかつ0.82μm/minの除
去速度においてポリシングにより42μmのシリコンが
除去された。重要なデータは同様に後の表に含まれてい
る。例3のシリコンウェハのエッジ領域に対するSFQ
R値は中央領域に対するそれより大して高くない。
μmであったったことを除いて、例2において説明した
とおりに行われた。重要なデータは同様に後の表に含ま
れている。参照例3のシリコンウェハのエッジ領域に対
するSFQR値は、図4に示されているように、中央領
域に対するそれより顕著に高い。
参照例3において説明したとおりに行われた。重要なデ
ータは同様に後の表に含まれている。参照例4のシリコ
ンウェハのエッジ領域に対するSFQR値は、中央領域
に対するそれより顕著に高い。
において新たにポリシングされ、その際ここでは厚さ7
70μmのキャリヤが使用されかつ18μmのシリコン
がポリシングによって除去された。重要なデータは同様
に後の表に含まれている。例4のシリコンウェハのエッ
ジ領域に対するSFQR値はもはや、中央領域に対する
それより大して高くない。
00mmシリコンウェハに対するデータ:
mmおよび300mmのシリコンウェハの前面、裏面お
よびエッジは、当業者には普通の方法で、表面エラー、
粗さおよび金属異物に関しておよびその全体がマジック
ミラー欠陥、少数キャリヤ寿命および金属異物に関して
特徴化される。個々の実験グループ間に統計学的に重要
な偏差は観察されなかった。
ーカルな平坦度の分布を示す略図である、
のローカルな平坦度の分布を示す略図である、
ローカルな平坦度の分布を示す略図である。
また別のローカルな平坦度の分布を示す略図である。
Claims (15)
- 【請求項1】 前面および裏面を備えかつ半導体ウェハ
の前面における面ラスタの部分領域に関連した平坦度が
次のように特徴付けられている、すなわち0.13μm
に等しいまたはそれより小さいローカルな最大平坦度S
FQRmaxおよび半導体ウェハの中心領域におけるSF
QR個別値とは著しくは異なっていない、半導体ウェハ
のエッジ領域におけるSFQR個別値によって特徴付け
られている半導体ウェハ。 - 【請求項2】 半導体ウェハの前面および裏面をポリシ
ングゾルを供給しながら回転するポリシング定盤の間で
同時にポリシングすることによって半導体ウェハを製造
するための方法であって、半導体ウェハはキャリヤの穴
に置かれかつ所定の幾何学的な軌道上に保持され、かつ
キャリヤが所定のキャリヤ厚さを有しておりかつ半導体
ウェハがポリシングの前に受け入れ時厚さおよびポリシ
ングの後に最終厚さを有しているとする形式の方法にお
いて、半導体ウェハの受け入れ時厚さはキャリヤ厚さよ
り20ないし200μmだけ大きくかつ半導体ウェハの
最終厚さがキャリヤ厚さより2ないし20μmだけ大き
い状態になるまで、半導体ウェハをポリシングすること
を特徴とする半導体ウェハの製造方法。 - 【請求項3】 半導体ウェハの受け入れ時厚さはキャリ
ヤ厚さより30ないし70μmだけ大きい請求項2記載
の方法。 - 【請求項4】 半導体ウェハの最終厚さはキャリヤ厚さ
より5ないし15μmだけ大きい請求項2または3記載
の方法。 - 【請求項5】 前記定盤には研磨布が貼られておりかつ
半導体ウェハのポリシングの期間に、アルカリポリシン
グゾルを連続的に供給する請求項2から4までのいずれ
か1項記載の方法。 - 【請求項6】 前記ポリシングゾルは、1ないし10質
量百分率のSiO2固体含有量および9ないし12のp
H値を有している請求項2から5までのいずれか1項記
載の方法。 - 【請求項7】 ポリシングによって、半導体ウェハの厚
さを15ないし65μmだけ低減するようにする請求項
2から6までのいずれか1項記載の方法。 - 【請求項8】 前記キャリヤの厚さは400ないし12
00μmである請求項2から7までのいずれか1項記載
の方法。 - 【請求項9】 半導体ウェハを半導体結晶のスライスに
よって製作しかつポリシングの前に、研削ステップを行
い、ここで半導体ウェハの片面または両面を研削しかつ
10ないし100μmの材料除去を実現する請求項2か
ら8までのいずれか1項記載の方法。 - 【請求項10】 半導体ウェハの研削の前または後に、
半導体ウェハのエッジをラウンディングする請求項9記
載の方法。 - 【請求項11】 半導体ウェハのポリシングの前に、エ
ッチングステップを実施し、これにより、ウェハの両面
のそれぞれから5ないし50μmの材料除去を実現する
請求項2から10までのいずれか1項記載の方法。 - 【請求項12】 半導体ウェハのポリシングの後に、柔
らかい研磨布を使用してウェハ前面から0.2ないし2
μmの材料除去が実現される、最終ポリシングステップ
を実施する請求項2から11までのいずれか1項記載の
方法。 - 【請求項13】 半導体ウェハのポリシングの後または
前記最終ポリシングステップの後に、ウェハ前面に1μ
mないし10μmの厚さを有する半導体エピタキシャル
層を成膜する請求項2から12までのいずれか1項記載
の方法。 - 【請求項14】 前記半導体ウェハと一緒に少なくとも
1つの別の半導体ウェハを同じ方法でポリシングし、こ
こで該別の半導体ウェブは前記キャリヤの別の切り欠き
または別のキャリヤの切り欠きに置かれる請求項2から
13までのいずれか1項記載の方法。 - 【請求項15】 シリコン、シリコン/ゲルマニウム、
シリコン酸化物、シリコン窒化物、ガリウムヒ化物およ
び別のIII−V半導体を含んでいる族から選択された
材料から成るウェハを製造するための、請求項2から1
4までのいずれか1項記載の方法の使用。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19905737A DE19905737C2 (de) | 1999-02-11 | 1999-02-11 | Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit |
DE19905737.0 | 1999-02-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000235941A true JP2000235941A (ja) | 2000-08-29 |
JP3400765B2 JP3400765B2 (ja) | 2003-04-28 |
Family
ID=7897197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000035976A Expired - Lifetime JP3400765B2 (ja) | 1999-02-11 | 2000-02-14 | 半導体ウェハの製造方法および該製造方法の使用 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6458688B1 (ja) |
JP (1) | JP3400765B2 (ja) |
KR (1) | KR100394970B1 (ja) |
DE (1) | DE19905737C2 (ja) |
TW (1) | TW567547B (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004214402A (ja) * | 2002-12-27 | 2004-07-29 | Fujitsu Ltd | 半導体基板及びその製造方法 |
KR100504098B1 (ko) * | 2001-12-06 | 2005-07-27 | 실트로닉 아게 | 실리콘 반도체웨이퍼 및 다수 반도체웨이퍼의 제조방법 |
JP2006266958A (ja) * | 2005-03-25 | 2006-10-05 | Tosoh Corp | 平板の厚みムラ測定方法および装置 |
JP2007036225A (ja) * | 2005-07-21 | 2007-02-08 | Siltronic Ag | 半導体ウェーハを加工する方法、キャリア及び半導体ウェーハ |
CN100339969C (zh) * | 2000-11-16 | 2007-09-26 | 信越半导体株式会社 | 晶片形状评价法、装置及器件制造法,晶片及晶片挑选法 |
JP2008078660A (ja) * | 2006-09-20 | 2008-04-03 | Siltronic Ag | 半導体ウェハを研磨する方法及びその方法に従って製作可能な研磨された半導体ウェハ |
JP2010045279A (ja) * | 2008-08-18 | 2010-02-25 | Nippon Steel Corp | 半導体基板の両面研磨方法 |
WO2010128631A1 (ja) | 2009-05-08 | 2010-11-11 | 株式会社Sumco | 半導体ウェーハの研磨方法及び研磨パッド整形治具 |
DE112010004989T5 (de) | 2009-12-24 | 2013-03-07 | Sumco Corporation | Halbleiterwafer und Verfahren zur Herstellung desselben |
US8545712B2 (en) | 2007-09-25 | 2013-10-01 | Sumco Techxiv Corporation | Semiconductor wafer manufacturing method |
US8952496B2 (en) | 2009-12-24 | 2015-02-10 | Sumco Corporation | Semiconductor wafer and method of producing same |
CN104813439A (zh) * | 2012-10-26 | 2015-07-29 | 道康宁公司 | 平坦的SiC半导体基板 |
US9738991B2 (en) | 2013-02-05 | 2017-08-22 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion |
US9797064B2 (en) | 2013-02-05 | 2017-10-24 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion |
US10002760B2 (en) | 2014-07-29 | 2018-06-19 | Dow Silicones Corporation | Method for manufacturing SiC wafer fit for integration with power device manufacturing technology |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19938340C1 (de) * | 1999-08-13 | 2001-02-15 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe |
DE19956250C1 (de) | 1999-11-23 | 2001-05-17 | Wacker Siltronic Halbleitermat | Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben |
DE19958077A1 (de) * | 1999-12-02 | 2001-06-13 | Wacker Siltronic Halbleitermat | Verfahren zur beidseitigen Politur von Halbleiterscheiben |
DE19960823B4 (de) | 1999-12-16 | 2007-04-12 | Siltronic Ag | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung |
DE10004578C1 (de) * | 2000-02-03 | 2001-07-26 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante |
DE10012840C2 (de) * | 2000-03-16 | 2001-08-02 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer Vielzahl von polierten Halbleiterscheiben |
DE10027103A1 (de) * | 2000-04-13 | 2001-10-25 | Wacker Siltronic Halbleitermat | Verfahren zur Überführung einer Rücklaufscheibe in eine Halbleiterscheibe |
DE10023002B4 (de) * | 2000-05-11 | 2006-10-26 | Siltronic Ag | Satz von Läuferscheiben sowie dessen Verwendung |
DE10025871A1 (de) | 2000-05-25 | 2001-12-06 | Wacker Siltronic Halbleitermat | Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung |
US6709981B2 (en) | 2000-08-16 | 2004-03-23 | Memc Electronic Materials, Inc. | Method and apparatus for processing a semiconductor wafer using novel final polishing method |
DE10046933C2 (de) * | 2000-09-21 | 2002-08-29 | Wacker Siltronic Halbleitermat | Verfahren zur Politur von Siliciumscheiben |
DE10046893A1 (de) * | 2000-09-21 | 2002-01-31 | Wacker Siltronic Halbleitermat | Doppelseiten-Polierverfahren mit Tuchkonditionierung |
DE10058305A1 (de) * | 2000-11-24 | 2002-06-06 | Wacker Siltronic Halbleitermat | Verfahren zur Oberflächenpolitur von Siliciumscheiben |
DE10060697B4 (de) * | 2000-12-07 | 2005-10-06 | Siltronic Ag | Doppelseiten-Polierverfahren mit reduzierter Kratzerrate und Vorrichtung zur Durchführung des Verfahrens |
DE10132504C1 (de) * | 2001-07-05 | 2002-10-10 | Wacker Siltronic Halbleitermat | Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung |
DE10143741A1 (de) * | 2001-09-06 | 2003-03-27 | Wacker Siltronic Halbleitermat | Beschichtete Siliciumscheibe und Verfahren zu ihrer Herstellung |
DE10159832A1 (de) * | 2001-12-06 | 2003-06-26 | Wacker Siltronic Halbleitermat | Halbleiterscheibe aus Silicium und Verfahren zu deren Herstellung |
DE10162597C1 (de) * | 2001-12-19 | 2003-03-20 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung beidseitig polierter Halbleiterscheiben |
DE10250823B4 (de) * | 2002-10-31 | 2005-02-03 | Siltronic Ag | Läuferscheibe und Verfahren zur gleichzeitig beidseitigen Bearbeitung von Werkstücken |
JP3769262B2 (ja) * | 2002-12-20 | 2006-04-19 | 株式会社東芝 | ウェーハ平坦度評価方法、その評価方法を実行するウェーハ平坦度評価装置、その評価方法を用いたウェーハの製造方法、その評価方法を用いたウェーハ品質保証方法、その評価方法を用いた半導体デバイスの製造方法、およびその評価方法によって評価されたウェーハを用いた半導体デバイスの製造方法 |
DE10302611B4 (de) * | 2003-01-23 | 2011-07-07 | Siltronic AG, 81737 | Polierte Halbleiterscheibe und Verfahren zu deren Herstellung und Anordnung bestehend aus einer Halbleiterscheibe und einem Schild |
US7008308B2 (en) | 2003-05-20 | 2006-03-07 | Memc Electronic Materials, Inc. | Wafer carrier |
DE10336271B4 (de) * | 2003-08-07 | 2008-02-07 | Siltronic Ag | Siliciumscheibe und Verfahren zu deren Herstellung |
KR20050055531A (ko) * | 2003-12-08 | 2005-06-13 | 주식회사 실트론 | 웨이퍼 연마 방법 |
DE102004004556B4 (de) * | 2004-01-29 | 2008-12-24 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
DE102004005702A1 (de) * | 2004-02-05 | 2005-09-01 | Siltronic Ag | Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe |
JP4113509B2 (ja) † | 2004-03-09 | 2008-07-09 | スピードファム株式会社 | 被研磨物保持用キャリア |
DE112005001447B4 (de) | 2004-06-23 | 2019-12-05 | Komatsu Denshi Kinzoku K.K. | Doppelseitenpolierträger und Herstellungsverfahren desselben |
WO2006014317A2 (en) * | 2004-07-02 | 2006-02-09 | Phase Shift Technology, Inc. | Method, system, and software for evaluating characteristics of a surface with reference to its edge |
DE102004054566B4 (de) * | 2004-11-11 | 2008-04-30 | Siltronic Ag | Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit |
US7402520B2 (en) * | 2004-11-26 | 2008-07-22 | Applied Materials, Inc. | Edge removal of silicon-on-insulator transfer wafer |
DE102005034120B4 (de) * | 2005-07-21 | 2013-02-07 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
JP5029234B2 (ja) * | 2006-09-06 | 2012-09-19 | 株式会社Sumco | エピタキシャルウェーハの製造方法 |
US7541290B2 (en) * | 2007-03-08 | 2009-06-02 | Samsung Electronics Co., Ltd. | Methods of forming mask patterns on semiconductor wafers that compensate for nonuniform center-to-edge etch rates during photolithographic processing |
US20100193900A1 (en) * | 2007-07-13 | 2010-08-05 | National University Corporation Tohoku University | Soi substrate and semiconductor device using an soi substrate |
JP2009298680A (ja) * | 2008-06-17 | 2009-12-24 | Sumco Corp | 半導体ウェーハ |
KR101054887B1 (ko) * | 2009-03-09 | 2011-08-05 | 한양대학교 산학협력단 | 균일도 측정 방법 및 장치 |
US8340801B2 (en) * | 2009-12-29 | 2012-12-25 | Memc Electronic Materials, Inc. | Systems for generating representations of flatness defects on wafers |
US8165706B2 (en) * | 2009-12-29 | 2012-04-24 | Memc Electronic Materials, Inc. | Methods for generating representations of flatness defects on wafers |
DE102010013520B4 (de) | 2010-03-31 | 2013-02-07 | Siltronic Ag | Verfahren zur beidseitigen Politur einer Halbleiterscheibe |
DE102011005512A1 (de) | 2011-03-14 | 2012-01-19 | Siltronic Ag | Verfahren zur beidseitigen Politur einer Halbleiterscheibe |
US9057790B2 (en) | 2011-09-30 | 2015-06-16 | Saint-Gobain Ceramics & Plastics, Inc. | Scintillation detection device with pressure sensitive adhesive interfaces |
EP2761645A4 (en) | 2011-09-30 | 2015-06-10 | Saint Gobain Cristaux Et Detecteurs | GROUP III-V SUPPLY MATERIAL, INCLUDING, IN PARTICULAR, CRYSTALLOGRAPHIC CHARACTERISTICS AND METHOD FOR THE PRODUCTION THEREOF |
US8860040B2 (en) | 2012-09-11 | 2014-10-14 | Dow Corning Corporation | High voltage power semiconductor devices on SiC |
TWI529964B (zh) | 2012-12-31 | 2016-04-11 | 聖戈班晶體探測器公司 | 具有薄緩衝層的iii-v族基材及其製備方法 |
US9017804B2 (en) | 2013-02-05 | 2015-04-28 | Dow Corning Corporation | Method to reduce dislocations in SiC crystal growth |
US8940614B2 (en) | 2013-03-15 | 2015-01-27 | Dow Corning Corporation | SiC substrate with SiC epitaxial film |
US10283595B2 (en) * | 2015-04-10 | 2019-05-07 | Panasonic Corporation | Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon |
JP6819451B2 (ja) | 2017-05-08 | 2021-01-27 | 信越化学工業株式会社 | 大型合成石英ガラス基板並びにその評価方法及び製造方法 |
JP6870623B2 (ja) * | 2018-01-18 | 2021-05-12 | 信越半導体株式会社 | キャリアの製造方法及びウェーハの両面研磨方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3691694A (en) * | 1970-11-02 | 1972-09-19 | Ibm | Wafer polishing machine |
US4579760A (en) * | 1985-01-08 | 1986-04-01 | International Business Machines Corporation | Wafer shape and method of making same |
DE3524978A1 (de) * | 1985-07-12 | 1987-01-22 | Wacker Chemitronic | Verfahren zum beidseitigen abtragenden bearbeiten von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben |
US5422316A (en) | 1994-03-18 | 1995-06-06 | Memc Electronic Materials, Inc. | Semiconductor wafer polisher and method |
JP3169120B2 (ja) * | 1995-07-21 | 2001-05-21 | 信越半導体株式会社 | 半導体鏡面ウェーハの製造方法 |
KR100227924B1 (ko) * | 1995-07-28 | 1999-11-01 | 가이데 히사오 | 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치 |
JP3379097B2 (ja) | 1995-11-27 | 2003-02-17 | 信越半導体株式会社 | 両面研磨装置及び方法 |
JP3620554B2 (ja) * | 1996-03-25 | 2005-02-16 | 信越半導体株式会社 | 半導体ウェーハ製造方法 |
JP3658454B2 (ja) * | 1996-03-29 | 2005-06-08 | コマツ電子金属株式会社 | 半導体ウェハの製造方法 |
JPH1110530A (ja) * | 1997-06-25 | 1999-01-19 | Shin Etsu Handotai Co Ltd | 両面研磨用キャリア |
JP3952545B2 (ja) | 1997-07-24 | 2007-08-01 | 株式会社デンソー | 車両用空調装置 |
US6214704B1 (en) * | 1998-12-16 | 2001-04-10 | Memc Electronic Materials, Inc. | Method of processing semiconductor wafers to build in back surface damage |
US6293139B1 (en) * | 1999-11-03 | 2001-09-25 | Memc Electronic Materials, Inc. | Method of determining performance characteristics of polishing pads |
-
1999
- 1999-02-11 DE DE19905737A patent/DE19905737C2/de not_active Expired - Lifetime
-
2000
- 2000-01-27 US US09/491,649 patent/US6458688B1/en not_active Expired - Lifetime
- 2000-02-09 TW TW089102086A patent/TW567547B/zh not_active IP Right Cessation
- 2000-02-10 KR KR10-2000-0006212A patent/KR100394970B1/ko active IP Right Grant
- 2000-02-14 JP JP2000035976A patent/JP3400765B2/ja not_active Expired - Lifetime
-
2002
- 2002-08-13 US US10/218,006 patent/US6583050B2/en not_active Expired - Lifetime
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100339969C (zh) * | 2000-11-16 | 2007-09-26 | 信越半导体株式会社 | 晶片形状评价法、装置及器件制造法,晶片及晶片挑选法 |
KR100504098B1 (ko) * | 2001-12-06 | 2005-07-27 | 실트로닉 아게 | 실리콘 반도체웨이퍼 및 다수 반도체웨이퍼의 제조방법 |
JP2004214402A (ja) * | 2002-12-27 | 2004-07-29 | Fujitsu Ltd | 半導体基板及びその製造方法 |
JP2006266958A (ja) * | 2005-03-25 | 2006-10-05 | Tosoh Corp | 平板の厚みムラ測定方法および装置 |
JP4559271B2 (ja) * | 2005-03-25 | 2010-10-06 | 東ソー株式会社 | 平板の厚みムラ測定方法および装置 |
JP2007036225A (ja) * | 2005-07-21 | 2007-02-08 | Siltronic Ag | 半導体ウェーハを加工する方法、キャリア及び半導体ウェーハ |
JP2008078660A (ja) * | 2006-09-20 | 2008-04-03 | Siltronic Ag | 半導体ウェハを研磨する方法及びその方法に従って製作可能な研磨された半導体ウェハ |
US8545712B2 (en) | 2007-09-25 | 2013-10-01 | Sumco Techxiv Corporation | Semiconductor wafer manufacturing method |
JP2010045279A (ja) * | 2008-08-18 | 2010-02-25 | Nippon Steel Corp | 半導体基板の両面研磨方法 |
WO2010128631A1 (ja) | 2009-05-08 | 2010-11-11 | 株式会社Sumco | 半導体ウェーハの研磨方法及び研磨パッド整形治具 |
US8647174B2 (en) | 2009-05-08 | 2014-02-11 | Sumco Corporation | Semiconductor wafer polishing method and polishing pad shaping jig |
DE112010004989T5 (de) | 2009-12-24 | 2013-03-07 | Sumco Corporation | Halbleiterwafer und Verfahren zur Herstellung desselben |
US8772177B2 (en) | 2009-12-24 | 2014-07-08 | Sumco Corporation | Semiconductor wafer and method of producing the same |
US8952496B2 (en) | 2009-12-24 | 2015-02-10 | Sumco Corporation | Semiconductor wafer and method of producing same |
CN104813439A (zh) * | 2012-10-26 | 2015-07-29 | 道康宁公司 | 平坦的SiC半导体基板 |
CN104813439B (zh) * | 2012-10-26 | 2017-04-12 | 道康宁公司 | 平坦的SiC半导体基板 |
US9738991B2 (en) | 2013-02-05 | 2017-08-22 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion |
US9797064B2 (en) | 2013-02-05 | 2017-10-24 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion |
US10002760B2 (en) | 2014-07-29 | 2018-06-19 | Dow Silicones Corporation | Method for manufacturing SiC wafer fit for integration with power device manufacturing technology |
Also Published As
Publication number | Publication date |
---|---|
JP3400765B2 (ja) | 2003-04-28 |
US6458688B1 (en) | 2002-10-01 |
DE19905737A1 (de) | 2000-08-31 |
KR20000062540A (ko) | 2000-10-25 |
US20030045089A1 (en) | 2003-03-06 |
US6583050B2 (en) | 2003-06-24 |
DE19905737C2 (de) | 2000-12-14 |
KR100394970B1 (ko) | 2003-08-19 |
TW567547B (en) | 2003-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3400765B2 (ja) | 半導体ウェハの製造方法および該製造方法の使用 | |
KR100955962B1 (ko) | 반도체 웨이퍼 제조방법 및 이에 사용되는 와이어 소 | |
JP4835069B2 (ja) | シリコンウェーハの製造方法 | |
KR100550491B1 (ko) | 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법 | |
KR101230112B1 (ko) | 반도체 웨이퍼 제조 방법 | |
US6861360B2 (en) | Double-sided polishing process for producing a multiplicity of silicon semiconductor wafers | |
KR101152113B1 (ko) | 반도체 웨이퍼 제조 방법 | |
TWI334622B (en) | Unpolished semiconductor wafer and method for producing an unpolished semiconductor wafer | |
JP2006222453A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ | |
CN111630213B (zh) | 单晶4H-SiC生长用籽晶及其加工方法 | |
US6566267B1 (en) | Inexpensive process for producing a multiplicity of semiconductor wafers | |
JP3828176B2 (ja) | 半導体ウェハの製造方法 | |
KR20190057394A (ko) | 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법 | |
US20030060020A1 (en) | Method and apparatus for finishing substrates for wafer to wafer bonding | |
JPH10180624A (ja) | ラッピング装置及び方法 | |
US6599760B2 (en) | Epitaxial semiconductor wafer manufacturing method | |
JP2002217149A (ja) | ウエーハの研磨装置及び研磨方法 | |
KR101328775B1 (ko) | 실리콘 에피택셜 웨이퍼의 제조 방법 | |
JP2004343126A (ja) | 半導体ウェハの前面および裏面を同時にポリッシングする方法 | |
JP2005205543A (ja) | ウエーハの研削方法及びウエーハ | |
JP2003197498A (ja) | 被覆されたシリコンウェーハ、その製造方法及び使用 | |
JP2011091143A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2003203890A (ja) | シリコンウェーハの製造方法 | |
CN110653718A (zh) | 一种晶片的制造方法 | |
Abe et al. | Wafer thinning without an etch Stop down to 0.1 μm |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3400765 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140221 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |