TWI529964B - 具有薄緩衝層的iii-v族基材及其製備方法 - Google Patents

具有薄緩衝層的iii-v族基材及其製備方法 Download PDF

Info

Publication number
TWI529964B
TWI529964B TW102147832A TW102147832A TWI529964B TW I529964 B TWI529964 B TW I529964B TW 102147832 A TW102147832 A TW 102147832A TW 102147832 A TW102147832 A TW 102147832A TW I529964 B TWI529964 B TW I529964B
Authority
TW
Taiwan
Prior art keywords
substrate
buffer layer
microns
item
batch
Prior art date
Application number
TW102147832A
Other languages
English (en)
Other versions
TW201427070A (zh
Inventor
傑恩 皮耶 法雷
柏納德 鮑蒙特
Original Assignee
聖戈班晶體探測器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聖戈班晶體探測器公司 filed Critical 聖戈班晶體探測器公司
Publication of TW201427070A publication Critical patent/TW201427070A/zh
Application granted granted Critical
Publication of TWI529964B publication Critical patent/TWI529964B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3013—AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension

Description

具有薄緩衝層的III-V族基材及其製備方法
以下是針對可以使用於電子裝置之製造的半導體基板，和形成半導體基板的方法，特別是，成形基板的方法和改良由此基板形成的的裝置。
半導體化合物，包括III-V族材料，如氮化鎵(GaN)，三元化合物，如，氮化鎵銦(InGaN)，和氮化鋁鎵(GaAlN)，甚至是四元化合物(氮化鋁鎵銦)，等直接能隙半導體。這種材料已被確認為具有短波長發射的巨大潛力，並因此適用於發光二極體(LEDs)、雷射二極體(LDs)、UV檢測器和高溫電子器件的製造。
然而，這種半導體材料的發展，因為這些材料不易處理而受到阻礙，尤其是高品質單晶材料的形成，這些材料係製造短波長發光的光電器件之所需。氮化鎵並非天然存在的化合物，故不能像矽、砷化鎵或藍寶石剛玉一樣，利用晶棒來熔融及抽拉，因為在一般壓力下，它的理論熔化溫 度高於其分解溫度。所以，業界就使用磊晶生長技術來形成塊狀的GaN晶體。然而，磊晶生長技術仍然存有問題，包括合適的低缺陷密度的塊狀GaN材料的形成，和其它結晶形態差異的存在，包括晶質弓狀物。
擴展缺陷(差排，疊差和反相邊界)的存在， 導致了顯著惡化的性能，並導致設備工作壽命的縮短。更特別地，差排表現為非輻射中心，從而降低了這些材料所製成的發光二極體和雷射二極體的發光效率。此外，如結晶取向之其他因素，對形成在氮化鎵材料之器件的性能會產生負面的影響。
根據一個方面，本發明描述一種包括III-V族材料和具有一上表面的基板，所述基板包括一個在上表面和晶體參考面之間的切割角度(α)，所述基板還包括不大於1度的切割角度的變化(2β)。
根據另一個方面，本發明描述一種基板，其包括：包含III-V族材料和具有一上表面的主體，及鄰接於主體上表面的III-V族材料的緩衝層，其中，所述緩衝層具有不大於1.3微米的平均厚度。
根據另一個方面，本發明描述一種基板，其包括：包括III-V族材料和具有一上表面的主體，該主體包括一個在上表面和晶體參考平面之間的切割角度(α)，主體另包括一切割角度變化(2β)；和包含鄰接於主體上表面的III-V 族材料的緩衝層，其中，所述緩衝層具有不大於約1.3微米的平均厚度。
根據另一個方面，本發明描述一種基板，其包 括：包括III-V族材料和具有一上表面的主體，該主體包括一個在上表面和晶體參考面之間的切割角度(α)，該主體另包括一個切割角度變化(2β)；和包含鄰接於主體上表面的III-V族材料的緩衝層，其中，所述緩衝層具有一上表面，所述緩衝層和主體包括一個在緩衝層上表面和晶體參考面之間的切割角度(α)，所述緩衝層和主體還包括一個小於所述主體的切割角度變化(2β)的切割角度變化(2β)。
根據又另一方面，本發明描述包括至少20個 基板的基板批次生產，各基板包括III-V族材料且具有一上表面，主體包括一個在上表面和晶體參考面之間的切割角度(α)，所述基板還包括一不大於1度的切割角度變化(2β)。
根據又另一方面，本發明描述包括至少20個 基板的基板批次生產，各基板包括III-V族材料且具有一上表面，主體包括一個在上表面和晶體參考面之間的切割角度(α)，所述基板還包括一不大於1度的切割角度變化(2β)。
根據又另一方面，本發明描述一種基板，其包 括含有III-V族材料和具有一上表面的主體；和包括III-V族材料的緩衝層，該緩衝層覆蓋在主體的上表面上，其平均厚度不大於約1.3微米，其中，所述基板用來提供一個表面以形成多個光電器件，該多個光電器件覆蓋在緩衝層上，其在約400奈米到約550奈米發光波長的範圍內，具有不大於約 0.0641奈米/平方公分的歸一化的光發射波長標準偏差(nσ)。
根據又另一方面，本發明描述一種基板結構， 其包括：包括具有一上表面的III-V族材料的基板；和覆蓋在基板上表面的多個光電器件，其中，所述覆蓋在基板上表面的多個光電器件，在約400奈米到約550奈米發光波長的範圍內，具有不大於約0.0641奈米/平方公分的歸一化的光發射波長標準偏差(nσ)。
根據又另一方面，本發明描述包括至少20個 基板結構的基板結構的批次生產，其中，各基板結構包括一個基板及設置在基板上的多個光電器件，其中，所述覆蓋在基板上表面的多個光電器件，在約400奈米到約550奈米發光波長的範圍內，具有不大於約0.0641奈米/平方公分的歸一化的光發射波長標準偏差(nσ)。
根據又另一方面，本發明描述一種包括多個光 電器件的光電結構，該多個光電器件形成在包含III-V族材料且具有一上表面的基板上，所述基板包括一個在上表面和晶體參考面之間的切割角度(α)，所述基板還包括一個切割角度變化(2β)，其中，多個光電結構在約400奈米到約550奈米發光波長的範圍內，具有不大於約0.0641奈米/平方公分的歸一化的光發射波長標準偏差(nσ)。
根據又另一方面，本發明描述一種形成基板的 方法，其包括：提供包括III-V族材料的主體；並形成一緩衝層，該緩衝層形成在所述主體的III-V族材料的上表面上，該緩衝層具有一上表面且其厚度不大於約1.3微米。
根據又另一方面，本發明描述一種形成基板的 方法，其包括：提供包括III-V族材料的主體，該主體具有一上表面和一相對於上表面的後表面，其中，該主體的上表面具有台地和上升台階；在主體的上表面上實施至少一種精加工操作；和在主體的上表面上形成III-V族材料的緩衝層，該緩衝層具有一鄰接於主體上表面的後表面，其中，所述緩衝層的上表面具有比主體上表面更均勻的台地和上升台階。
200‧‧‧半導體基板
201‧‧‧基板
203、450、550‧‧‧緩衝層
204、206‧‧‧膜
205‧‧‧底層
240、320‧‧‧主體
244、310、410、510‧‧‧上表面
246‧‧‧後表面
330、430‧‧‧台地
340、440‧‧‧上升台階
參考附圖，可使本發明能更好地被了解，且對本領域專業人士而言，可使本發明之許多特徵和優點變得顯而易見。
圖1係一流程圖，用來顯示根據一實施例的半導體基材的形成方法，該半導體基材用於電子裝置之形成。
圖2A係一橫截面示意圖，用來顯示根據一實施例的在形成半導體基板過程中所形成的各層。
圖2B係一橫截面示意圖，用來顯示根據一實施例的形成自半導體基板的無支撐的基板，該基板包括具有一凹曲率的主體。
圖2C係一橫截面示意圖，用來顯示根據一實施例的形成自半導體基板的無支撐的基板，該基板包括具有一凸曲率的主體。
圖3係一橫截面示意圖，用來顯示已完成的無支撐的基板的主體的上表面。
圖4係一橫截面示意圖，用來顯示已完成的無支撐的基板的上表面，該基板具有薄的緩衝層。
圖5係一橫截面示意圖，用來顯示已完成的無支撐的基板的上表面，該基板具有厚的緩衝層。
在不同的圖示中，使用相同的參考符號來表示相似的或相同的元件。
以下一般地係針對基板材料，特別是，由半導體材料製成的基板，其可以使用於電子裝置的製造。更特別地，本文所述的實施例中的基板可以使用於發光二極體(LEDs)或雷射二極體(LDs)的形成。本實施例的基板可包括III-V族材料，其包括例如氮化鎵(GaN)。但是應當要了解，提到的III-V族材料係包括具有從元素週期表第III族的至少一種元素和從元素週期表第V族的至少一種元素選出的化合物。
圖1係一流程圖，用來顯示根據實施例的形成半導體基板的方法，該半導體基板包括半導體材料，適合於在其上製造電子裝置。如圖所示，該過程的起始步驟101係要提供一基板，該基板也被稱為模板基板。模板基板的結構適合於支撐多個形成在其上的層，用來當作異質外延支承結構，可在其上形成多個層。
按照一實施例，該模板基板可以是一種無機材料。一些合適的無機材料可包括氧化物c碳化物、氮化物、硼化物、氧碳化物、氧硼化物、氧氮化物以及它們的組合。 在某些情況下，模板基板可以包括氧化鋁，更特別地，可以包括單晶氧化鋁(即藍寶石)。在一個實施例中利用基本上由藍寶石組成的基板。
於過程之步驟103中，在基板上形成緩衝層。請 轉向參考圖2A，其顯示根據實施例之半導體基板200。值得注意的是，半導體基板200可以包括基板201(即，模板基板)和覆蓋基板201上的緩衝層203。特別是，緩衝層203可以覆蓋在基板201的上主表面上，並且更特別地，緩衝層203可以與基板201的上主表面直接接觸。
形成緩衝層203可以包括沉積過程。例如，基板 可以被載入到一個反應室中，並且在反應室中提供的合適的氣氛之後，緩衝層可被沉積在基板上。根據一實施例，合適的沉積技術可包括化學氣相沉積。在一個特定實例中，沉積過程可包括金屬有機化學氣相沉積(MOCVD)。
緩衝層203可以由多個膜形成。例如，如圖2A所 示，緩衝層203可以包括膜204和膜206。根據一實施例，膜的至少一個，可以包括結晶材料。在更特別的實施例中，與基板201的表面直接接觸的膜204，可包括矽，和基本上包括矽。膜204可幫助基板201和覆蓋膜204之半導體層之間的分離，如本文之所述。
如圖2A所示，膜206可以覆蓋在膜204上，更特 別地，可以與膜204直接接觸。膜206有合適的晶體特性，而可以在其上外延形成後續層。值得注意的是，在一實施例中，膜204可包括半導體材料。合適的半導體材料可包括III-V 族化合物材料。在一特別的實例中，膜206可包括氮化物材料。在另一實例中，膜206可以包括鎵、鋁、銦和它們的組合。仍然，在一特別的實施例中，膜206可以包括氮化鋁，並且更特別地，薄膜206基本上是由氮化鋁所組成。
在一個示例性結構中，緩衝層203可以如此被形 成，使得膜204包括矽且直接接觸基板201的主表面。此外，膜206可直接接觸膜204的表面，且包括III-V族材料。
於步驟103中形成緩衝層之後，在過程之步驟105 中，一底層205被形成在緩衝層203上。請參考圖2A，半導體基板200可包括覆蓋在緩衝層203上的底層205。特別地，底層205可以如此被形成，使得它覆蓋在緩衝層203的表面上，並且更特別地，底層可以與緩衝層203上的膜206直接接觸。
也應當了解到，根據本文之實施例的半導體基板之形成，不需建立遮罩或經由切槽或粗化來修改基板的表面，或利用蝕刻技術來實現。
根據一實施例，對於合適地形成緩衝層203，可將基板201和緩衝層203放置在一反應室中進行外延生長過程。底層205可以經由外延生長過程來形成，如氫化物氣相磊晶(HVPE)。在一特別實例中，底層205可以由III-V族材料製成。一些合適的III-V族材料可包括氮化物材料。此外，底層205可以包括鎵。在特定情況下，該底層205可以包括氮化鎵(GaN)，且更特別地，可以基本上由氮化鎵組成。
形成底層205的具體方法可以如此進行。例如， 底層205的外延生長可以以不同的生長模式來進行，其中，底層205的下部區域208可以以第一模式來生長，而底層205的上部區域210可以以不同於第一模式的第二模式來生長。例如，在一實施例中，底層205最初可以以3維(3D)生長模式來形成磊晶層，使得底層205的下部區域208可以以3維生長模式來形成。3維成長模式係可以包括底層205材料沿著多個晶體方向的同步增長。3維生長過程也可以包括島狀物自發地形成於緩衝層203上。自發形成的島狀物可以隨機地生長在緩衝層203上，而產生各種不同的台地，台地之間有多個面和谷。
可選擇地，或另外地，底層205可以以2維(2D)外延生長方式來形成。2維生長模式的特徵在於，材料可在一個晶面上擇優生長，以及結晶材料沿著其它晶體方向的受限生長。例如，在一實施例中，包括氮化鎵以二維生長模式的底層205之形成包括氮化鎵(GaN)在c面(0001)的擇優生長。
如上所示，底層205可以使用3D和2D生長模式的組合來形成。例如，底層205的下部區域208最初可以以3維生長模式來形成，其中，島狀物自發並隨機地產生在緩衝層203上而形成非連續層的材料。然而，如果3維模式生長所形成的層變得連續，顯示出刻面特徵而具有基本上不均勻的厚度。在3維生長模式之後，生長參數可以改變，而變為2維生長模式，其中，橫向生長是有利的因而可改善厚度的均勻性。在這種方式中，底層205的上部區域210可以經由2 維生長模式來形成。結合3D和2D生長模式可以減少底層205的差排密度和改變(例如，增加)底層205上的內部應力。
應被了解到，基層205的形成可以包括生長模式 的多個變化。例如，在一實施例中，底層可以由初始的3維生長模式，接著是2維生長模式，最後以3維生長模式進一步生長來形成。
生長模式之間的切換可以由若干生長參數之修改 來完成，生長參數包括生長溫度，生長速率，氣相反應物和非反應物料的壓力，反應物和非反應物料在反應氣氛中的壓力比，生長室的壓力，以及它們的組合。本文中提到的反應物材料包括如含氮，含氨的反應物的物質。其它反應物的材料可包括鹵化物之組分，包括例如，金屬鹵化物之組分，如氯化鎵。非反應物材料可以包括某些種類的氣體，例如包括稀有氣體、惰性氣體等等。在特定情況下，非反應物材料可包括氣體，例如氮氣和或氫氣。
對於某些過程，生長溫度可以被改變，以便在3D 和2D生長模式之間進行變化。在一實施例中，生長溫度之改變可以包括增加生長溫度來使3D生長模式改變為2D生長模式。例如，在從3D改變為2D生長模式中，溫度可以被改變至少約5℃、改變如至少約10℃、至少約15℃、至少約20℃、至少約30℃、至少約35℃或甚至至少約40℃。在其它實施例中，在從3D改變為2D生長模式中，生長溫度可以被改變不大於約100℃，例如不大於約90℃、不大於約80℃、不大於約70℃或甚至不大於約60℃。應被了解到，生長溫度的變化 可以是上面提到的任何的最小值和最大值之間的範圍內。
根據某些實施例，形成底層205的生長速率可以 是每小時至少50微米(微米/小時)。在其它實施例中，形成底層205的生長速率可以更大，例如至少每小時約75微米、至少每小時約100微米、至少每小時約150微米、至少每小時約200微米或甚至至少每小時約250微米。在另一個實施例中，形成底層205的生長速率可以是不大於每小時約1毫米，如不大於每小時約750微米、不不大於每小時約500微米或甚至不大於每小時約300微米。應了解到，形成底層205的生長速率可以是任何上面提到的最小值和最大值的範圍內。
對於某些過程，生長速率可被改變，以便在3D和 2D生長模式之間變化。例如，生長速率可以降低，使生長模式從3D改變為2D。特別地，從3D改變為2D生長時，其生長速率可被改變為，包括至少約每小時5微米(即，微米/小時)。在其它實施例中，從3D改變為2D生長模式時，其生長速率可被改變為，不超過約每小時200微米。應可以了解到，生長速率的變化可以是上面提到的任意的最小值和最大值之間的範圍內。應可以了解到，生長速率的降低可以使生長模式從3D改變為2D。
根據其它的實施例，生長速率改變至少2之因子， 可使生長模式從3D變成2D。例如，生長速率減少至少2之因子，可使生長模式從3D變成2D。在其它實施例中，生長速率可降低至少約3之因子、至少約4之因子或甚至至少約5 之因子。在特定情況下，生長速率的降低不大於約8之因子、不低於約7之因子或者不大於約6之因子。
應可以了解到，在改變生長模式時，生長速率可 以被改變上面所提的因子之一或更多個。例如，生長溫度可以被改變，而生長速率保持穩定。或者，生長速率可以被改變，而生長溫度保持穩定。在另一個實施例中，生長速率和生長溫度二者都可以被改變以實現生長模式的變化。
在適當地形成底層205之後，底層205的平均厚 度可以足夠厚，以支承其本身，並提供一個合適的基板表面，在若干後形成的成形過程之後，使電子裝置可在其上形成。 例如，底層205的平均厚度可以是不大於約5毫米，如不大於約4毫米、不大於3毫米、不大於約2毫米或甚至不大於約1.5毫米。應可以了解到，底層205可以如此被形成，使得其平均厚度為至少約0.1毫米，例如至少為0.2毫米、至少0.5毫米、至少0.8毫米或甚至至少1毫米。應可以了解到，底層205具有的平均厚度可以在上面提到的任何最小值和最高值的範圍內，包括例如，在約0.1毫米和約5毫米之間的範圍內。
底層205可以被形成而具有特定的差排密度。底 層205的差排密度可以在底層的上表面形成時進行測量。測定差排密度的合適的方法包括使用室溫下操作的陰極發光顯微鏡，並以1萬電子伏的電子束，光點尺寸70之操作且無單色儀的多色光的檢測，其機器是SEM，JSM-5510，購自JEOL Corporation(日本電子株式會社)。對於約108/平方公分的差排密度的測量，放大倍率為4000X和面積通常為700平方微 米。對於約106/平方公分的差排密度的測量，放大倍率通常為500-1000X和面積通常為0.1平方毫米。
根據一實施例，底層205可以具有之差排密度不 大於約每平方公分1x108差排(差排/平方公分)，其係於底層205的上表面測得。在其它實施例中，底層205的差排密度可以更小，例如，它不大於約每平方公分1x107差排、不大於約每平方公分6x106差排或甚至不大於約每平方公分1x106差排。仍然，底層205可以具有之差排密度至少約每平方公分1x105差排，基層205可具有差排密度為至少約1×105差排/平方公分，例如至少約每平方公分2x105差排、至少約每平方公分3x105差排或甚至至少約每平方公分5x105差排。應被了解到，底層可具有上面提到的任何最小值和最大值的範圍內的差排密度。
在半導體層形成的過程中，包括例如底層205，基 板201可以從底層205分離。該分離可以經由緩衝層203的一部分的解離來達成，特別是，緩衝層203內的膜。根據一實施例，緩衝層203可以包括膜，例如矽，其中，利用連續生長過程中的高溫，這些膜可被熱解離。熱解離可促進基板201和多個半導體層之間的分離。因此，在生長過程完成後，底層205可以完全地從基板201上移除。
基板201從底層205分離之後，無支撐之基板由 底層205的材料形成。無支撐之基板可以有一個主體240，其可以具有曲率或彎曲。在特定實例中，主體240可具有一上表面244，代表鎵(Ga)面，和一後表面246，代表氮(N) 面，並且主體240可以具有凹的曲率，其是依據後表面246的曲率，如圖2B所示之主體。在其它情況下，主體240可具有一上表面244，代表鎵(Ga)面，和一後表面246，代表氮(N)面，並且主體240可以具有凸的曲率，其是依據後表面246的曲率，如圖2C所示之主體。
請再次參考圖1，在形成無支撐之基板後，主體在步驟109進行精加工處理。精加工可包括合適的材料去除過程，包括例如，研磨，精研，拋光等，以形成具有合適的幾何特性的無支撐之基板主體。精加工也可包括成形操作，如美國申請序列No.13/630,858中所揭露的，在此將其引入作為參考。例如，成形過程可在其他精加工處理之前或之後進行。在特定實施例中，成形過程可在其他精加工處理之前進行。根據一特定實施例，精加工處理可以包括一雙面的過程，其中，主體被設置在兩個精加工表面之間(例如，研磨頭、精研頭、拋光頭，等等)。
薄的緩衝層在111精加工之後，可以被形成在鄰接於無支撐之基板主體的上表面上，更具體地，薄的緩衝層可以直接接觸基板的上主表面。
形成薄的緩衝層可以包括沉積過程。例如，主體可以被裝入反應室中，在反應室中提供合適的環境之後，緩衝層可被沉積在基板上。根據一實施例，合適的沉積技術可包括化學氣相沉積。在一特定實例中，沉積過程可包括金屬有機化學氣相沉積(MOCVD)。在更具體的實施例中，沉積過程可以包括2維生長模式的MOCVD，其可以以如上面所討 論的相同的方法來實現。
薄的緩衝層具有的厚度可以不大於約1.3微米、不 大於約1.2微米、不大於約1.1微米、不大於約1微米、不大於約0.9微米、不大於約0.8微米、不大於約0.7微米、不大於約0.6微米、不大於約0.5微米、不大於約0.45微米、不大於約0.4微米、不大於約0.35微米、不大於約0.3微米、不大於約0.25微米、不大於約0.2微米、不大於約0.15微米、不大於約0.1微米。在別的實施例中，薄的緩衝層的厚度可以為至少約0.0001微米、至少約0.0005微米、至少約0.001微米、至少約0.005微米、至少約0.01微米、至少約0.02奈米、至少約0.04奈米、至少約0.05微米、至少約0.08奈米、至少約0.1微米、至少約0.15微米、至少約0.2微米、至少約0.25微米或甚至至少約0.3微米。薄的緩衝層的厚度可以是上面提到的任何最小值和最大值的範圍內。
根據一實施例，薄的緩衝層的厚度可以在至少約 0.01微米到不大於約1.3微米的範圍內、至少約0.021微米到不大於約1.2微米的範圍內、至少約0.04微米到不大於約1.1微米的範圍內、至少約0.08微米到不大於約1.0微米的範圍內、至少約0.1微米到不大於約0.8微米的範圍內。在某些實施例中，薄的緩衝層的厚度可以是約0.2微米到不大於約0.5微米的範圍內。在一特定的但非限制性的實施例中，薄的緩衝層的厚度可以是大約0.3微米。
緩衝層可以由結晶材料來製成。緩衝層可以具有 合適的結晶特性，後續層可在其上面外延形成。值得注意的 是，在一實施例中，緩衝層可以包括半導體材料。合適的半導體材料可以包括III-V族化合物材料。在一具體的實例中，緩衝層可以包括氮化物材料。在另一實例中，緩衝層可以包括鎵、鋁、銦和它們的組合。在另一具體實施例中，緩衝層可以包括氮化鎵(GaN)，更特別地，緩衝層基本上可以由氮化鎵組成。
為了更好地描述本體上表面的表面形貌和緩衝層 的上表面的表面形貌，請參考圖3，其顯示如本文所述的完成了的主體320的上表面310。由於主體320是結晶性的，在主體的上表面310會包含多個台地330和上升台階340。如圖所示，所述多個台地330和上升台階340，它們的尺寸會有一定量的變異性或不均勻性。例如，台地330的寬度可以有較大的變化。同樣地，上升台階的高度會有不均勻性。
圖4顯示圖3所示的主體320與直接接觸於主體 320上表面的薄緩衝層450。如圖所示，緩衝層450上表面410上的台地430和上升台階440比主體320的上表面310上的台地330和上升台階340更加均勻。不受理論的限制，據信，經由如本文所述的，在完成的主體320的上表面310上形成薄的緩衝層450，該緩衝層450的上表面410的表面形態不同於主體320的上表面310的表面形態，使得多個台地和上升台階的尺寸變得更均勻。在一定厚度以上，可以相信，緩衝層的上表面的表面形貌會與本體的上表面的表面形態更一致，使得台地和上升台階的非均勻性基本上保持相同於主體上表面的程度。例如，圖5顯示的緩衝層550比緩衝層450 具有更大的平均厚度。如圖所示，緩衝層550的上表面510的表面形貌與主體320的上表面310的表面形貌有一致性。
請再次參考圖4，在特定實施例中，台地330和上 升台階340尺寸之間的變異性，在附加薄緩衝層後，可減少至少約10%、至少約20%、至少約30%、至少約40%、至少約50%、至少約60%、至少約70%或甚至至少約80%。
在另外特別的實施例中，台地橫跨無支撐的基板 的上表面的平均寬度，在附加薄緩衝層後，可以增大。在某些實施例中，台地的平均寬度可以增大至少約10%、至少約20%、至少約30%、至少約40%、至少約50%、至少約60%、至少約70%或甚至至少約80%。
在另外特別的實施例中，橫跨無支撐的基板的上 表面的台地的數目，在附加薄緩衝層後，可以減少。在某些實施例中，台地的數目可以減少至少10%、至少約20%、至少約30%、至少約40%、至少約50%、至少約60%、至少約70%或甚至至少約80%。
主體上表面的表面形貌因薄緩衝的附加而重新排 列，使得主體表面的獨特的結晶性(例如，切割角度的變化)可被修改。特別地，附加薄緩衝層之後，無支撐的基板可以具有如本文所描述的獨特的幾何上的和結晶上的特性。
例如，在一實施例中，無支撐的基板在附加薄緩 衝層之後，可以有一個特定的切割角度(α)，切割角度係上表面和結晶材料內的參考平面之間的角度，切割角度係於無支撐的基板的中心所測量得到。為便於參考這裡所描述的某 些參數，圖3顯示經由一般的方法所形成的一般基板主體的橫截面示意圖，而圖4係根據本發明一實施例所形成的基板主體和薄緩衝層的橫截面示意圖。如圖所示，圖3的一般主體顯示了台地和上升台階具有顯著的不均勻性。與此相反，如如圖4之所示，根據本發明實施例所形成的具有薄緩衝層的基板具有更均勻的台地和上升台階。
根據一實施例，在附加薄緩衝層之後，無支撐的 基板可以具有的切割角度(α)不大於約2度，如不大於約1.5度、不大於約1度、不大於約0.8度或甚至不大於約0.6度。 儘管如此，切割角度(α)可以是至少約0.01度，例如至少約0.05度、至少約0.1度、至少約0.2度、至少約0.3度或甚至至少約0.6度。切割角度可以在一個範圍內，包括上面提到的任何的最小值和最大值的範圍內。
應被了解到，切割角度的方向也可以加以特別地 控制。例如，切割角度的方向可故意地傾斜朝向m面[1-100]a面[11-20]，它們的組合，或者任何其他的方向。按照另一實施例，主體可以有一特定的切割角度變化(2β)，其係利用X’Pert Pro PANalytical的儀器經由X-射線繞射法來測量。利用X’Pert Pro PANalytical的儀器，切割角度(α)可以經由中心點和其他4點的X-射線繞射來決定，所述其他4點以90度分開，並與基板主體的中心點隔開22毫米的距離(半徑尺寸的95%)。沿直徑的切割角度變化(2β)係基於X-射線分析並使用軟體X’Pert Epitaxy v.4.2來計算。一般情況下，該計算係採用φ=90°之間隔的4ω-掃描(有時也被稱為搖擺曲 線)。首先，劃出Y縱坐標為ω值和X橫坐標為φ值的圖表。根據φ值(例如0°、90°、180°、270°)劃出四個ωo的值(對應於4 ω-掃描的四個峰值)。然後將包括至少這4個點的曲線適配一正弦函數。該函數的公式為：ω=A+α*cos(Pi*(φ-C)/180)，其中“A”是一個常數(測量到的不同的ω0的平均值)，“α”是切割角度值(以度為單位)，“C”是相對於切割方向的φ角。但應了解到，在ω掃描分析時，檢測器需保持靜止而樣品則繞ω軸旋轉。
在具體實施例中，無支撐的基板在附加薄緩衝層之後，可以有一個切割角度變化(2β)，其值可以是不大於約1度、不大於約0.95度、不大於約0.9度、不大於約0.85度、不大於約0.8度、不大於約0.75度、不大於約0.7度、不大於約0.6度、不大於約0.4度、不大於約0.2度、不大於約0.16度、不大於約0.14度、或甚至大於不約0.1度、不大於約0.08度或甚至不大於約0.06度。儘管如此，整個晶片的切割角度變化可以是至少約0.005度或至少約0.008度。切割角度變化可以在一個範圍內，包括上面提到的任何的最小值和最大值的範圍內。在另外具體實施例中，無支撐的基板在附加薄緩衝層之後，其切割角度變化(2β)不變化。
無支撐的基板的主體可以包括III-V族材料，特別是一種包含氮化物的材料，更特別是一種含鎵的材料。在某些情況下，主體可以是無支撐的氮化鎵基板，也可以基本上由氮化鎵組成，但不包括摻雜劑材料。
主體可以如此被形成，使得其上表面和後表面之 間的平均厚度為至少約10微米。在其它情況下，主體的平均厚度可以更大，例如至少約20微米、至少約30微米、至少約40微米或甚至至少約50微米。然而，主體的平均厚度也可以為不大於約3毫米，如不大於約2毫米、不大於約1毫米、不大於約800微米、或甚至不大於約500微米、不大於約300微米、不大於約200微米或甚至不大於約100微米。 應被了解到，主體的平均厚度可以具有上面提到的任意的最小值和最大值之間的範圍內。
根據一實施例中，晶體的參考平面可以是a面、m 面或c面。更特別地，晶體的參考平面可以是傾斜朝向a面或m面的c面。應被了解到，晶體的參考平面可以包括各種特定的平面，例如包括但不限於，c和-C極性面(0002)和(000-2)，非極性面，例如在m面族{1-100}、a面族{11-20}、或半極性面、例如{11-22}、{10-12}、{30-31}、{20-21}或{30-3-1}。
根據本實施例的一些無支撐的主體可具有獨特的 弓形。弓係測量基板的表面偏離平面的最大偏差，其定義為擬合基板表面的最佳的最小平方。例如，主體的曲率可以是顯著地低，其表示基本上很少或幾乎沒有彎曲。根據一實施例，主體可以具有的弓形，其對應的曲率半徑至少約1.5米。 在其他情況下，主體的弓所對應的曲率半徑可以至少約1.8米、至少約2米、至少約2.5米、至少約3米、至少約5米、至少約10米、至少約50米、至少約100米或甚至至少約200米。
根據一實施例，弓的量測係根據公式：zC-0.25 x (zS+zN+zE+zW)，其中zC為位於主體(或主體與緩衝層一起)中心點的高度，符號zS、zN、zE、zW代表四個點的高度，該四個點位於距離2英寸的主體的中心點24毫米之處，且圍繞中心點互隔90°。高度係沿z軸來測定，z軸基本上垂直於主體中心點的表面。相較於基板直徑(d)，弓值(h)可以是非常小。垂直方向可以是垂直於測量工具的參考平面，基板係置放在此工具上。對於不同直徑的基板，用於測量弓的四個點，其位置離開中心點的距離可以為半徑大小的至少約90%，較佳地約95%。例如，對於直徑為4英寸的基板主體，環上的4個點位於48毫米的距離之處。弓值(h)，基板主體的直徑(d)，和曲率的物理半徑(r)之間的關係可以經由公式r=d2/8h來界定。
此外，根據此處實施例之過程所形成的主體可以 具有一個特定的總厚度變化(TTV)。例如，總厚度變化可以是不大於約50微米，如不大於約20微米、不大於約10微米、不大於約5微米或甚至不大於約2微米。總厚度變化可以經由SygmaTech標準的計量工具來測量。儘管如此，在某些情況下，總厚度變化可為至少約5微米，例如至少約10微米或至少約15微米。應被了解到，主體的總厚度變化可以在上面提到的任何的最小值和最大值之間的範圍內。
一般來說，無支撐的基板主體可具有特定直徑的 盤子形狀。例如，主體的直徑可以是至少約2英寸(約5.1公分)、至少約3英寸(約7.6公分)、至少約10公分(約4 英寸)、至少約15公分(約6英寸)、至少約20公分(約8英寸)或甚至至少約30.5公分(約12英寸)。在其它實施例中，主體的直徑可以是不大於約12英寸(約30.5公分)、不大於約11英寸(約27.9公分)、不大於約10英寸(約25.4公分)或不大於約9英寸(約22.9公分)。應被了解到，基板的直徑可以在任何前述之最小值和最大值之間的範圍內。例如，基板直徑的範圍可以是至少約2英寸(約5.1公分)到不大於約12英寸(約30.5公分)、至少約3英寸(間內約7.6公分)到不大於約11英寸(約27.9公分)、且至少約4英寸(約10公分)到不大於約10英寸(約25.4公分)或至少約5英寸(12.7公分)到不大於9英寸(約22.9公分)。
在一些實施例中，無支撐的基板的上表面可具有 一表面積。在某些實施例中，表面積可以是至少約20.2平方公分、至少約45.4平方公分、至少約78.5平方公分、至少約176.6平方公分、至少約314.2平方公分或至少約730.6平方公分。在另外的實施例中，表面積可以是不大於約730.6平方公分、不大於約615.8平方公分、不大於約506.7平方公分、不大於約415.5平方公分。應被了解到，表面積可以在上面提到的任何最小值和最大值之間範圍內。例如，表面積之範圍可以為至少約20.2平方公分到不大於約730.6平方公分、至少約45.4平方公分到不大於約615.8平方公分、至少約78.5平方公分到不大於506.7平方公分、或至少約176.6平方公分到不大於約415.5平方公分。
在一些實施例的特殊方面，對於100x100平方微 米(μm2)之區域，主體的上表面和/或後表面的平均表面粗糙度(Ra)可以為不大於約1微米、不大於約0.1微米、不大於約0.05微米、不大於約0.01微米、不大於約0.001微米(1奈米)或甚至不大於約0.0001微米(0.1奈米)。
值得注意的是，半導體基板的主體可以被形成而 具有獨特的結晶弓。值得注意的是，雖然物理弓可以經由測量術來直接測量，但結晶弓也可以經由X-射線繞射測得的晶體的曲率半徑來推導。物理弓和結晶弓可以是相同的，而更經常地，依精加工過程，它們可以是顯著地不同。
結晶弓之量測，首先量測半導體基板主體的結晶 材料偏離完全平坦的結晶形態的曲率。晶體的測量係利用X-射線繞射方法，其揭露於Paul F.Fewster所寫的書“半導體的X射線散射”中的4.3.5章節，其中有一曲率半徑公式4.12：r=(x1-x2)/(Φ1-Φ2)，其中，“r”是曲率半徑，“x”是樣品上的位置，和“Φ”為在這個位置掃描的繞射峰中的最大的角度位置。 例如，主體的曲率可以是顯著地低，其表示主體基本上很少或幾乎沒有彎曲。根據一實施例，主體可以具有結晶性的弓，其曲率半徑小於約200微米。在其它情況下，弓可以是更小，例如不大於約100微米、不大於約75微米、不大於約50微米、不大於約25微米、不大於約10微米或甚至不大於約2微米。曲率的半徑可以使用X’Pert Pro PANalytical的儀器而經由X-射線繞射術來測定。對於一個2英寸直徑的晶片，其曲率的半徑(r)是從9個掃描峰的位置來確定，這些位置係沿直徑方向且在40毫米的範圍內。
根據另一實施例，無支撐的基板可以用本文實施 例中的方法來批次生產。特別是，一個批次生產可以包括至少10個基板、至少20個基板或至少50個基板，其可以隨意地從較大的基材貯藏室來選擇。批次生產的基板可以包括，但不必需包括，一系列基材，其可使用相同的方法來形成，並可具有相同的幾何結構和結晶特性。在某些實施例中，批次生產可以包括至少10個基板、至少20個基板、至少個50基板、至少100個基板、至少500個基板或至少1000個基板。 各基板均具有本文中所描述的那些特徵。在特定的實施例中，一個批次生產可以形成至少20個基板，其中，每個基板均具有本文中所描述的那些特徵。
此外，作為一個整體的批次生產的基板可以具有 特定的特性。例如，批次生產之基板可以具有不大於約1度的批次切割角度的標準偏差。批次切割角度的標準偏差是基於批次生產的每個基板的平均切割角度(α)的標準偏差。也就是說，對於每個基板，先計算其平均切割角度(α)，對20個基板的批次生產，其標準偏差之計算，係對20個基板的每一個基板的中心點所計算得到的平均切割角度來計算。在另一實施例中，生產批次包含的批次切割角度的標準偏差(STα)不大於約0.05度、不大於約0.03度、不大於約0.02度、不大於約0.01度、不大於約0.005度或不大於約0.001度。儘管如此，在某些情況下，批次切割角度的標準偏差可以是至少約0.0001度或至少約0.0005度。可以了解到，批次切割角度的標準偏差可以在上面提到的任何的最小值和最大值之間的範 圍內。
批次生產之基板也可以有切割角度變化的標準偏差(ST2β)。批次生產的切割角度變化的標準偏差(ST2β)是20個基板的每個基板的平均切割角度變化(2β)的標準偏差。也就是說，先計算20個基板的每個基板的切割角度變化(2β)，並從平均切割角度變化(2β)來計算整個批次生產的批次標準偏差(ST2β)。在一個實施例中，批次生產的基板可以具有的批次切割角度變化的標準偏差為不大於約1度、不大於約0.95度、不大於約0.9度、不大於約0.85度、不大於約0.8度、不大於約0.75度、不大於約0.7度、不大於約0.6度、不大於約0.4度、不大於約0.1度、不大於約0.09度、不大於約0.05度、不大於約0.03度、不大於約0.01度、不大於約0.008度、不大於約0.005度或不大於約0.001度。儘管如此，在某些情況下，批次生產的基板的批次切割角度變化的標準偏差可以是至少約0.0001度或至少約0.0005度。應被了解到，批次生產的基板的批次切割角度變化的標準偏差可以在上面提到的任何的最小值和最大值之間的範圍內。
批次生產之基板也可以具有一個批次平均直徑。批次平均直徑是每個基板的直徑的平均值。在一些實施例中，批次生產之基板的批次平均直徑可以為至少約2英寸(5.1公分)、至少約3英寸(7.6公分)、至少約4英寸(10公分)、至少約5英寸(12.7公分)或至少約6英寸(15公分)。在另外的實施例中，批次生產之基板的批次平均直徑可以為不大於約12英寸(約30.5公分)、不大於約11英寸(約27.9公 分)、不大於約10英寸(約25.4公分)或不大於約9英寸(約22.9公分)。應被了解到，批次生產之基板的批次平均直徑可以在上面提到的任何的最小值和最大值之間的範圍內。例如，批次生產之基板的批次平均直徑的範圍可以為至少約2英寸(約5.1公分)到大於約12英寸(約30.5公分)、至少約3英寸(約7.6公分)到不大於約11英寸(約27.9公分)、至少約4英寸(約10公分)到不大於約10英寸(約25.4公分)或至少約5英寸(約12.7公分)到不大於9英寸(約22.9公分)。
批次生產之基板還可以具有一個批次平均表面 積。批次平均表面積是批次生產之基板中每個基板的表面積的平均值。在一些實施例中，批次生產之基板的批次平均表面積可以為至少約20.2平方公分、至少約45.4平方公分、至少約78.5平方公分、至少約126.7平方公分或至少約176.6平方公分。在另外的實施例中，批次生產之基板的批次平均表面積可以為不大於約730.6平方公分、不大於約615.8平方公分、不大於約506.7平方公分、不大於約415.5平方公分。 應被了解到，批次生產之基板的批次平均表面積可以在上面提到的任何的最小值和最大值之間的範圍內。例如，批次生產之基板的批次平均表面積的範圍可以為至少約20.2平方公分到不大於約730.6平方公分、至少約45.4平方公分到不大於約615.8平方公分、至少約78.5平方公分到不大於約506.7平方公分或至少約176.6平方公分到不大於約415.5平方公分。
在某些實施例中，批次生產之基板可以包括多個 基板，其中，每個基板可以包括覆蓋在批次生產的每個基板上面的薄的緩衝層。各緩衝層可使用本文中所描述的相同的過程來形成，而具有相同的幾何的和結晶的特性。按照這些實施例，批次生產之基板可以具有一個批次緩衝層的平均厚度，其是批次緩衝層中各緩衝層的厚度的平均值。根據另一實施例，批次緩衝層的平均厚度可以為不大於約1.2微米、不大於約1.1微米、不大於約1.0微米、不大於約0.9微米、不大於約0.8微米、不大於約0.7微米、不大於約0.6微米、不大於約0.5微米、不大於約0.4微米或不大於約0.3微米。根據又一實施例，批次緩衝層的平均厚度可以為至少約0.02微米、至少約0.04微米、至少約0.08微米、至少約0.1微米、至少約0.2微米或至少約0.3微米。應被了解到，批次緩衝層的平均厚度可以在上面提到的任何的最小值和最大值之間的範圍內。例如，批次緩衝層的平均厚度的範圍為至少約0.02微米到不大於約1.2微米、至少約0.05微米到不大於約1.1微米、至少約0.08微米到不大於約1.0微米、至少約0.1微米到不不大於約0.8微米或至少約0.2微米到不大於約0.5微米。在一個特定的但非限制性的實施例中，批次緩衝層的平均厚度為約0.3微米。
人們已經注意到，某些物種，如半導體材料(例 如，氮化鎵)中的銦(In)的摻入可以改變切割角度(α)。事實上，由於切割角度的增加，銦摻入的效率會降低。InxGa1-xN合金中的銦成分可決定發光二極體及雷射二極體(LEDs & LDs)的發光波長。根據工業標準，晶片的波長變化範圍不應超過2奈米，而標準偏差應小於1奈米。據有關報導，0.5°切割角度的藍寶石基板產生的LED的波長變化為10奈米，但這是不能接受的藍光LED的產品。因此，為了控制整個晶片的LED的發光波長範圍在1奈米之內，整個藍寶石基板的切割角度變化，無關基板的尺寸，應被控制在小於0.2度(+/-0.1度)。根據一實施例，多個電子結構可以被形成於本文所述的無支撐的基板上。電子結構可以包括光電子器件，如發光二極體(LEDs)、雷射二極體(LDs)或其他用來發射特定波長的微電子結構。在某些實施例中，形成在基板上的電子結構，如光電器件，可具有一發光波長的標準偏差(σ)。發光波長的標準偏差可以經由本領域中已知的方法來測定，例如光致發光(photoluminescences，PL)。根據一實施例，光致發光映像可以對形成於基板上的LED結構於室溫下實施。 LED結構可以發射可見光譜。光發射波長的範圍可以在約400奈米到約550奈米之間。最大發光強度的波長飄移可以精確地被測量到，且發光波長的標準偏差也可以被確定。
根據另一實施例，發光波長的標準偏差可以是不 大於約2奈米、不大於約1.8奈米、不大於約1.6奈米、不大於約1.4奈米、不大於約1.3奈米、不大於約1.2奈米、不大於約1.1奈米、不大於約1奈米、不大於約0.9奈米或不大於約0.8奈米。根據另一實施例，發光波長的標準偏差(σ)可以是至少約0.0.1奈米、至少約0.05奈米、至少約0.1奈米、至少約0.2奈米、至少約0.3奈米或至少約0.5奈米。但應了 解到，波長的標準偏差可以在上面提到的任何的最小值和最大值之間的範圍內。例如，發光波長的標準偏差(σ)的範圍可以是至少約0.01奈米到不大於約1.3奈米、至少約0.05奈米到不大於約1.2奈米、至少約0.1奈米到不大於約1奈米或至少約0.2奈米到不大於約0.9奈米。
在另一實施例中，形成在基板上的光電器件之歸 一化的光發射波長的標準偏差(nσ)為約400奈米到約550奈米。
歸一化的光發射波長的標準偏差係對基板的表面 面積歸一化的發光波長的標準偏差(σ)。根據一實施例，歸一化的發光波長的標準偏差(nσ)可以是不大於約0.0641奈米/平方公分、不大於約0.0588奈米/平方公分、不大於約0.0539奈米/平方公分、不大於約0.0490奈米/平方公分、大於約0.0441奈米/平方公分或不大於約0.0392奈米/平方公分。根據另一實施例，歸一化的發光波長的標準偏差可以是至少約1.4×10-5奈米/平方公分、至少約1.6X10-5奈米/平方公分、至少約2.0×10-5奈米/平方公分2或至少約2.4×10-5奈米/平方公分。可以了解到，歸一化的發光波長的標準偏差可以在上面提到的任何的最小值和最大值之間的範圍內。例如，歸一化的發光波長的標準偏差之範圍可以是至少約1.4×10-5奈米/平方公分到不大於約0.0641奈米/平方公分、至少約1.6X10-5奈米/平方公分到不大於約0.0588奈米/平方公分、至少約2.0×10-5奈米/平方公分到不大於約0.0539奈米/平方公分或至少約2.4×10-5奈米/平方公分到不大於約0.0490奈米/平方公 分。
根據另一實施例，電子結構可以形成在如本文所 述的無支撐基板上的緩衝層的上表面上。根據一替代性實施例，電子結構形成在覆蓋緩衝層之上表面的磊晶層上。電子結構可以包括光電結構，例如LEDs或LDs，或如電晶體之微電子結構。在某些實施例中，一個光電結構可以包括多個形成在如本文所述的具有緩衝層的無支撐基板上。根據一實施例，多個形成在緩衝層上表面的光電器件可以與該緩衝層直接接觸。
根據一實施例，多個光電器件可以形成在如本文 所述的批次生產之基板的各基板上。在另一實施例中，在約400奈米到約550奈米的波長範圍，批次生產之基板的光電器件的批次發光波長標準偏差可以不大於約1.3奈米，例如，不大於約1.2奈米、不大於約1.1奈米、不大於約1奈米、不大於約0.9奈米或不大於約0.8奈米。在另一實施例中，批次生產的光電器件的批次發光波長的標準偏差(σ)可以是至少約0.01奈米、至少約0.05奈米、至少約0.1奈米、至少約0.2奈米、至少約0.3奈米或至少約0.5奈米。應被了解到，批次發光波長的標準偏差(σ)之範圍可以在至少約0.01奈米到不大於約1.3奈米、至少約0.05奈米到不大於約1.2奈米、至少約0.1奈米到不大於約1奈米或至少約0.2奈米到不大於約0.9奈米。
根據另一實施例，形成在批次生產之基板上的多個光電器件，在約400奈米到550奈米的發光範圍中，其歸 一化的批次發光波長的標準偏差不大於約0.0641奈米/平方公分，如不大於約0.0588奈米/平方公分、不大於約0.0539奈米/平方公分、不大於約0.0490奈米/平方公分、不大於約0.0441奈米/平方公分或不大於約0.0392奈米/平方公分。在另一實施例中，歸一化的批次發光波長的標準偏差可以為至少約7.9×10-7奈米/平方公分、至少約1.2×10-6奈米/平方公分、至少約2.2×10-6奈米/平方公分或至少約4.9×10-6奈米/平方公分。可以了解到，歸一化的批次發光的標準偏差可以在上面提到的任何的最小值和最大值之間範圍內。
許多不同的方面和實施例是有可能的。其中的一 些方面和實施例在本文中已被描述。看完本說明書後，技術專業人士應會了解到，這些方面和實施例僅是說明性的，並不限制本發明的範圍。此外，本領域專業人士應會了解到，一些包括類比電路的實施例，可以用數位電路來實現，反之亦然。實施例可以依據如下面所列的任何一個或多個項目來實現。
項目1。一基板，其包括III-V族材料和具有一上 表面，所述基板包括一切割角度(α)，切割角度之定義係為上表面和一晶體參考平面之間的角度，所述基板還包括不大於1度的切割角度變化(2β)。
項目2。一基板，其包括III-V族材料的主體和 具有一上表面，該主體包括一切割角度(α)，切割角度之定義係為上表面和一晶體參考平面之間的角度，該主體還包括一切割角度變化(2β)；一包括III-V族材料的且鄰接於主體 的上表面的緩衝層，其中，所述緩衝層具有不大於約1.3微米的平均厚度。
項目3。一基板，其包括III-V族材料的主體和 具有一上表面，該主體包括一切割角度(α)，切割角度知定義係為上表面和晶體參考平面之間的角度，該主體還包括一切割角度變化(2β)；一包括III-V族材料且鄰接於主體的上表面的緩衝層，其中，所述緩衝層具有一上表面，所述緩衝層與主體包括一切割角度(α)，切割角度之定義係為緩衝層之上表面和一晶體參考平面之間的角度，所述緩衝層與主體還包括一切割角度變化(2β)，其小於主體的切割角度變化(2β)。
項目4。項目2-3的任何一項所述的基板，其中， 所述主體是精加工過的主體。
項目5。前面項目的任一項的基板，其中，基板還 包括多個光電器件，該多個光電器件被設置在所述緩衝層的上表面上，其中所述多個光電器件具有不大於約1.3奈米的發光波長的標準偏差。
項目6。項目5所述的基板，其中所述多個光電器件具有的平均的發光波長的標準偏差不大於1.2奈米、不大於1奈米、不大於0.9奈米或者甚至不大於0.8奈米。
第7項。項目6所述的基板，其中所述多個光電器件具有的平均的發光波長的標準偏差不大於約1奈米。
項目8。前面項目的任一項所述的基板，其中所述主體和緩衝層的切割角度(α)不大於約2度、不大於約1.5 度、不大於約1度、不大於約0.8度、不大於約0.6度、不大於約0.4度或不大於約0.2度。
項目9。前面項目的任一項所述的基板，其中所述 主體和緩衝層的切割角度(α)為至少約0.1度、至少約0.2度、至少約0.3度或甚至至少約0.6度。
第10項。前面項目的任一項所述的基板，其中所 述主體和緩衝層的切割角度變化(2β)不大於約1度、不大於約0.95度、不大於約0.9度、不大於約0.85度、不大於約0.8度、不大於約0.75度、不大於約0.7度、不大於約0.6度、不大於約0.4度、不大於約0.2度、不大於約0.16度、不大於約0.14度，或甚至不大於約0.1度、不大於約0.08度或甚至不大於約0.06度。
項目11。前面項目的任一項所述的基板，其中所 述主體和緩衝層的切割角度變化(2β)至少為約0.005度或至少約0.008度。
項目12。前面項目的任一項所述的基板，其中， 所述主體包括氮。
項目13。前面項目的任一項所述的基板，其中，所述主體包括鎵。
項目14。前面項目的任一項所述的基板，其中，所述主體包括氮化鎵。
項目15。項目14所述的基板，其中，所述主體基本上由氮化鎵組成。
項目16。前面項目的任一項所述的基板，其中， 所述主體的平均厚度包括不大於約3毫米、不大於約2毫米、不大於約1毫米、不大於約800微米、不大於約500微米、不大於約400微米、不大於約300微米、不大於約200微米或不大於約100微米。
項目17。前面項目得任一項所述的基板，其中，所述緩衝層包括氮。
項目18。前面項目的任一項所述的基板，其中，所述緩衝層包括鎵。
項目19。前面項目的任一項所述的基板，其中，所述緩衝層包括氮化鎵。
項目20。前面項目的任一項所述的基板，其鐘，所述緩衝層基本上由氮化鎵組成。
項目21。前面項目的任一項所述的基板，其中，所述主體的上表面包括氮化鎵(GaN)晶體的镓(Ga)面。
項目22。前面項目的任一項所述的基板，其中，所述緩衝層的上表面包括氮化鎵(GaN)晶體的镓(Ga)面。
項目23。前面項目的任一項所述的基板，其中，所述的晶體的參考平面包括選自a-面、m-面、r-面、c-面或半極性面所組成之群組中的平面。
項目24。項目23所述的基板，其中所述晶體的參考平面是c面。
項目25。前面項目的任一項所述的基板，其中，所述晶體的參考平面是傾斜朝向一晶體平面，該晶體平面選自從a-面、m-面、r-面、c-面所組成之群組。
項目26。前面項目的任一項所述的基板，其中， 所述主體和緩衝層包括弓之形狀，該弓的曲率半徑可以為至少約3米、至少約5米、至少約10米、至少約50米、至少約100米或甚至至少約200米。
項目27。前面項目的任一項所述的基板，其中， 所述主體之直徑可以為至少約2英寸(5.1公分)、至少約3英寸(7.6公分)、至少約4英寸(10公分)。
項目28。前面項目的任一項所述的基板，其中， 所述緩衝層的上表面的平均表面粗糙度可以為不大於約1微米、不大於約0.1微米、不大於約0.05微米、不大於約0.001微米或甚至不大於約0.0001微米(0.1奈米)。
項目29。前面項目的任一項所述的基板，其中， 所述主體的上表面的缺陷密度可以為不大於約1×108/平方公分、不大於約5x107/平方公分、不大於約1×107/平方公分、不大於約5×106/平方公分或不大於約1×10 66/平方公分。
項目30。批次生產的基板，其包含至少20個基 板，各基板包括III-V族材料和具有一上表面，其主體包括一切割角度(α)，該切割角度係上表面和一晶體參展平面之間的角度，該基板還包括不大於1度的切割角度變化(2β)。
項目31。批次生產的基板，其包含至少20個基 板，各基板包括III-V族材料和具有一上表面，其主體包括一切割角度(α)，該切割角度係上表面和一晶體參展平面之間的角度，該基板還包括不大於1度的切割角度變化(2β)。
項目32。項目30-31的任一項所述的批次生產的 基板，其中，各基板的主體與緩衝層包括氮。
項目33。項目30-32的任一項所述的批次生產的基板，其中，各基板的主體與緩衝層包括鎵。
項目34。項目30-33的任一項所述的批次生產的基板，其中，各基板的主體與緩衝層包括氮化鎵。
項目35。項目30-34的任一項所述的批次生產的基板，其中，各基板的主體和緩衝層包括弓之形狀，該弓的曲率半徑可以為至少約1.5米、至少約1.8米、至少約2米、至少約2.5米、至少約3米、至少約5米、至少約10米、至少約50米、至少約100米或甚至至少約200米。
項目36。項目30-35的任一項所述的批次生產的基板，其中，各基板的主體和緩衝層的總厚度變化(TTV)可以不大於約3微米。
項目37。項目30-36的任一項所述的批次生產的基板，其中，各基板的主體的直徑可以為至少約2英寸(5.1公分)、至少約3英寸(7.6公分)、至少約4英寸(10公分)。
項目38。項目30-37的任一項所述的批次生產的基板，其中，所述切割角度變化(2β)可以為不大於約1度、不大於約0.95度、不大於約0.9度、不大於約0.85度、不大於約0.8度、不大於約0.75度、不大於約0.7度、不大於約0.6度、不大於約0.4度、不大於約0.16度、不大於約0.14度，或者甚至不大於約0.1度、不大於約0.08度或甚至不大於約0.06度。
項目39。項目30-38的任一項所述的批次生產的 基板，其中，所述切割角度變化(2β)可以為至少約0.005度或至少約0.008度。
項目40。項目30-39的任一項所述的批次生產的 基板，其中，所述切割角度(α)可以為不大於約2度、不大於約1.5度、不大於約1度、不大於約0.8度或不大於約0.6度。
項目41。項目30-40的任一項所述的批次生產的 基板，其中，所述切割角度(α)可以為至少約0.1度、至少約0.2度、至少約0.3度或甚至至少約0.6度。
項目42。項目30-41的任一項所述的批次生產的 基板，其中，所述批次切割角度的標準偏差(STα)可以為不大於約0.05度、不大於約0.03度、不大於約0.02度、不大於約0.01度、不大於約0.005度、不大於約0.001度，和至少約0.0001度或至少約0.0005度。
項目43。項目30-42的任一項所述的批次生產的 基板，其中，所述的批次切割角度的標準偏差(STα)可以為不大於約1度、不大於約0.95度、不大於約0.9度、不大於約0.85度、不大於約0.8度、不大於約0.75度、不大於約0.7度、不大於約0.6度、不大於約0.4度、不大於約0.1度、不大於約0.09度、不大於約0.05度、不大於約0.03度、不大於約0.01度、不大於約0.008度、不大於約0.005度或不大於約0.001度，和至少約0.0001度或至少約0.0005度。
項目44。包括多個光電器件的光電結構被形成在包含III-V族材料和具有一上表面的基板上，該基板包括一切 割角度(α)，該切割角度係上表面和一晶體參考平面之間的角度，該基板還包括一切割角度變化(2β)，其中，所述多個光電結構具有不大於1.3奈米的平均的發光波長的標準偏差。
項目45。項目44所述的光電結構，其中，所述 多個光電器件的平均發光波長的標準偏差可以為不大於1.3奈米、不大於1.2奈米、不大於1奈米、不大於0.9奈米或甚至不大於0.8奈米。
項目46。形成基板的方法，其包括：提供包括 III-V族材料的主體，該主體具有一上表面和一相對於上表面的後表面，其中，所述主體的上表面具有台地及上升台階；在主體的上表面上實施至少一個精加工操作；以及，在主體的上表面上形成包含III-V族材料的緩衝層，該緩衝層具有一上表面且鄰接於本體的後表面，其中，緩衝層的上表面具有比主體上表面更均勻的台地和上升台階。
項目47。項目46所述的方法，其中，在緩衝層 形成之後，主體包括一切割角度，該切割角度係上表面和一晶體參考平面之間的角度。
項目48。項目47所述的方法，其中，在形成緩 衝層之後，主體之切割角度(α)可以為不大於約2度、不大於約1.5度、不大於約1度、不大於約0.8度或不大於約0.6度。
項目49。項目46-48中任一項所述的方法，其中， 在形成緩衝層之後，基板之切割角度變化(2β)可以為不 大於約1度、不大於約0.8度、不大於約0.6度、不大於約0.5度、不大於約0.4度、不大於約0.3度、不大於約0.2度、不大於約0.16度、不大於約0.14度，或甚至不大於約0.1度、不大於約0.08度或甚至不大於約0.06度。
項目50。項目46-49中任一項所述的方法，另包括經由III-V族材料的磊晶生長來形成主體。
項目51。項目50所述的方法，其中，主體的形成包括III-V族材料在基板上的磊晶生長。
項目52。前面項目中任一項所述的方法，其中，緩衝層係經由外延沉積來形成。
項目53。前面項目中任一項所述的方法，其中，緩衝層是係經由金屬有機化學氣相沉積(MOCVD)方法來形成。
項目54。前面項目中任一項所述的方法，其中，緩衝層係依2維生長模式來形成。
項目55。一基板，其包括：包括III-V族材料和具有一上表面的主體；及包括III-V族材料且鄰接主體上表面的緩衝層，其中，緩衝層具有至少約0.01微米到不大於約1.3微米的範圍內的平均厚度。
項目56。項目55所述的基板，其中，緩衝層的平均厚度可以為不大於約1.2微米、不大於約1.1微米、不大於約1.0微米、不大於約0.9微米、不大於約0.8微米、不大於約0.7微米、不大於約0.6微米、不大於約0.5微米、不大於約0.4微米或不大於約0.3微米。
項目57。項目55所述的基板，其中，緩衝層的 平均厚度可以為至少約0.02微米、至少約0.04微米、至少約0.08微米、至少約0.1微米、至少約0.2微米或至少約0.3微米。
項目58。項目55項所述的基板，其中，緩衝層 平均厚度的範圍可以為至少約0.02微米到不大於約1.2微米、至少約0.04微米到不大於約1.1微米、至少約0.08微米到不大於約1.0微米或至少約0.1微米到不大於約0.8微米。
項目59。項目55所述的基板，其中，緩衝層直 接接觸主體。
項目60。項目55所述的基板，其中，主體包括 氮。
項目61。項目55所述的基板，其中，主體包括 鎵。
項目62。項目55所述的基板，其中，主體包括 氮化鎵。
項目63。項目55所述的基板，其中，緩衝層包 括氮化鎵。
項目64。項目55所述的基板，其中，緩衝層基 本上由氮化鎵組成。
項目65。一基板結構，其包括：具有一上表面 的III-V族材料的基板；和覆蓋在基板上表面上的多個光電器件，其中，覆蓋在基板上表面上的多個光電器件，其在約400奈米到約550奈米波長的範圍內，具有一不大於約0.0641奈 米/平方公分的歸一化的發光波長的標準偏差(nσ)。
項目66。項目65所述的基板結構，其中，歸一 化的發光波長的標準偏差(nσ)是對基板表面積歸一化的發光波長的標準偏差，基板之直徑為至少約2英寸(5.1公分)。
項目67。項目65所述的基板結構，其中，基板 之直徑為至少約2英寸(5.1公分)、至少約3英寸(7.6公分)、至少約4英寸(10公分)、至少約5英寸(12.7公分)或至少約6英寸(15公分)。
項目68。項目65所述的基板結構，其中，基板 具有的直徑不大於約12英寸(約30.5公分)、不大於約11英寸(約27.9公分)、不大於約10英寸(約25.4公分)或不大於約9英寸(約22.9公分)。
項目69。項目65所述的基板結構，其中，基板 具有的直徑範圍為至少約2英寸(約5.1公分)到不大於約12英寸(約30.5公分)、至少約3英寸(約7.6公分)到不大於約11英寸(約27.9公分)、至少約4英寸(約10公分)到不大於約10英寸(約25.4公分)或至少約5英寸(12.7公分)到不大於9英寸(約22.9公分)。
項目70。項目65所述的基板結構，其中基板具 有至少約20.2平方公分的表面積、至少約45.4平方公分、至少約78.5平方公分、至少約126.7平方公分或至少約176.6平方公分。
項目71。項目65所述的基板結構，其中，基板 具有的表面積不大於約730.6平方公分、不大於約615.8平方 公分、不大於約506.7平方公分、不大於約415.5平方公分。
項目72。項目65所述的基板結構，其中，基板 具有的表面積的範圍為至少約20.2平方公分到不大於約730.6平方公分、至少約45.4平方公分到不大於約615.8平方公分、至少約78.5平方公分到不大於約506.7平方公分或至少約176.6平方公分到不大於約415.5平方公分。
項目73。項目65所述的基板結構，其中，發光 波長的標準偏差不大於約1.3奈米、不大於約1.2奈米、不大於約1.1奈米、不大於約1奈米、不大於約0.9奈米或不大於約0.8奈米。
項目74。項目65所述的基板結構，其中，發光 波長的標準偏差(σ)為至少約0.01奈米、至少約0.05奈米、至少約0.1奈米、至少約0.2奈米、至少約0.3奈米或至少約0.5奈米。
項目75。項目65所述的基板結構，其中，發光 波長的標準偏差(σ)的範圍為至少約0.01奈米到不大於約1.3奈米、至少約0.05奈米到不大於約1.2奈米、至少約0.1奈米到不大於約1奈米或至少約0.2奈米到不大於約0.9奈米。
項目76。項目65所述的基板結構，其中，nσ為 不大於約0.0588奈米/平方公分、不大於約0.0539奈米/平方公分、不大於約0.0490奈米/平方公分、不大於約0.0441奈米/平方公分或不大於約0.0392奈米/平方公分。
項目77。項目65所述的基板結構，其中，歸一化的發光波長的標準偏差(nσ)為至少約1.4×10-5奈米/平方公 分、至少約1.6X10-5奈米/平方公分、至少約2.0×10-5奈米/平方公分或至少約2.4×10-5奈米/平方公分。
項目78。項目65所述的基板結構，其中，歸一 化的發光波長的標準偏差(nσ)的範圍為至少約1.4×10-5奈米/平方公分到不大於約0.0641奈米/平方公分、至少約1.6×10-5奈米/平方公分到不大於約0.0588奈米/平方公分、至少約2.0×10-5奈米/平方公分到不大於約0.0539奈米/平方公分或至少約2.4×10-5奈米/平方公分到不大於約0.0490奈米/平方公分。
項目79。項目65所述的基板結構，其包括鄰接 於III-V族材料的上表面的緩衝層，其中，緩衝層的平均厚度在至少約0.01微米到不大於約1.3微米的範圍內。
項目80。項目65所述的基板結構，其中，基板包括氮。
項目81。項目65所述的基板結構，其中，基板包括鎵。
項目82。項目79所述的基板結構，其中，緩衝層包括氮化鎵。
項目83。項79所述的基板結構，其中，緩衝層基本上由氮化鎵組成。
項目84。項目79所述的基板結構，其中，緩衝層的厚度具有的範圍為至少約0.02微米到不大於約1.2微米、至少約0.04微米到不大於約1.1微米、至少約0.08微米到不不大於約1.0微米、至少約0.1微米到不大於約0.8微米 或至少約0.2微米到不大於約0.5微米。
項目85。項目65所述的基板結構，其中，多個光電器件包括III-V族材料。
項目86。項目65所述的基板結構，其中，多個光電器件包括一合金。
項目87。項目65所述的基板結構，其中，多個光電器件包括InxGa1-xN，0<X<1。
項目88。一基板，其包括：包括III-V族材料且具有一上表面的主體；及覆蓋在本體之上表面上的III-V族材料的緩衝層，該緩衝層具有約0.01微米到不大於約1.3微米的範圍的平均厚度，其中，基板提供一表面用來在緩衝層上形成多個光電器件，該多個光電器件在發光波長約420奈米到約500奈米之間的範圍內，具有一不大於約0.0641奈米/平方公分的歸一化的發光波長的標準偏差(nσ)。
項目89。項目88所述的基板，其中，緩衝層具有的厚度的範圍為至少約0.02微米到不大於約1.2微米、至少約0.04微米到不大於約1.1微米、至少約0.08微米到不大於約1.0微米、至少約0.1微米到不大於約0.8微米或至少約0.2微米到不大於約0.5微米。
項目90。項目88所述的基板，其中，歸一化的發光波長的標準偏差(nσ)係對基板表面積歸一化的發光波長的標準偏差，基板具有的直徑為至少約2英寸(5.1公分)。
項目91。項目90所述的基板，其中，發光波長的標準偏差不大於約1.3奈米、不大於約1.2奈米、不大於約 1.1奈米、不大於約1奈米、不大於約0.9奈米或不大於約0.8奈米。
項目92。項目90的基板，其中，發光波長的標 準偏差為至少約0.01奈米、至少為約0.05奈米、至少約0.1奈米、至少約0.2奈米、至少約0.3奈米或至少約0.5奈米。
項目93。項目90所述的基板，其中，發光波長 的標準偏差範圍為至少約0.01奈米到不大於約1.3奈米、至少約0.05奈米到不大於約1.2奈米、至少約0.1奈米到不大於約1.1奈米、至少約0.2奈米到不大於約1奈米。
項目94。項目90所述的基板，其中，歸一化的 發光波長的標準偏差(nσ)為不大於約0.0588奈米/平方公分、不大於約0.0539奈米/平方公分、不大於約0.0490奈米/平方公分、不大於約0.0441奈米/平方公分或不大於約0.0392奈米/平方公分。
項目95。項目90所述的基板，其中，歸一化的 發光波長的標準偏差(nσ)為至少約1.4×10-5奈米/平方公分、至少約1.6×10-5奈米/平方公分、至少約2.0×10-5奈米/平方公分或至少約2.4×10-5奈米/平方公分。
項目96。項目90所述的基板，其中，歸一化的 發光波長的標準偏差(nσ)的範圍為至少約1.4×10-5奈米/平方公分到不大於約0.0641奈米/平方公分、至少約1.6×10-5奈米/平方公分到不大於約0.0588奈米/平方公分、至少約2.0×10-5奈米/平方公分到不大於約0.0539奈米/平方公分或至少約2.4×10-5奈米/平方公分到不大於約0.0490奈米/平方公分。
項目97。項目88的基板，其中，主體包括氮氣。
項目98。項88所述的基板，其中，主體包括鎵。
項目99。項目88所述的基板，其中，緩衝層包括氮化鎵。
項目100。項目88所述的基板，其中，緩衝層基本上由氮化鎵組成。
項目101。項目88所述的基板，其中，多個光電器件包括III-V族材料。
項目102。項目88所述的基板，其中，多個光電器件包括一合金。
項目103。項目88所述的基板，其中，多個光電器件包含InxGa1-xN，0<X<1。
項目104。批次生產的基板結構，其包括至少約10個基板結構，其中，每個基板結構包括一基板和多個設置在基板上的光電器件，該多個光電器件，在約420奈米到約500奈米的的波長範圍內，具有不大於約0.0641奈米/平方公分的歸一化的批次發光波長的標準偏差。
項目105。項目104所述的批次生產的基板結構，其中，每個基板結構包括一主體，該主體包括III-V族材料且具有一上表面，以及包括覆蓋在主體上表面的一緩衝層，其中，緩衝層的批次平均厚度在至少約0.01微米到不大於約1.3微米之間的範圍內。
項目106。項目105所述的批次生產的基板結構，其中，緩衝層的批次平均厚度的範圍為至少約0.02微米 到不大於約1.2微米、至少約0.05微米到不大於約1.1微米、至少約0.08微米到不大於約1.0微米、至少約0.1微米到不大於約0.8微米或至少約0.2微米到不大於約0.5微米。
項目107。項目104所述的批次生產的基板結 構，其中，批次生產的基板的平均直徑為至少約2英寸(5.1公分)、至少約3英寸(7.6公分)、至少約4英寸(10公分)、至少約5英寸(12.7公分)或至少約6英寸(15公分)。
項目108。項目104所述的批次生產的基板結 構，其中，批次生產的基板的平均直徑為不大於約12英寸(約30.5公分)、不大於約11英寸(約27.9公分)、不大於約10英寸(約25.4公分)或不大於約9英寸(約22.9公分)。
項目109。項目104所述的批次生產的基板結 構，其中，批次生產的基板的平均直徑的範圍為至少約2英寸(約5.1公分)到不大於約12英寸(約30.5公分)、至少約3英寸(約7.6公分)到不大於約11英寸(約27.9公分)、至少約4英寸(約10公分)到不大於約10英寸(約25.4公分)、或至少約5英寸(約12.7公分)到不大於9英寸(約22.9公分)。
項目110。項目104所述的批次生產的基板結 構，其中，批次生產的基板的平均表面積為至少約20.2平方公分、至少約45.4平方公分、至少約78.5平方公分、至少約126.7平方公分或至少約176.6平方公分。
項目111。項目104所述的批次生產的基板結構，其中，批次生產的基板的平均表面積為不大於約730.6平方公 分、不大於約615.8平方公分、不大於約506.7平方公分、不大於約415.5平方公分。
項目112。項目104所述的批次生產的基板結 構，其中，批次生產的基板的平均表面積的範圍為至少約20.2平方公分到不大於約730.6平方公分、至少約45.4平方公分到不大於約615.8平方公分、至少約78.5平方公分到不大於約506.7平方公分或至少約176.6平方公分到不大於約415.5平方公分。
項目113。項目104所述的批次生產的基板結 構，其中，歸一化的發光波長的標準偏差(nσ)係對批次生產的基板的平均表面積歸一化的批次發光波長的標準偏差，該基板具有至少2英寸的平均的批次直徑(5.1公分)。
項目114。項目113所述的批次生產的基板結構， 其中，批次發光波長的標準偏差不大於約1.3奈米、不大於約1.2奈米、不大於約1奈米、不大於約0.9奈米或不大於約0.8奈米。
項目115。項目113所述的批次生產的基板結構， 其中，批次發光波長的標準偏差為至少約0.01奈米、至少約0.05奈米、至少約0.1奈米、至少約0.2奈米、至少約0.3奈米或至少約0.5奈米。
項目116。項目113所述的批次生產的基板結構， 其中，批次發光波長的標準偏差的範圍為至少約0.01奈米到不大於約1.3奈米、至少約0.05奈米到不大於約1.2奈米、至少約0.1奈米到不大於約1奈米、之間的範圍內或至少約0.2 奈米到不大於約0.9奈米。
項目117。項目113所述的批次生產的基板結構， 其中，歸一化的發光波長的標準偏差(nσ)為不大於約0.0588奈米/平方公分、不大於約0.0539奈米/平方公分、不大於約0.0490奈米/平方公分、不大於約0.0441奈米/平方公分或不大於約0.0392奈米/平方公分。
項目118。項目113所述的批次生產的基板結構， 其中，歸一化的發光波長的標準偏差(nσ)為至少約1.4×10-5奈米/平方公分、至少約1.6X10-5奈米/平方公分、至少約2.0×10-5奈米/平方公分或至少約2.4×10-5奈米/平方公分。
項目119。項目113所述的批次生產的基板結構， 其中，歸一化的發光波長的標準偏差(nσ)的範圍為至少約1.4×10-5奈米/平方公分到不大於約0.0641奈米/平方公分、至少約1.6×10-5奈米/平方公分到不大於約0.0588奈米/平方公分、至少約2.0×10-5奈米/平方公分到不大於約0.0539奈米/平方公分或至少約2.4×10-5奈米/平方公分到不大於約0.0490奈米/平方公分。
項目120。項目105所述的批次生產的基板結構，其中，各主體包括氮氣。
項目121。項目105所述的批次生產的基板結構，其中，各主體包括鎵。
項目122。項目105所述的批次生產的基板結構，其中，各主體包括氮化鎵。
項目123。項目105所述的批次生產的基板結 構，其中，各緩衝層包括氮化鎵。
項目124。項目105所述的批次生產的基板結構，其中，各緩衝層基本上由氮化鎵組成。
項目125。形成基板的方法，其包括：提供包括III-V族材料的主體；以及在主體的上表面上形成包含III-V族材料的緩衝層，該緩衝層具有至少約0.01微米到不大於約1.3微米的範圍的厚度。
項目126。項目125所述的方法，其中，緩衝層的形成包括所形成的緩衝層具有的厚度為不大於約1.2微米、不大於約1.1微米、不大於約1.0微米、不大於約0.9微米、不大於約0.8微米、不大於約0.7微米、不大於約0.6微米、或不大於約0.5微米。
項目127。項目125所述的方法，其中，緩衝層的形成包括所形成的緩衝層具有的厚度為至少約0.02微米、至少約0.04微米、至少約0.08微米、至少約0.1微米或至少約0.2微米。
項目128。項目125所述的方法，其中，緩衝層的形成包括所形成的緩衝層具有的厚度的範圍為至少約0.02微米到不大於約1.2微米、至少約0.04微米到不大於約1.1微米、至少約0.08微米到不大於約1.0微米、至少約0.1微米到不大於約0.8微米或至少約0.2微米到不大於約0.5微米。
項目129。項目125所述的方法，還包括在緩衝層上形成多個光電器件，其中，該多個光電器件在約420奈米到約500奈米之發光波長範圍內，具有不大於約0.0641奈 米/平方公分的歸一化的發光波長的標準偏差(nσ)，其中，歸一化的發光波長的標準偏差(nσ)是對基板的表面積歸一化的發光波長的標準偏差，該基板具有的直徑為至少約2英寸(5.1公分)。
項目130。項目129所述的方法，其中，多個光 電器件具有發光波長的標準偏差為不大於約1.3奈米、不大於約1.2奈米、不大於約1.1奈米、不大於約1.0奈米或不大於約0.8奈米。
項目131。項目129所述的方法，其中，多個光 電器件具有發光波長的標準偏差為0.01奈米、至少為0.05奈米、至少為0.1奈米、至少為0.2奈米、至少為0.3奈米或至少0.5奈米。
項目132。項目129所述的方法，其中，多個光 電器件具有光發射波長的標準偏差的範圍為0.01奈米到1.3奈米、0.05奈米到1.2奈米、0.1奈米到1.4奈米或者0.2奈米到0.9奈米。
項目133。項目129所述的方法，其中，主體包 括氮。
項目134。項目129所述的方法，其中，主體包 括鎵。
項目135。項目129所述的方法，其中，緩衝層 包括氮化鎵。
項目136。項目129所述的方法，其中，緩衝層 基本上由氮化鎵組成。
項目137。項目129所述的方法，其中，多個光 電器件包括III-V族材料。
項目138。項目129所述的方法，其中，多個光 電器件包括一合金。
項目139。項目129所述的方法，其中，多個光 電器件包括InxGa1-xN,0<X<1。
例子
下列的例子被提供用來幫助說明這裡所描述的改進。
LED樣品2-15被製備於氮化鎵(GaN)2-15基板上。每個基板的直徑為約2英寸，LED樣品在相同的條件下被製造和測試，且具有相同的結構，基板厚度的變化(300及400奈米)，氮化鎵GaN緩衝層的厚度，氮化鎵GaN基板晶體的曲率半徑，和整個基板的切割角度變化。
晶體的曲率半徑與切割角度變化的範圍，係以X-射線分析來測定。樣品1係在藍寶石基板上，被提供用來作比較。各種特性的測量係依本文之所述來進行。
本文中的實施例不同於本領域的目前技術。雖然一些塊狀的氮化鎵基板已經被形成，但這樣的形成方法通常不涉及，緩衝層在無支撐的精加工後的氮化鎵基板上的形成。此外，整個基板直徑的切割角度變化尚未得到有效地表明。本發明揭露獨特的方法，使用獨特的特色組合來形成半導體基板，其包括具有特定參數的薄緩衝層的形成。形成過 程促進無支撐的III-V族基板的製造，該基板之主體具有獨特的特徵的組合，這些特徵包括但不限於：切割角度、切割角度變化、弓狀形、結晶弓、總平均厚度(TTV)、厚度、直徑、表面粗糙度、結晶取向、發光波長的標準偏差以及它們的組合。此外，在無支撐的基板上形成薄的緩衝層不需改變基板的參數，這些參數包括切割角度、切割角度變化、弓狀形和結晶弓。此外，此處公開的在無支撐的基板上形成的光電器件，在整個無支撐的基板上，可以具有更好的發光波長的標準偏差。此外，本發明實施例的過程已經被證明，可以改善批次生產的基板的尺寸和結晶性質。雖然不完全理解，並且不希望被束縛於特定的理論，人們已經注意到，該緩衝層厚度的控制可能影響上面之覆蓋層和/或裝置的各方面，而出乎意料地顯示，其可以容易地改進所形成的裝置的性能。在上文中，所提到的具體實施例，和某些部件的連接是示例性的。 但應了解到，所提到的被耦合或連接的部件，其目的是要揭露部件之間的直接連接或經由一個或多個中間組件的間接連接，而用來實施本文中所討論的方法。因此，上述揭露的內容應被認為是說明性的，而非限制性的，並且所附的申請專利範圍應含蓋所有這些修改，強化，和其他實施例，它們應被包含在本發明的真正範圍之內。因此，在法律允許的最大 範圍內，本發明的範圍是由所附的申請專利範圍及其等同物的最廣泛的可允許的解釋來確定，並且，本發明的範圍不應被前面的發明詳述所限制或拘限。
發明摘要被提供係要符合專利法，而應了解到， 本發明摘要並非用來解釋或限制申請專利的範圍或含義。另外，在前面的發明詳述中，各種特徵可被組合在一起，或被描述於單一實施例中以簡化本發明。本發明不應當被解釋為，申請專利的實施例需要比明確地陳述於申請專利範圍每一項更多的特徵。相反地，如下面申請專利範圍所顯示的，發明內容可以少於本發明任何實施例的所有特徵。因此，下面的申請專利範圍被結合到本發明詳述中，申請專利範圍每一項有其獨立的申請專利內容。
200‧‧‧半導體基板
201‧‧‧基板
203‧‧‧緩衝層
204、206‧‧‧膜
205‧‧‧底層

Claims (10)

  1. 一種基板，其包括：包括III-V族材料且具有上表面的主體；以及包含鄰接於該主體之該上表面的III-V族材料的緩衝層，其中，該緩衝層具有至少約0.1微米到不大於約0.8微米之範圍的平均厚度，其中該基板被設置用來提供一表面，使多個光電器件形成覆蓋在該緩衝層上，該多個光電器件在約400奈米到約550奈米發光波長的範圍內，具有不大於約0.0641奈米/平方公分的歸一化的(normalized)發光波長的標準偏差(nσ)。
  2. 如申請專利範圍第1項所述之基板，其中該主體包括氮化鎵。
  3. 如申請專利範圍第1項所述之基板，其中該緩衝層包括氮化鎵。
  4. 如申請專利範圍第1項所述之基板，其中該基板具有至少約2英寸(5.1公分)的直徑。
  5. 一種基板結構，其包括： 具有上表面的III-V族材料的基板；包含鄰接於該基板之上表面的III-V族材料的緩衝層，其中，該緩衝層具有至少約0.1微米到不大於約0.8微米之範圍的平均厚度；以及設置在該緩衝層上的多個光電器件，其中，該多個光電器件在約400奈米到約550奈米發光波長的範圍內，具有不大於約0.0641奈米/平方公分的歸一化的光發射波長的標準偏差(nσ)，其中，歸一化的光發射波長的標準偏差(nσ)係對該基板的表面面積歸一化的發光波長的標準偏差，該基板具有至少約2英寸(5.1公分)的直徑。
  6. 如申請專利範圍第5項所述之基板結構，其包括鄰接於該III-V族材料的上表面的緩衝層，且該緩衝層具有至少約0.2微米到不大於約0.7微米範圍的平均厚度，其中，該多個光電器件被設置在該緩衝層上。
  7. 如申請專利範圍第5項所述之基板結構，其中，該基板包括一切割角度(α)，該切割角度係上表面和一晶體參考平面之間的角度，及一不大於約1度的切割角度變化(2β)。
  8. 一種批次生產的基板結構，其包括至少約20個基板結構，其中，每個基板結構包括：具有上表面之基板； 包含鄰接於該基板之上表面的III-V族材料的緩衝層，其中，該緩衝層具有至少約0.1微米到不大於約0.8微米之範圍的平均厚度；以及設置在該緩衝層上的多個光電器件，該多個光電器件在約400奈米到約550奈米發光波長的範圍內，具有不大於約0.0641奈米/平方公分的歸一化的光發射波長的標準偏差(nσ)，其中，歸一化的光發射波長的標準偏差(nσ)係對平均的批次基板的表面面積歸一化的批次發光波長的標準偏差，該批次生產的基板具有至少約2英寸(5.1公分)的平均的批次直徑。
  9. 如申請專利範圍第8項所述之批次生產的基板結構，其中，該批次生產的基板結構還包括覆蓋在每個基板之上表面的緩衝層，其中，該批次生產的緩衝層具有至少約0.2微米到不大於約0.7微米的平均的批次緩衝層的厚度。
  10. 如申請專利範圍第8或9項所述之批次生產的基板結構，其中，每個基板包括氮化鎵。
TW102147832A 2012-12-31 2013-12-23 具有薄緩衝層的iii-v族基材及其製備方法 TWI529964B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261747693P 2012-12-31 2012-12-31

Publications (2)

Publication Number Publication Date
TW201427070A TW201427070A (zh) 2014-07-01
TWI529964B true TWI529964B (zh) 2016-04-11

Family

ID=50549351

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102147832A TWI529964B (zh) 2012-12-31 2013-12-23 具有薄緩衝層的iii-v族基材及其製備方法

Country Status (7)

Country Link
US (1) US9130120B2 (zh)
EP (1) EP2939259A1 (zh)
JP (1) JP6636330B2 (zh)
KR (1) KR102044056B1 (zh)
CN (1) CN104903993B (zh)
TW (1) TWI529964B (zh)
WO (1) WO2014102601A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728681B (zh) * 2019-03-21 2021-05-21 大陸商中微半導體設備（上海）股份有限公司 用於mocvd的基片以及在基片上生長緩衝層的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104641453B (zh) * 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
JP6995304B2 (ja) * 2016-12-06 2022-01-14 株式会社サイオクス 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス
CN106711023A (zh) * 2016-12-29 2017-05-24 苏州纳维科技有限公司 Iii族氮化物衬底及其制备方法
WO2019097686A1 (ja) * 2017-11-17 2019-05-23 三菱電機株式会社 半導体レーザ装置
US10903074B2 (en) * 2018-03-02 2021-01-26 Sciocs Company Limited GaN laminate and method of manufacturing the same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902616B1 (en) 1995-07-19 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for producing semiconductor device
KR100227924B1 (ko) 1995-07-28 1999-11-01 가이데 히사오 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치
JPH09270400A (ja) 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP3620554B2 (ja) 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
US6442975B1 (en) 1996-12-26 2002-09-03 Hoya Corporation Method of manufacturing thin-plate glass article, method of manufacturing glass substrate for information recording medium, and method of manufacturing magnetic recording medium
TW417315B (en) 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
DE19905737C2 (de) 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
US6447604B1 (en) 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6489636B1 (en) 2001-03-29 2002-12-03 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
KR101293352B1 (ko) * 2002-12-27 2013-08-05 제너럴 일렉트릭 캄파니 갈륨 나이트라이드 결정, 호모에피택셜 갈륨나이트라이드계 디바이스 및 이들의 제조 방법
JP4380294B2 (ja) 2003-10-29 2009-12-09 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板
JP4232605B2 (ja) 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
JP4691911B2 (ja) 2004-06-11 2011-06-01 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
US7339255B2 (en) 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
EP1873880A4 (en) 2005-03-31 2010-10-27 Sanyo Electric Co METHOD FOR MANUFACTURING GALLIUM NITRIDE COMPOUND SEMICONDUCTOR LASER ELEMENT AND COMPOUND-BASED SEMICONDUCTOR LASER ELEMENT BASED ON GALLIUM NITRIDE
US7405430B2 (en) 2005-06-10 2008-07-29 Cree, Inc. Highly uniform group III nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates
US20120161287A1 (en) 2006-01-20 2012-06-28 Japan Science And Technology Agency METHOD FOR ENHANCING GROWTH OF SEMI-POLAR (Al,In,Ga,B)N VIA METALORGANIC CHEMICAL VAPOR DEPOSITION
JP4696935B2 (ja) * 2006-01-27 2011-06-08 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
US7755103B2 (en) 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
JP4814731B2 (ja) 2006-08-30 2011-11-16 株式会社日立ハイテクノロジーズ 基板保持装置、検査または処理の装置、基板保持方法、検査または処理の方法および検査装置
JP5599547B2 (ja) 2006-12-01 2014-10-01 Ｍｉｐｏｘ株式会社 硬質結晶基板研磨方法及び油性研磨スラリー
US20080224268A1 (en) 2007-03-13 2008-09-18 Covalent Materials Corporation Nitride semiconductor single crystal substrate
US8323072B1 (en) 2007-03-21 2012-12-04 3M Innovative Properties Company Method of polishing transparent armor
EP2003696B1 (en) 2007-06-14 2012-02-29 Sumitomo Electric Industries, Ltd. GaN substrate, substrate with epitaxial layer, semiconductor device and method of manufacturing GaN substrate
WO2008157510A1 (en) 2007-06-15 2008-12-24 The Regents Of The University Of California Planar nonpolar m-plane group iii nitride films grown on miscut substrates
JP2010536181A (ja) 2007-08-08 2010-11-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア ミスカット基板上に成長した平面型非極性ｍ平面ｉｉｉ族窒化物薄膜
JP2010205835A (ja) 2009-03-02 2010-09-16 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体光素子、窒化ガリウム系半導体光素子を製造する方法、及びエピタキシャルウエハ
JP5212283B2 (ja) * 2009-07-08 2013-06-19 日立電線株式会社 Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス
US9236530B2 (en) * 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728681B (zh) * 2019-03-21 2021-05-21 大陸商中微半導體設備（上海）股份有限公司 用於mocvd的基片以及在基片上生長緩衝層的方法

Also Published As

Publication number Publication date
US9130120B2 (en) 2015-09-08
KR20150103694A (ko) 2015-09-11
EP2939259A1 (en) 2015-11-04
US20140185639A1 (en) 2014-07-03
CN104903993B (zh) 2017-05-24
JP2016510296A (ja) 2016-04-07
WO2014102601A1 (en) 2014-07-03
KR102044056B1 (ko) 2019-12-02
JP6636330B2 (ja) 2020-01-29
CN104903993A (zh) 2015-09-09
TW201427070A (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
TWI529964B (zh) 具有薄緩衝層的iii-v族基材及其製備方法
US9209018B2 (en) Semiconductor substrate and method of manufacturing
KR20070058465A (ko) Ｇａ 함유 질화물 반도체 단결정, 그 제조 방법, 그리고 그결정을 사용한 기판 및 디바이스
US9064685B2 (en) Semiconductor substrate and method of forming
EP2896725A1 (en) Aluminum nitride substrate and group-iii nitride laminate
JP6158190B2 (ja) 基板の形成方法
US10043662B2 (en) Method of forming semiconductor substrate
US9318314B2 (en) Method of forming a freestanding semiconductor wafer
CN101889347A (zh) ZnO系半导体元件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees