JP6636330B2 - バッファ薄層を伴うｉｉｉ−ｖ族基板材料及び製造方法 - Google Patents

バッファ薄層を伴うｉｉｉ−ｖ族基板材料及び製造方法 Download PDF

Info

Publication number
JP6636330B2
JP6636330B2 JP2015550155A JP2015550155A JP6636330B2 JP 6636330 B2 JP6636330 B2 JP 6636330B2 JP 2015550155 A JP2015550155 A JP 2015550155A JP 2015550155 A JP2015550155 A JP 2015550155A JP 6636330 B2 JP6636330 B2 JP 6636330B2
Authority
JP
Japan
Prior art keywords
less
substrate
item
buffer layer
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015550155A
Other languages
English (en)
Other versions
JP2016510296A (ja
Inventor
ジャン−ピエール、フォーリー
ベルナール、ボーモン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Luxium Solutions SAS
Original Assignee
Saint Gobain Cristaux and Detecteurs SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saint Gobain Cristaux and Detecteurs SAS filed Critical Saint Gobain Cristaux and Detecteurs SAS
Publication of JP2016510296A publication Critical patent/JP2016510296A/ja
Application granted granted Critical
Publication of JP6636330B2 publication Critical patent/JP6636330B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3013—AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Description

以下は、電子デバイスの作製に使用可能な半導体基板、半導体基板の形成方法、特には基板の成形方法及びそのような基板から形成される改良されたデバイスを対象としている。
窒化ガリウム（ＧａＮ）等のＩＩＩ−Ｖ族材料、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウムアルミニウム（ＧａＡｌＮ）等の三元化合物、さらには四元化合物（ＡｌＧａＩｎＮ）を含めた半導体系化合物は、直接遷移型バンドギャップ半導体である。このような材料は短波長発光に関して高い可能性を秘めていると認められているため、発光ダイオード（ＬＥＤ）、レーザーダイオード（ＬＤ）、紫外線検出器及び高温電子機器の製造での使用に適している。
しかしながら、そのような半導体材料の開発は、そのような材料の加工、特には光電子工学において短波長発光を作り出すのに必要な高品質単結晶形態の材料の形成を取り巻く難題に阻まれている。ＧａＮは天然化合物として産するものではないため、ケイ素、ヒ化ガリウム又はサファイアのように溶融させ、ブールから引き下げることができない。通常の圧力では、その理論的融解温度がその解離温度を上回るからである。代替案として、業界はエピタキシャル成長法を用いたバルクＧａＮ結晶の形成に目を向けた。しかしながら、エピタキシャル成長法によるアプローチにも、適切な低欠陥密度バルクＧａＮ材料の形成、結晶湾曲を含めた他の結晶形態学的差異の存在を含め、依然として問題が残る。
拡張欠陥（貫通転位、積層欠陥、逆位相境界）の存在は著しい性能の低下につながり、結果的にデバイスの動作寿命が短くなる。より具体的には、転位は非発光中心として挙動するため、これらの材料から作製される発光ダイオード及びレーザーダイオードの発光効率は低下する。さらに、結晶配向等の他の要因が、ＧａＮ材料上に形成されたデバイスの性能に負の影響を及ぼす場合もある。
一態様において、本開示はＩＩＩ−Ｖ族材料を含んでなり且つ上面を有する基板に関し、基板は上面と結晶基準面との間で規定されるオフカット角度（α）を含んでなり、基板は１°以下のオフカット角度変動（２β）をさらに含んでなる。
別の態様において、本開示は、ＩＩＩ−Ｖ族材料を含んでなり且つ上面を有する基板本体と、ＩＩＩ−Ｖ族材料を含んでなり且つ基板本体の上面に隣接するバッファ層とを含んでなる基板に関し、バッファ層は１．３μｍ以下の平均厚さを有する。
さらに別の態様において、本開示は、ＩＩＩ−Ｖ族材料を含んでなり、上面を有し、上面と結晶基準面との間で規定されるオフカット角度（α）を含んでなり、オフカット角度変動（２β）をさらに含んでなる基板本体と、ＩＩＩ−Ｖ族材料を含んでなり且つ基板本体の上面に隣接するバッファ層とを含んでなる基板に関し、バッファ層は約１．３μｍ以下の平均厚さを有する。
さらに別の態様において、本開示は、ＩＩＩ−Ｖ族材料を含んでなり、上面を有し、上面と結晶基準面との間で規定されるオフカット角度（α）を含んでなり、オフカット角度変動（２β）をさらに含んでなる基板本体と、ＩＩＩ−Ｖ族材料を含んでなり且つ基板本体の上面に隣接するバッファ層とを含んでなる基板に関し、バッファ層は上面を有し、バッファ層及び基板本体はバッファ層の上面と結晶基準面との間で規定されるオフカット角度（α）を含んでなり、バッファ層及び基板本体は基板本体のオフカット角度変動（２β）より小さいオフカット角度変動（２β）をさらに含んでなる。
さらに別の態様において、本開示は、少なくとも２０枚の基板を含んでなる基板の製造ロットに関し、ロット中の各基板はＩＩＩ−Ｖ族材料を含んでなり且つ上面を有し、基板本体は上面と結晶基準面との間で規定されるオフカット角度（α）を含んでなり、基板は約１°以下のオフカット角度変動（２β）をさらに含んでなる。
さらに別の態様において、本開示は少なくとも２０枚の基板を含んでなる基板の製造ロットに関し、ロット中の各基板はＩＩＩ−Ｖ族材料を含んでなり且つ上面を有し、基板本体は上面と結晶基準面との間で規定されるオフカット角度（α）を含んでなり、基板は約１°以下のオフカット角度変動（２β）をさらに含んでなる。
さらに別の態様において、本開示は、ＩＩＩ−Ｖ族材料を含んでなり且つ上面を有する基板本体と、ＩＩＩ−Ｖ族材料を含んでなり、基板本体の上面の上に重なり、約１．３μｍ以下の平均厚さを有するバッファ層とを含んでなる基板に関し、基板はバッファ層の上に重なり且つ約４００〜約５５０ｎｍの範囲内の波長で約０．０６４１ｎｍ／ｃｍ２以下の正規化発光波長標準偏差（ｎσ）を有する複数の光電子デバイスを形成するための表面を提供するように構成される。
さらに別の態様において、本開示は、上面を有するＩＩＩ−Ｖ族材料を含んでなる基板と、基板の上面の上に重なる複数の光電子デバイスとを含んでなる基板構造体に関し、基板の上面の上に重なる複数の光電子デバイスは約４００〜約５５０ｎｍの範囲内の波長で約０．０６４１ｎｍ／ｃｍ２以下の正規化発光波長標準偏差（ｎσ）を有する。
さらに別の態様において、本開示は少なくとも約２０個の基板構造体を含んでなる基板構造体の製造ロットに関し、各基板構造体は基板と、基板の上に配置され且つ約４００〜約５５０ｎｍの範囲内の波長で約０．０６４１ｎｍ／ｃｍ２以下の正規化ロット発光波長標準偏差を有する複数の光電子デバイスとを含む。
さらに別の態様において、本開示は、ＩＩＩ−Ｖ族材料を含んでなり且つ上面を有する基板上に形成される複数の光電子デバイスを含んでなる光電子構造体に関し、基板は上面と結晶基準面との間で規定されるオフカット角度（α）を含んでなり、基板はオフカット角度変動（２β）をさらに含んでなり、複数の光電子構造体は１．３ｎｍ以下の平均光波長標準偏差を有する。
さらに別の態様において、本開示は基板の形成方法に関し、ＩＩＩ−Ｖ族材料を含んでなる基板本体を用意し、ＩＩＩ−Ｖ族材料を含んでなるバッファ層を基板本体の上面上に形成することを含んでなり、バッファ層は上面及び１．３μｍ以下の厚さを有する。
さらに別の態様において、本開示は基板の形成方法に関し、ＩＩＩ−Ｖ族材料を含んでなり且つ台地部及び蹴込み部が配置された上面とこの上面の反対側にある裏面とを有する基板本体を用意し；基板本体の上面に少なくとも１つの仕上げ作業を施し、ＩＩＩ−Ｖ族材料を含んでなるバッファ層を基板本体の上面上に形成することを含んでなり、バッファ層は上面と基板本体に隣接した裏面とを有し、バッファ層の上面の台地部及び蹴込み部は基板本体の上面より均一に配置されている。
添付の図面を参照することで本開示をより深く理解でき、またその数々の特徴及び利点が当業者に明らかとなる。
実施形態における、電子デバイスの形成に使用するための半導体基板材料の形成方法を示すフローチャートである。 ある実施形態における、半導体基板の形成中に形成される層の断面図である。 ある実施形態における、凹状曲線部を有する基板本体を含む半導体基板から形成される自立基板（ｆｒｅｅ−ｓｔａｎｄｉｎｇ ｓｕｂｓｔｒａｔｅ）の断面図である。 ある実施形態における、凸状曲線部を有する基板本体を含む半導体基板から形成される自立基板の断面図である。 仕上げ加工を施した自立基板の基板本体の上面の断面図である。 バッファ薄層を有する、仕上げ加工を施した自立基板の上面の断面図である。 厚いバッファ層を有する、仕上げ加工を施した自立基板の上面の断面図である。
異なる図における同じ参照記号の使用は、類似又は同一の部材であることを意味する。
以下は概して基板材料、特には電子デバイスの作製に使用できる半導体材料から形成される基板を対象とする。より具体的には、本明細書に記載の実施形態の基板は、発光ダイオード（ＬＥＤ）又はレーザーダイオード（ＬＤ）の形成で使用し得る。実施形態の基板は、例えば窒化ガリウム（ＧａＮ）を含めたＩＩＩ−Ｖ族材料を含み得る。当然のことながら、ＩＩＩ−Ｖ族材料に言及する場合、周期表の少なくとも１つのＩＩＩ族元素と周期表の少なくとも１つのＶ族元素とを有する化合物が含まれる。
図１は、実施形態による、その上への電子デバイスの作製に適した、半導体材料を含んでなる半導体基板の形成方法を示したフローチャートである。図に示すように、この工程はテンプレート基板とも称される基板を用意するステップ１０１から開始し得る。テンプレート基板はその上に形成する複数の層を支持するのに適した構造体になり得て、複数の層をその上に形成するためのヘテロエピタキシャル支持構造体として機能し得る。
一実施形態において、テンプレート基板は無機材料になり得る。幾つかの適切な無機材料は、酸化物、炭化物、窒化物、ホウ化物、オキシ炭化物、オキシホウ化物、オキシ窒化物及びこれらの組み合わせを含み得る。特定の例において、テンプレート基板はアルミナを含み得て、より具体的には単結晶アルミナ（すなわち、サファイア）を含み得る。一実施形態では、本質的にサファイアから成る基板を利用する。
本工程は、基板の上に重なるバッファ層を形成するステップ１０３へと続き得る。図２Ａを軽く参照するが、実施形態による半導体基板２００が図示されている。とりわけ、半導体基板２００は、基板２０１（すなわち、テンプレート基板）と基板２０１の上に重なるバッファ層２０３とを含み得る。特に、バッファ層２０３は基板２０１の上方主要面上に重なり得て、より具体的には、バッファ層２０３は基板２０１の上方主要面と直接接触し得る。
バッファ層２０３の形成は堆積工程を含み得る。例えば、基板を反応チャンバにロードし、反応チャンバを適切な環境にしてから、バッファ層を基板上に堆積させ得る。一実施形態において、適切な堆積技法は化学気相成長を含み得る。１つの具体的な例において、堆積工程は有機金属化学気相成長（ＭＯＣＶＤ）を含み得る。
バッファ層２０３は複数のフィルムから形成し得る。例えば、図２Ａに示すように、バッファ層２０３はフィルム２０４とフィルム２０６とを含み得る。ある実施形態において、フィルムの少なくとも１つは結晶性物質を含み得る。より具体的な例において、基板２０１の面と直接接触し得るフィルム２０４はケイ素を含み得て、また本質的にケイ素から成り得る。フィルム２０４は、本明細書に記載されるように、基板２０１とフィルム２０４の上に重なる半導体層との分離を円滑にし得る。
図２Ａに示すように、フィルム２０６が上に重なり得て、より具体的には、フィルム２０４と直接接触し得る。フィルム２０６は、その上に続けて形成する層のエピタキシャル形成に適した結晶学的特徴を有し得る。とりわけ、一実施形態において、フィルム２０４は半導体材料を含み得る。適切な半導体材料はＩＩＩ−Ｖ族化合物材料を含み得る。１つの具体的な例において、フィルム２０６は窒化物材料を含み得る。別の例において、フィルム２０６はガリウム、アルミニウム、インジウム及びこれらの組み合わせを含み得る。また、１つの具体的な実施形態において、フィルム２０６は窒化アルミニウムを含んでなるものになり得て、より具体的には、フィルム２０６は本質的に窒化アルミニウムから成り得る。
例示的な構造においては、バッファ層２０３を、フィルム２０４がケイ素を含み且つ基板２０１の主要面と直接接触するように形成し得る。さらに、フィルム２０６はフィルム２０４の面と直接接触し得て、またＩＩＩ−Ｖ族材料を含み得る。
ステップ１０３でバッファ層を形成した後、工程は、バッファ層２０３の上に重なるベース層を形成するステップ１０５に続き得る。図２Ａを簡単に参照するが、半導体基板２００はバッファ層２０３の上に重なるベース層２０５を含み得る。特に、ベース層２０５をバッファ層２０３の面上に重なるように形成し得て、より具体的には、ベース層はバッファ層２０３のフィルム２０６と直接接触し得る。
また、当然のことながら、本明細書に記載の実施形態による半導体基板の形成を、必ずしもマスクを形成したりグルービング若しくは粗化を通じて又はエッチング技法を利用して基板の表面を改質したりすることなく達成し得る。
ある実施形態においては、バッファ層２０３を適切に形成したら、基板２０１及びバッファ層２０３を反応チャンバ内に置いてエピタキシャル成長法を行い得る。ベース層２０５をエピタキシャル成長法、例えば水素化物気相エピタキシ（ＨＶＰＥ）を通じて形成し得る。１つの具体的な例においては、ベース層２０５をＩＩＩ−Ｖ族材料から形成し得る。幾つかの適切なＩＩＩ−Ｖ族材料は窒化物材料を含み得る。さらに、ベース層２０５はガリウムを含み得る。具体的な例において、ベース層２０５は窒化ガリウム（ＧａＮ）を含み得て、より具体的には本質的に窒化ガリウムから成り得る。
特定のベース層２０５形成方法をとり得る。例えば、ベース層２０５のエピタキシャル成長を様々な成長モードで行い得て、ベース層２０５の下方領域２０８を第１モードで成長させ、ベース層２０５の上方領域２１０を第１モードとは異なる第２モードで成長させ得る。例えば、一実施形態においては、ベース層２０５を最初は３次元（３Ｄ）成長モードで成長させるエピタキシャル層として形成し得るため、ベース層２０５の下方領域２０８を３Ｄ成長モードで形成し得る。３Ｄ成長モードは、複数の結晶学的方向に沿ったベース層２０５材料の同時成長を含み得る。３Ｄ成長工程は、バッファ層２０３上での島状フィーチャの同時形成を含み得る。同時形成する島状フィーチャをバッファ層２０３上にランダムに位置決めすることで、複数のファセットを有する様々なメサ及びメサ間のバレーを画成し得る。
代替案として又は追加で、ベース層２０５を２次元（２Ｄ）エピタキシャル成長モードを用いて形成し得る。２Ｄ成長モードは１つの結晶面での材料の優先成長及び他の結晶学的方向に沿った結晶性物質の制限成長を特徴とする。例えば、一実施形態において、２Ｄ成長モードにおけるＧａＮを含んでなるベース層２０５の形成は、ｃ面（０００１）におけるＧａＮの優先成長を含む。
上述したように、ベース層２０５を、３Ｄ成長モード及び２Ｄ成長モードの組み合わせを用いて形成し得る。例えば、ベース層２０５の下方領域２０８を最初に３Ｄ成長モードで形成し得て、島状フィーチャが同時に形成され、バッファ層２０３上に非連続材料層としてランダムに配置される。しかしながら、３Ｄモード成長を続行すると層が連続的となり、ファセット面が形成され、厚さが実質的に不均一となる。３Ｄ成長モードに続いて、成長パラメータを変化させることで２Ｄ成長モードに切り替えることができ、２Ｄ成長モードでは横方向成長が優位であり、厚さの均一性が改善される。このようにして、ベース層２０５の上方領域２１０を２Ｄ成長モードで形成することができる。３Ｄ成長モードと２Ｄ成長モードとを組み合わせることで、ベース層２０５の転位密度の低下及びベース層２０５での内部ひずみの変化（例えば、増大）を促進し得る。
当然のことながら、ベース層２０５の形成は、成長モードを複数回にわたって切り替えることを含み得る。例えば、一実施形態においては、ベース層を最初に３Ｄ成長モードで形成し、２Ｄ成長モードが続き、３Ｄ成長モードでさらに成長させ得る。
成長モードの切り替えは、成長温度、成長速度、気相反応物及び非反応物の圧力、反応雰囲気における反応物と非反応物との比、成長チャンバ圧力及びこれらの組み合わせを含めた特定の成長パラメータの変更により完了させ得る。本明細書で言及する反応物は、窒素含有材料、例えばアンモニア等の反応物を含む。他の反応物は、例えば金属ハロゲン化物成分、例えば塩化ガリウムを含めたハロゲン化物相成分を含み得る。非反応物は、例えば希ガス、不活性ガス及び同種のものを含めた特定のタイプの気体を含み得る。具体的な例において、非反応物は、窒素及び／又は水素等の気体を含み得る。
特定の工程では、成長温度を変更することで３Ｄ成長モードと２Ｄ成長モードとの切り替えを円滑にし得る。一実施形態において、成長温度の変更は、成長温度の上昇による３Ｄ成長モードから２Ｄ成長モードへの切り替えを含み得る。例えば、３Ｄ成長モードから２Ｄ成長モードに切り替えるにあたって、温度を少なくとも約５℃、例えば少なくとも約１０℃、少なくとも約１５℃、少なくとも約２０℃、少なくとも約３０℃、少なくとも約３５℃又はさらには少なくとも約４０℃変化させ得る。さらに別の実施形態においては、３Ｄ成長モードから２Ｄ成長モードに切り替えるにあたって、成長温度を約１００℃以下、例えば約９０℃以下、約８０℃以下、約７０℃以下又はさらには約６０℃以下変化させ得る。当然のことながら、成長温度の変更は上記の任意の最小値と最大値との間の範囲内になり得る。
特定の実施形態においては、ベース層２０５の形成工程を、少なくとも１時間あたり５０ミクロン（ミクロン／時間）の成長速度で行い得る。他の実施形態において、ベース層２０５の形成速度はより速くなり得て、例えば少なくとも約７５ミクロン／時間、少なくとも約１００ミクロン／時間、少なくとも約１５０ミクロン／時間、少なくとも約２００ミクロン／時間又はさらには少なくとも約２５０ミクロン／時間である。別の実施形態においては、ベース層２０５の形成工程を約１ｍｍ／時間以下、例えば７５０ミクロン／時間以下、５００ミクロン／時間以下又はさらには約３００ミクロン／時間以下の速度で行い得る。当然のことながら、ベース層の形成工程は上記の任意の最小値と最大値との間の範囲内の速度で行い得る。
特定の工程では、成長速度を変更することで３Ｄ成長モードと２Ｄ成長モードとの切り替えを円滑にし得る。例えば、３Ｄ成長モードから２Ｄ成長モードに切り替えるにあたって成長速度を低下させ得る。特には、３Ｄ成長から２Ｄ成長への切り替えは、成長速度を少なくとも１時間あたり約５ミクロン（すなわち、ミクロン／時間）変化させることを含み得る。さらに別の実施形態において、３Ｄ成長モードから２Ｄ成長モードに切り替えるにあたって、成長速度を約２００ミクロン／時間以下、変化させ得る。当然のことながら、成長速度の変更は上記の任意の最小値と最大値との間の範囲内になり得る。当然のことながら、成長速度の変化は、３Ｄ成長モードから２Ｄ成長モードに切り替える際の成長速度における低下になり得る。
他の実施形態において、３Ｄ成長モードから２Ｄ成長モードへの切り替え工程を、成長速度における少なくとも２倍の変化により引き起こし得る。例えば、３Ｄ成長モードから２Ｄ成長モードに切り替えるにあたって、成長速度を少なくとも２倍、低下させ得る。他の実施形態においては、成長速度を、少なくとも約３倍、少なくとも約４倍又はさらには少なくとも約５倍低下させ得る。具体的な例において、成長速度の低下は約８倍以下、約７倍以下又は約６倍以下である。
当然のことながら、成長モードの切り替えにあたっては、上で挙げた要素の１つ以上を変更し得る。例えば、成長速度は一定のまま成長温度を変更し得る。あるいは、成長温度を維持しながら成長速度を変更し得る。また、別の実施形態においては、成長速度及び成長温度の両方を変更することで成長モードの切り替えを成し遂げ得る。
ベース層２０５を適切に形成した後、ベース層２０５の平均厚さは、ベース層２０５自身を支持し且つ特定の形成後成形工程の後にその上に電子デバイスを形成するのに適した基板面を提供するのに十分な厚さになり得る。例えば、ベース層２０５の平均厚さは約５ｍｍ以下、例えば約４ｍｍ以下、３ｍｍ以下、約２ｍｍ以下又はさらには約１．５ｍｍ以下になり得る。また、当然のことながら、ベース層２０５を、平均厚さが少なくとも約０．１ｍｍ、例えば少なくとも０．２ｍｍ、少なくとも０．５ｍｍ、少なくとも０．８ｍｍ又はさらには少なくとも１ｍｍとなるように形成し得る。当然のことながら、ベース層２０５は、例えば約０．１〜約５ｍｍの範囲内を含めた上記の任意の最小値と最大値との間の範囲内の平均厚さを有し得る。
ベース層２０５は、特定の転位密度を有するように形成し得る。ベース層２０５の転位密度は、形成時にベース層の上面で測定することができる。転位密度の測定に適した方法は、室温での、１０ｋｅＶの電子ビーム、スポットサイズ７０下でのモノクロメータを使用しない多色光検出で操作する陰極線ルミネセンス顕微鏡法の使用を含み、機械はＳＥＭ ＪＳＭ−５５１０であり、ＪＥＯＬ Ｃｏｒｐｏｒａｔｉｏｎから市販されている。約１０８ｃｍ−２の転位密度測定の場合、倍率は４０００倍であり、面積は典型的には７００μｍ２である。約１０６ｃｍ−２の転位密度測定の場合、倍率は典型的には５００〜１０００倍であり、面積は典型的には０．１ｍｍ２である。
一実施形態において、ベース層２０５は、ベース層２０５の上面での測定で約１ｘ１０８転位／ｃｍ２以下の転位密度を有し得る。他の実施形態において、ベース層２０５の転位密度はより低くなり得て、約ｌｘ１０７転位／ｃｍ２以下、約６ｘｌ０６転位／ｃｍ２以下又はさらには約ｌｘｌ０６転位／ｃｍ２以下である。また、ベース層２０５は少なくとも約１ｘ１０５転位／ｃｍ２、例えば少なくとも２ｘｌ０５転位／ｃｍ２、少なくとも３ｘｌ０５転位／ｃｍ２又はさらには少なくとも５ｘｌ０５転位／ｃｍ２である転位密度を有し得る。当然のことながら、ベース層は、上記の任意の最小値と最大値との間の範囲内の転位密度を有し得る。
例えばベース層２０５を含めた半導体層の形成工程中、基板２０１をベース層２０５から分離し得る。分離はバッファ層２０３の一部、特にはバッファ層２０３内のフィルムの解離により容易になり得る。ある実施形態において、バッファ層２０３はフィルム、例えばケイ素を含み得て、連続成長工程中に用いた高温でフィルムは熱解離する。熱解離は基板２０１と複数の半導体層との分離を促進する。このため、成長工程の完了後、ベース層２０５を基板２０１から完全に取り除くことができる。
基板２０１をベース層２０５から分離した後、自立基板をベース層２０５の材料から形成する。自立基板は基板本体２４０を有し得て、この基板本体２４０は曲線部又は湾曲部を有し得る。具体的な例において、基板本体２４０はＧａ面である上面２４４と、Ｎ面である裏面２４６とを有し得て、基板本体２４０は裏面２４６の曲線をベースとした凹状曲線部を有し得て、例えば図２Ｂに示す基板本体である。他の例において、基板本体２４０はＧａ面である上面２４４とＮ面である裏面２４６とを有し得て、基板本体２４０は裏面２４６の曲線をベースとした凸状曲線部を有し得て、例えば図２Ｃに示す基板本体である。
図１を再度参照するが、自立基板を形成した後、基板本体を１０９の仕上げ工程に供し得る。仕上げは、例えば研削、ラップ仕上げ、研磨及び同種のものを含めた、適切な幾何学的特徴を有する自立基板本体を形成するのに適した材料除去工程を含み得る。仕上げは成形作業も含み得て、例えば米国特許出願第１３／６３０８５８号明細書に開示されており、この文献は参照により本願に援用される。例えば、成形工程は他の仕上げ工程の前又は後に行い得て、具体的な実施形態において、成形工程は他の仕上げ工程の前に行われる。１つの具体的な実施形態において、仕上げ工程は両面工程を含み得て、基板本体を２つの仕上げ面（例えば、ラップ加工ヘッド、研削ヘッド、研磨ヘッド等）の間に配置する。
仕上げ後、１１１で、バッファ薄層を自立基板の基板本体の上面に隣接させて形成し得て、より具体的には、バッファ薄層は基板の上方主要面と直接接触し得る。
バッファ薄層の形成は堆積工程を含み得る。例えば、基板本体を反応チャンバにロードし、反応チャンバを適切な環境にしてから、バッファ層を基板上に堆積させ得る。一実施形態において、適切な堆積技法は化学気相成長を含み得る。１つの具体的な例において、堆積工程は有機金属化学気相成長（ＭＯＣＶＤ）を含み得る。さらに具体的な実施形態において、堆積工程は２Ｄ成長モードでのＭＯＣＶＤを含み得て、上で論じたものと同じやり方で達成し得る。
バッファ薄層は、約１．３μｍ以下、約１．２μｍ以下、約１．１μｍ以下、約１μｍ以下、約０．９μｍ以下、約０．８μｍ以下、約０．７μｍ以下、約０．６μｍ以下、約０．５μｍ以下、約０．４５μｍ以下、約０．４μｍ以下、約０．３５μｍ以下、約０．３μｍ以下、約０．２５μｍ以下、約０．２μｍ以下、約０．１５μｍ以下、約０．１μｍ以下の厚さを有し得る。さらなる実施形態において、バッファ薄層は、少なくとも約０．０００１μｍ、少なくとも約０．０００５μｍ、少なくとも約０．００１μｍ、少なくとも約０．００５μｍ、少なくとも約０．０１μｍ、少なくとも約０．０２ｎｍ、少なくとも約０．０４ｎｍ、少なくとも約０．０５μｍ、少なくとも約０．０８ｎｍ、少なくとも約０．１μｍ、少なくとも約０．１５μｍ、少なくとも約０．２μｍ、少なくとも約０．２５μｍ又はさらには少なくとも約０．３μｍの厚さを有し得る。バッファ薄層の厚さは、上記の任意の最小値及び最大値を含んだ範囲内になり得る。
ある実施形態において、バッファ薄層の厚さは少なくとも約０．０１μｍ〜約１．３μｍ以下の範囲内、少なくとも約０．０２μｍ〜１．２μｍ以下の範囲内、少なくとも約０．０４μｍ〜約１．１μｍ以下の範囲内、少なくとも約０．０８μｍ〜約１．０μｍ以下の範囲内又は少なくとも約０．１μｍ〜約０．８μｍ以下の範囲内になり得る。特定の実施形態において、バッファ薄層の厚さは、約０．２μｍ〜約０．５μｍ以下の範囲内になり得る。具体的な、それでいて非限定的な実施形態において、バッファ薄層の厚さは約０．３μｍになり得る。
バッファ層は結晶性物質から形成し得る。バッファ層は、その上に続いて形成する層のエピタキシャル形成に適した結晶学的特徴を有し得る。とりわけ、一実施形態において、バッファ層は半導体材料を含み得る。適切な半導体材料はＩＩＩ−Ｖ族化合物材料を含み得る。１つの具体的な例において、バッファ層は窒化物材料を含み得る。別の例において、バッファ層はガリウム、アルミニウム、インジウム及びこれらの組み合わせを含み得る。また、１つの具体的な実施形態において、バッファ層は窒化ガリウム（ＧａＮ）を含んでなるものになり得て、より具体的には、バッファ層は本質的に窒化ガリウムから成り得る。
基板本体の上面の表面形態及びバッファ層の上面の表面形態についてよりわかりやすく説明するために、図３を参照する。図３は、本明細書に記載される通りに形成し、仕上げ加工を施した基板本体３２０の上面３１０を示す。基板本体３２０は本質的に結晶性であるため、基板本体の上面３１０には複数の台地部３３０及び蹴込み部３４０がある。図示のように、複数の台地部３３０及び蹴込み部３４０の寸法はある程度の可変性又は不均一性を有する。例えば、台地部３３０はその幅において大きく変動し得る。同様に、蹴込み部の高さは不均一になり得る。
図４は、図３に描かれている基板本体３２０及び基板本体３２０の上面と直接接触させて形成したバッファ薄層４５０を示す。図示のように、バッファ層４５０の上面４３０上の台地部４３０及び蹴込み部４４０は基板本体３２０の上面３１０の台地部３３０及び蹴込み部３４０より均一である。理論により拘束するものではないが、本明細書に記載される通りにバッファ薄層４５０を仕上げ加工後の基板本体３２０の上面３１０上に形成することで、バッファ層４５０の上面４１０の表面形態が基板本体３２０の上面３１０の表面形態から異なったものとなって複数の台地部及び蹴込み部の寸法がより均一になると考えられる。ある厚さを超えると、バッファ層の上面は基板本体の上面の表面形態により近い表面形態になると考えられるため、基板本体の上面と実質的に同じ程度の不均一性が台地部及び蹴込み部に残る。例えば、図５は、バッファ層４５０よりずっと大きい平均厚さを有するバッファ層５５０を示す。図示のように、バッファ層５５０の上面５１０の表面形態は、基板本体３２０の上面３１０の表面形態と合致している。
図４を再度参照するが、具体的な実施形態において、台地部３３０及び蹴込み部３４０の寸法における可変性は、バッファ薄層の追加後、少なくとも約１０％、少なくとも約２０％、少なくとも約３０％、少なくとも約４０％、少なくとも約５０％、少なくとも約６０％、少なくとも約７０％又はさらには少なくとも約８０％低下し得る。
さらに具体的な実施形態において、自立基板の上面全体での台地部の平均幅は、バッファ薄層４５０の追加後、増大し得る。特定の実施形態において、台地部の平均幅は少なくとも１０％、少なくとも約２０％、少なくとも約３０％、少なくとも約４０％、少なくとも約５０％、少なくとも約６０％、少なくとも約７０％又はさらには少なくとも約８０％増大し得る。
さらに具体的な実施形態において、自立基板の上面全体での台地部の数は、バッファ薄層の追加後に減少し得る。特定の実施形態において、台地部の数は少なくとも１０％、少なくとも約２０％、少なくとも約３０％、少なくとも約４０％、少なくとも約５０％、少なくとも約６０％、少なくとも約７０％又はさらには少なくとも約８０％減少し得る。
基板本体の上面の表面形態が薄いバッファの追加により再編されて基板本体の表面全体にわたって特定の結晶特性（例えば、オフカット角度変動）が変化してしまっているとも考えられる。特に、バッファ薄層を追加した後の自立基板は、本明細書に記載されるような特定の幾何学的及び結晶学的特徴を有し得る。
例えば、一実施形態において、バッファ薄層を追加した後の自立基板は、自立基板の中心で、上面と結晶性物質内の結晶基準面との間の角度として測定される特定のオフカット角度（α）を有し得る。本明細書に記載の特定のパラメータに言及しやすいように、図３に慣用のやり方で形成した慣用の基板本体の断面図を示し、図４は本明細書に記載のある実施形態にしたがって形成した基板本体及びバッファ薄層の断面図である。図示のように、図３の慣用の基板本体は台地部及び蹴込み部の配置において著しい不均一性を示す。対照的に、図４に示すように、本明細書に記載の実施形態にしたがって形成したバッファ薄層を有する基板は、台地部及び蹴込み部の配置がより均一である。
一実施形態において、バッファ薄層を追加した後の自立基板は約２°以下、例えば約１．５°以下、約１°以下、約０．８°以下又はさらには約０．６°以下のオフカット角度（α）を有し得る。また、オフカット角度（α）は少なくとも約０．０１°、例えば少なくとも約０．０５°、少なくとも約０．１°、少なくとも約０．２°、少なくとも約０．３°又はさらには少なくとも約０．６°になり得る。オフセット角度は、上記の任意の最小値及び最大値を含んだ範囲内になり得る。
当然のことながら、オフカット角度方向も精密に制御し得る。例えば、オフカット角度方向を、ｍ面[１−１００]、ａ面[１１−２０]若しくはこれらの組み合わせ又は他の方向に意図的に傾斜させ得る。別の実施形態において、基板本体は、Ｘ’Ｐｅｒｔ Ｐｒｏ（ＰＡＮａｌｙｔｉｃａｌ）を使用してＸ線回折法で測定する特定のオフカット角度変動（２β）を示し得る。Ｘ’Ｐｅｒｔ Ｐｒｏ（ＰＡＮａｌｙｔｉｃａｌ）を使用して、オフカット角度（α）を、中心点及び９０°離れ、基板本体の中心から２２ｍｍの距離（半径の寸法の９５％）で離間された４つの点を用いてＸ線回折法により求めることができる。直径に沿ったオフカット角度変動（２β）を、ソフトウェアＸ’Ｐｅｒｔ Ｅｐｉｔａｘｙバージョン４．２を使用してＸ線分析に基づいて計算する。概して、計算は、φ＝９０°の間隔で行う４回のωスキャン（ロッキング曲線と称されることもある）の使用に基づく。Ｙ縦座標上のω値及びＸ横座標上のφ値を有するグラフを表示する。４つのω０値（４回のωスキャンに対応する４つの最大ピーク）をそれらのφ値（例えば、０°、９０°、１８０°、２７０°）にしたがってプロットする。次に、少なくともこれら４つの点を含むグラフをシヌソイド関数でフィットさせる。関数は式：ω＝Ａ＋α＊ｃｏｓ（Ｐｉ＊（φ−Ｃ）／１８０）を有し、式中、「Ａ」は定数（別に測定したω０の平均値）であり、「α」はオフカット値（角度）であり、「Ｃ」はオフカット角度の相対方向を精確に示すφ角度である。当然のことながら、ωスキャン分析の間、検出器は静止したままであり、サンプルはω軸を中心として回転する。
具体的な実施形態において、バッファ薄層追加後の自立基板は、約１°以下、約０．９５°以下、約０．９°以下、約０．８５°以下、約０．８°以下、約０．７５°以下、約０．７°以下、約０．６°以下、約０．４°以下、約０．２°以下、約０．１６°以下、約０．１４°以下又はさらには約０．１°以下、約０．０８°以下又はさらには約０．０６°以下のオフカット角度変動（２β）を有し得る。また、ウェハ全体でのオフカット角度変動は少なくとも約０．００５°又は少なくとも約０．００８°になり得る。オフカット角度変動は、上記の任意の最小値及び最大値を含む範囲内になり得る。別の具体的な実施形態において、自立基板のオフカット角度変動（２β）はバッファ薄層の追加後に変化しない。
自立基板の基板本体はＩＩＩ−Ｖ族材料、具体的には窒化物含有材料、より具体的にはガリウム含有材料を含み得る。特定の例において、基板本体は自立窒化ガリウム基板になり得て、ドーパント材料を含まず、本質的に窒化ガリウムから成り得る。
基板本体は、上面と裏面との間で少なくとも約１０ミクロンの平均厚さを有するように形成し得る。他の例において、基板本体の平均厚さはより大きくなり得て、例えば少なくとも約２０ミクロン、少なくとも約３０ミクロン、少なくとも約４０ミクロン又はさらには少なくとも約５０ミクロンである。また、基板本体の平均厚さは約３ｍｍ以下になり得て、例えば約２ｍｍ以下、約１ｍｍ以下、約８００ミクロン以下又はさらには約５００ミクロン以下、約３００ミクロン以下、約２００ミクロン以下又はさらには約１００ミクロン以下である。当然のことながら、基板本体は、上記の任意の最小値と最大値との間の範囲内の平均厚さを有し得る。
一実施形態において、結晶基準面はａ面、ｍ面又はｃ面になり得る。より具体的には、結晶基準面は、ａ面又はｍ面に向かって傾斜したｃ面になり得る。当然のことながら、結晶基準面は、例えば、以下に限定するものではないが、ｃ及び−ｃ極性面（０００２）及び（０００−２）、無極性面、例えばｍ面群{１−１００}、ａ面群{１１−２０}又は半極性面、例えば{１１−２２}、{１０−１２}、{３０−３１}、{２０−２１}又は{３０−３−１}を含めた様々な特定面を含み得る。
本実施形態による特定の自立基板本体は、特定の物理的湾曲を有し得る。この湾曲は、基板面に対する最良最小二乗適合度として定義される、ある面からの表面の最大偏差として測定することができる。すなわち、例えば、基板本体の曲率はとりわけ小さいものになり得て、これは実質的にほぼ又は全く湾曲していないことを証明している。一実施形態において、基板本体は、少なくとも約１．５ｍの曲率半径に対応する湾曲を有し得る。他のケースにおいて、基板本体の湾曲は、少なくとも約１．８ｍ、少なくとも約２ｍ、少なくとも約２．５ｍ、少なくとも約３ｍ、少なくとも約５ｍ、少なくとも約１０ｍ、少なくとも約５０ｍ、少なくとも約１００ｍ又はさらには少なくとも約２００ｍの曲率半径に対応し得る。
ある実施形態において、湾曲は式：ｚＣ−０．２５ｘ（ｚＳ＋ｚＮ＋ｚＥ＋ｚＷ）にしたがって測定され、ｚＣは基板本体（又は基板本体とバッファ層の両方）の中心に位置する点の高さであり、表記ｚＳ、ｚＮ、ｚＥ及びｚＷは２インチ基板本体の中心点から２４ｍｍの位置にあり且つ中心点を中心として規則正しく９０°離間されている４つの点の高さを表す。高さは、軸ｚに沿って、基板本体の面に対して本質的に垂直にその中心で測定される。湾曲値（ｈ）は、基板直径（ｄ）と比較して極めて小さくなり得る。垂直方向は、基板を置く測定ツールの基準面に対して垂直になり得る。様々な直径の基板に関して、湾曲の測定に使用する中心から離れたこれら４点は、基板本体の中心から半径寸法の少なくとも約９０％の距離、好ましくは９５％に等しい距離に位置し得る。例えば、円上の４点は、４インチの直径を有する基板本体上に４８ｍｍで位置することになる。湾曲値（ｈ）、基板本体の直径（ｄ）及び物理的曲率半径（ρ）間の関係はρ＝ｄ２／８ｈで定義することができる。
さらに、本明細書に記載の実施形態の工程にしたがって形成する基板本体は、特定のＴＴＶ（ｔｏｔａｌ ｔｈｉｃｋｎｅｓｓ ｖａｒｉａｔｉｏｎ）を有し得る。例えば、ＴＴＶは約５０μｍ以下になり得て、例えば約２０μｍ以下、約１０μｍ以下、約５μｍ以下又はさらには約２μｍ以下である。ＴＴＶは、ＳｙｇｍａＴｅｃｈから入手可能な標準的な計測ツールを使用して測定することができる。また、特定の例において、ＴＴＶは少なくとも約５μｍになり得て、例えば少なくとも約１０μｍ又は少なくとも約１５μｍである。当然のことながら、基板本体は、上記の任意の最小値と最大値との間の範囲内のＴＴＶを有し得る。
概して、自立基板は、特定の直径のディスク様形状を有し得る。例えば、基板本体の直径は少なくとも約２インチ（約５．１ｃｍ）、少なくとも約３インチ（約７．６ｃｍ）、少なくとも約１０ｃｍ（約４インチ）、少なくとも約１５ｃｍ（約６インチ）、少なくとも約２０ｃｍ（約８インチ）又はさらには少なくとも約３０．５ｃｍ（約１２インチ）になり得る。他の実施形態においては、約１２インチ（約３０．５ｃｍ）以下、約１１インチ（約２７．９ｃｍ）以下、約１０インチ（約２５．４ｃｍ）以下又は約９インチ（約２２．９ｃｍ）以下である。当然のことながら、基板の直径は、上記の任意の最小値と最大値との間の範囲内になり得る。例えば、基板の直径は、少なくとも約２インチ（約５．１ｃｍ）〜約１２インチ（約３０．５ｃｍ）以下の範囲内、少なくとも約３インチ（約７．６ｃｍ）〜約１１インチ（約２７．９ｃｍ）以下の範囲内、少なくとも約４インチ（約１０ｃｍ）〜約１０インチ（約２５．４ｃｍ）以下の範囲内又は少なくとも約５インチ（１２．７ｃｍ）〜９インチ（約２２．９ｃｍ）以下の範囲内になり得る。
幾つかの実施形態において、自立基板は、基板の上面の表面積を有し得る。特定の実施形態において、表面積は、少なくとも約２０．２ｃｍ２、少なくとも約４５．４ｃｍ２、少なくとも約７８．５ｃｍ２、少なくとも約１７６．６ｃｍ２、少なくとも約３１４．２ｃｍ２又は少なくとも約７３０．６ｃｍ２になり得る。さらなる実施形態において、表面積は、約７３０．６ｃｍ２以下、約６１５．８ｃｍ２以下、約５０６．７ｃｍ２以下、約４１５．５ｃｍ２以下になり得る。当然のことながら、表面積は、上記の任意の最小値と最大値との間の範囲内になり得る。例えば、表面積は、少なくとも約２０．２ｃｍ２〜約７３０．６ｃｍ２以下の範囲内、少なくとも約４５．４ｃｍ２〜約６１５．８ｃｍ２以下の範囲内、少なくとも約７８．５ｃｍ２〜５０６．７ｃｍ２以下の範囲内又は少なくとも約１７６．６ｃｍ２〜約４１５．５ｃｍ２以下の範囲内になり得る。
本実施形態の１つの特定の態様において、基板本体は、約１ミクロン以下、約０．１ミクロン以下、約０．０５ミクロン以下、約０．０１ミクロン以下、約０．００１ミクロン（１ｎｍ）以下又はさらには約０．０００１ミクロン（０．１ｎｍ）以下の上面及び／又は裏面平均表面粗さ（Ｒａ）を面積１００ｘ１００μｍ２について有し得る。
とりわけ、半導体基板の基板本体を特定の結晶湾曲を有するように形成し得る。とりわけ、物理的湾曲を計測学を通して直接測定できるのに対し、結晶湾曲はＸ線回折による結晶曲率半径の測定値から導き出すことができる。物理的湾曲及び結晶湾曲は同じになり得て、大抵の場合、仕上げ工程に応じて著しく異なり得る。
結晶湾曲は、半導体基板の基板本体内の結晶性物質の曲率として、完全に平坦な結晶形態からの逸脱として測定される。結晶の測定は、Paul F. Fewsterの著書である“X-ray scattering from semiconductors”の第４．３．５章に開示の方法にしたがって、曲率半径を導き出すための式４．１２：ρ＝（ｘ１−ｘ２）／（ω１−ω２）をベースとしてＸ線回折により行われ、「ρ」は曲率半径であり、「ｘ」はサンプルの位置であり、「ω」はこの位置でのωスキャンにおける最大回折ピークの角度位置である。すなわち、例えば、基板本体の曲率はとりわけ小さいものになり得て、これは実質的にほぼ又は全く湾曲していないことを証明している。一実施形態において、基板本体は、約２００ミクロン未満である結晶湾曲を有し得る。他の例において、湾曲はそれより小さくなり得て、例えば約１００ミクロン以下、約７５ミクロン以下、約５０ミクロン以下、約２５ミクロン以下、約１０ミクロン以下又はさらには約２ミクロン以下である。曲率半径ρは、Ｘ‘Ｐｅｒｔ Ｐｒｏ（ＰＡＮａｌｙｔｉｃａｌ）を使用してＸ線回折法により測定することができる。直径２インチのウェハに関して、曲率半径（ρ）は、直径に沿った４０ｍｍの範囲にわたる９つのωスキャンピーク位置から求める。
別の実施形態において、自立基板の製造ロットを、本明細書に記載の実施形態の方法を用いて形成し得る。特に、製造ロットは少なくとも１０枚の基板、少なくとも２０枚の基板又は少なくとも５０枚の基板を含み得て、より大きな基板のまとまりからランダムに選択し得る。製造ロットは、必ずしもというわけではないが、同じ工程を用いて同じ幾何学的及び結晶学的特徴をもたせることを意図して形成された一連の基板を含み得る。特定の実施形態において、製造ロットは、少なくとも１０枚の基板、少なくとも２０枚の基板、少なくとも５０枚の基板、少なくとも１００枚の基板、少なくとも５００枚の基板又は少なくとも１０００枚の基板を含み得る。各基板は本明細書に記載の特徴を有する。具体的な実施形態では、少なくとも２０枚の基板の製造ロットを形成し得て、各基板は本明細書に記載の特徴を有する。
加えて、全体としての製造ロットは特定の特徴を有し得る。例えば、基板の製造ロットは、約１°以下であるオフカット角度のロット標準偏差を有し得る。オフカット角度のロット標準偏差は、製造ロット中の各基板についての平均オフカット角度（α）をベースとした標準偏差になり得る。すなわち、各基板について、平均オフカット角度（α）を計算し、標準偏差を、各基板の中心で２０枚の基板のそれぞれについて計算した平均オフカット角度から計算する。別の実施形態において、製造ロットは、約０．０５°以下、約０．０３°以下、約０．０２°以下、約０．０１°以下、約０．００５°以下又は約０．００１°以下のオフカット角度のロット標準偏差（ＳＴα）を含んでなる。また、特定の例において、オフカット角度のロット標準偏差は、少なくとも約０．０００１°又は少なくとも約０．０００５°になり得る。当然のことながら、オフカット角度のロット標準偏差は、上記の任意の最小値と最大値との間の範囲内になり得る。
基板の製造ロットは、オフカット角度変動の標準偏差（ＳＴ２β）も有し得る。製造ロットに関するオフカット角度変動の標準偏差（ＳＴ２β）は、製造ロット中の２０枚の基板のそれぞれについての平均オフカット角度変動（２β）の標準偏差である。すなわち、各基板について、オフカット角度変動（２β）を計算することができ、また２０枚の基板のそれぞれについての平均オフカット角度変動（２β）から、平均オフカット角度変動の標準偏差（ＳＴ２β）を製造ロット全体について計算することができる。一実施形態において、製造ロットは、約１°以下、約０．９５°以下、約０．９°以下、約０．８５°以下、約０．８°以下、約０．７５°以下、約０．７°以下、約０．６°以下、約０．４°以下、０．１°以下、約０．０９°以下、約０．０５°以下、約０．０３°以下、約０．０１°以下、約０．００８°以下、約０．００５°以下又は約０．００１°以下のオフカット角度変動のロット標準偏差を有し得る。また、特定の例において、製造ロットについてのオフカット角度変動の標準偏差は少なくとも約０．０００１°又は少なくとも約０．０００５°になり得る。当然のことながら、製造ロットのオフカット角度変動は、上記の任意の最小値と最大値との間の範囲内になり得る。
基板の製造ロットは平均ロット直径も有し得る。平均ロット直径は、ロット中の各基板の直径の平均になり得る。幾つかの実施形態において、製造ロットは、少なくとも約２インチ（５．１ｃｍ）、少なくとも約３インチ（７．６ｃｍ）、少なくとも約４インチ（１０ｃｍ）、少なくとも約５インチ（１２．７ｃｍ）又は少なくとも約６インチ（１５ｃｍ）の基板の平均ロット直径を有し得る。さらなる実施形態において、製造ロットは、約１２インチ（約３０．５ｃｍ）以下、約１１インチ（約２７．９ｃｍ）以下、約１０インチ（約２５．４ｃｍ）以下又は約９インチ（約２２．９ｃｍ）以下の平均ロット直径を有し得る。当然のことながら、製造ロットは、上記の任意の最小値と最大値との間の範囲内の平均ロット基板直径を有し得る。例えば、製造ロットは、少なくとも約２インチ（約５．１ｃｍ）〜約１２インチ（約３０．５ｃｍ）以下の範囲内、少なくとも約３インチ（約７．６ｃｍ）〜約１１インチ（約２７．９ｃｍ）以下の範囲内、少なくとも約４インチ（約１０ｃｍ）〜約１０インチ（約２５．４ｃｍ）以下の範囲内又は少なくとも約５インチ（約１２．７ｃｍ）〜９インチ（約２２．９ｃｍ）以下の範囲内の基板の平均ロット直径を有し得る。
基板の製造ロットは、平均ロット表面積も有し得る。平均ロット表面積は、ロット中の各基板の表面積の平均になり得る。幾つかの実施形態において、製造ロットは、少なくとも約２０．２ｃｍ２、少なくとも約４５．４ｃｍ２、少なくとも約７８．５ｃｍ２、少なくとも約１２６．７ｃｍ２又は少なくとも約１７６．６ｃｍ２の平均ロット表面積を有し得る。さらなる実施形態において、製造ロットは、約７３０．６ｃｍ２以下、約６１５．８ｃｍ２以下、約５０６．７ｃｍ２以下、約４１５．５ｃｍ２以下の平均ロット表面積を有し得る。当然のことながら、平均ロット表面積は、上記の任意の最小値と最大値との間の範囲内になり得る。例えば、製造ロットは、少なくとも約２０．２ｃｍ２〜約７３０．６ｃｍ２以下の範囲内、少なくとも約４５．４ｃｍ２〜約６１５．８ｃｍ２以下の範囲内、少なくとも約７８．５ｃｍ２〜５０６．７ｃｍ２以下の範囲内又は少なくとも約１７６．６ｃｍ２〜約４１５．５ｃｍ２以下の範囲内の平均表面積を有し得る。
特定の実施形態において、製造ロットは複数の基板を含み得て、各基板は、製造ロットの各基板の上に重なるバッファ薄層を含み得る。各バッファ層を、本明細書に記載されるものと同じ工程を用いて同じ幾何学的及び結晶学的特徴を持たせることを意図して形成した。これらの実施形態において、製造ロットは、平均ロットバッファ層厚さを有し得る。平均ロットバッファ層厚さは、各バッファ層の厚さの平均である。別の実施形態において、平均ロットバッファ層厚さは、約１．２μｍ以下、約１．１μｍ以下、約１．０μｍ以下、約０．９μｍ以下、約０．８μｍ以下、約０．７μｍ以下、約０．６μｍ以下、約０．５μｍ以下、約０．４μｍ以下又は約０．３μｍ以下になり得る。さらに別の実施形態において、平均ロットバッファ層厚さは、少なくとも約０．０２μｍ、少なくとも約０．０４μｍ、少なくとも約０．０８μｍ、少なくとも約０．１μｍ、少なくとも約０．２μｍ又は少なくとも約０．３μｍになり得る。当然のことながら、平均ロットバッファ層厚さは、上記の任意の最小値と最大値との間の範囲内になり得る。例えば、バッファ層の平均ロット厚さは、少なくとも約０．０２μｍ〜約１．２μｍ以下の範囲内、少なくとも約０．０５μｍ〜約１．１μｍ以下の範囲内、少なくとも約０．０８μｍ〜約１．０μｍ以下の範囲内、少なくとも約０．１μｍ〜約０．８μｍ以下の範囲内又は少なくとも約０．２〜約０．５μｍ以下の範囲内になり得る。具体的な、それでいて非限定的な実施形態において、平均ロットバッファ層厚さは約０．３μｍである。
特定の種、例えばインジウム（Ｉｎ）の半導体材料（例えば、ＧａＮ）への取り込みがオフカット角度（α）と共に変化し得ることが注目されている。実際、オフカット角度が増大するにつれて、インジウム取り込み効率が低下する場合がある。ＩｎｘＧａ１−ＸＮ合金におけるインジウム組成が、発光及びレーザーダイオード構造体（ＬＥＤ＆ＬＤ）における発光波長を決定する。業界標準に準拠して、波長変動範囲はウェハ全体で２ｎｍを超えるべきではなく、標準偏差は１ｎｍ未満であるべきである。サファイア基板について報告された結果によると、オフカット角度における０．５°は１０ｎｍのＬＥＤ波長変化を引き起こし、これは青色ＬＥＤの製造では許容範囲外である。したがって、ウェハ全体でＬＥＤ発光波長範囲を１ｎｍ以内に制御するために、サファイア基板全体でのオフカット角度変動を、基板のサイズとは無関係に、０．２°（±０．１°）未満となるように制御する。ある実施形態においては、複数の電子構造体を、本明細書に記載の自立基板上に形成し得る。電子構造体は光電子デバイス、例えば発光ダイオード（ＬＥＤ）、レーザーダイオード（ＬＤ）又は特定の波長の光を放出するように構成された他のマイクロ電子構造体を含み得る。特定の実施形態において、基板上に形成する電子構造体、例えば光電子デバイスは、発光波長標準偏差（σ）を有し得る。発光波長標準偏差は当該分野で公知の方法、例えば光ルミネセンス（ＰＬ）で測定することができる。ある実施形態においては、基板上に形成されたＬＥＤ構造体上に室温でＰＬマッピングを行い得る。ＬＥＤ構造体は可視スペクトルで発光することができる。発光波長は、約４００〜約５５０ｎｍの範囲内になり得る。最高発光強度の波長シフトは精確に測定することができ、また発光波長標準偏差を求めることができる。
別の実施形態において、発光波長標準偏差は、約１．３ｎｍ以下、約１．２ｎｍ以下、約１．１ｎｍ以下、約１ｎｍ以下、約０．９ｎｍ以下又は約０．８ｎｍ以下になり得る。別の実施形態において、発光波長標準偏差（σ）は、少なくとも約０．０１ｎｍ、少なくとも約０．０５ｎｍ、少なくとも約０．１ｎｍ、少なくとも約０．２ｎｍ、少なくとも約０．３ｎｍ又は少なくとも約０．５ｎｍになり得る。当然のことながら、波長標準偏差は、上記の任意の最小値と最大値との間の範囲内になり得る。例えば、発光波長標準偏差（σ）は、少なくとも約０．０１ｎｍ〜約１．３ｎｍ以下の範囲内、少なくとも約０．０５ｎｍ〜少なくとも約１．２ｎｍの範囲内、少なくとも約０．１ｎｍ〜約１ｎｍ以下の範囲内又は少なくとも約０．２ｎｍ〜約０．９ｎｍ以下の範囲内になり得る。
別の実施形態において、基板上に形成する光電子デバイスは、約４００〜約５５０ｎｍの範囲内の波長で正規化発光波長標準偏差（ｎσ）を有し得る。
正規化発光波長標準偏差は、基板の表面積について正規化した発光波長標準偏差（σ）である。ある実施形態において、正規化発光波長標準偏差（ｎσ）は、約０．０６４１ｎｍ／ｃｍ２以下、約０．０５８８ｎｍ／ｃｍ２以下、約０．０５３９ｎｍ／ｃｍ２以下、約０．０４９０ｎｍ／ｃｍ２以下、約０．０４４１ｎｍ／ｃｍ２以下又は約０．０３９２ｎｍ／ｃｍ２以下になり得る。別の実施形態において、正規化発光波長標準偏差は少なくとも約１．４ｘ１０−５ｎｍ／ｃｍ２、少なくとも約１．６ｘ１０−５ｎｍ／ｃｍ２、少なくとも約２．０ｘ１０−５ｎｍ／ｃｍ２又は少なくとも約２．４ｘ１０−５ｎｍ／ｃｍ２になり得る。当然のことながら、正規化発光波長標準偏差は、上記の任意の最小値と最大値との間の範囲内になり得る。例えば、正規化発光波長標準偏差は、少なくとも約１．４ｘ１０−５ｎｍ／ｃｍ２〜約０．０６４１ｎｍ／ｃｍ２以下の範囲内、少なくとも約１．６ｘ１０−５ｎｍ／ｃｍ２〜約０．０５８８ｎｍ／ｃｍ２以下の範囲内、少なくとも約２．０ｘ１０−５ｎｍ／ｃｍ２〜約０．０５３９ｎｍ／ｃｍ２以下の範囲内又は少なくとも約２．４ｘ１０−５ｎｍ／ｃｍ２〜約０．０４９０ｎｍ／ｃｍ２以下の範囲内になり得る。
別の実施形態においては、電子構造体を、本明細書に記載されるように自立基板上のバッファ層の上面上に形成し得る。代替の実施形態において、電子構造体はバッファ層の上面の上に重なるエピタキシャル層上に形成される。電子構造体は光電子構造体、例えばＬＥＤ又はＬＤ又はマイクロ電子構造体、例えばトランジスタを含み得る。特定の実施形態において、光電子構造体は、本明細書に記載されるようにバッファ層を有する自立基板上に形成される複数の光電子デバイスを含み得る。ある実施形態において、バッファ層の上面上に形成する複数の光電子デバイスはバッファ層と直接接触し得る。
ある実施形態においては、複数の光電子デバイスを、本明細書に記載の基板の製造ロットの各基板上に形成し得る。さらなる実施形態においては、約４００〜５５０ｎｍの範囲内の波長で、製造ロットは約１．３ｎｍ以下、例えば約１．２ｎｍ以下、約１．１ｎｍ以下、約１ｎｍ以下、約０．９ｎｍ以下又は約０．８ｎｍ以下の発光標準偏差を有し得る。別の実施形態において、ロット発光波長標準偏差（σ）は、少なくとも約０．０１ｎｍ、少なくとも約０．０５ｎｍ、少なくとも約０．１ｎｍ、少なくとも約０．２ｎｍ、少なくとも約０．３ｎｍ又は少なくとも約０．５ｎｍになり得る。当然のことながら、ロット発光波長標準偏差（σ）は、少なくとも約０．０１ｎｍ〜約１．３ｎｍ以下の範囲内、少なくとも約０．０５ｎｍ〜少なくとも約１．２ｎｍの範囲内、少なくとも約０．１ｎｍ〜約１ｎｍ以下の範囲内又は少なくとも約０．２〜約０．９ｎｍ以下の範囲内になり得る。
別の実施形態において、複数の光電子デバイスが各基板上に形成された基板の製造ロットは、約４００〜５５０ｎｍの範囲内の波長で約０．０６４１ｎｍ／ｃｍ２以下、例えば約０．０５８８ｎｍ／ｃｍ２以下、約０．０５３９ｎｍ／ｃｍ２以下、約０．０４９０ｎｍ／ｃｍ２以下、約０．０４４１ｎｍ／ｃｍ２以下又は約０．０３９２ｎｍ／ｃｍ２以下の正規化ロット発光波長標準偏差を有し得る。さらに別の実施形態においては、少なくとも約７．９ｘ１０−７ｎｍ／ｃｍ２、少なくとも約１．２ｘ１０−６ｎｍ／ｃｍ２、少なくとも約２．２ｘ１０−６ｎｍ／ｃｍ２又は少なくとも約４．９ｘ１０−６ｎｍ／ｃｍ２である。当然のことながら、正規化ロット発光標準偏差は、上記の任意の最小値と最大値との間の範囲内になり得る。
数多くの異なる態様及び実施形態が可能である。これらの態様及び実施形態の幾つかについて本明細書で説明する。本明細書を読了後、当業者ならば、これらの態様及び実施形態が説明の便宜上のものに過ぎず、本発明の範囲を限定しないことがわかる。加えて、当業者ならばアナログ回路を含む幾つかの実施形態をデジタル回路を使用して実施できることがわかり、逆も同様である。実施形態は、下で挙げる項目のいずれか１つ以上にしたがったものになり得る。
項目１：ＩＩＩ−Ｖ族材料を含んでなり、上面を有し、上面と結晶基準面との間で規定されるオフカット角度（α）を含んでなり、１°以下のオフカット角度変動（２β）をさらに含んでなる基板。
項目２：ＩＩＩ−Ｖ族材料を含んでなり、上面を有し、上面と結晶基準面との間で規定されるオフカット角度（α）を含んでなり、オフカット角度変動（２β）をさらに含んでなる基板本体と、ＩＩＩ−Ｖ族材料を含んでなり且つ基板本体の上面に隣接するバッファ層とを含んでなり、バッファ層が約１．３μｍ以下の平均厚さを有する基板。
項目３：ＩＩＩ−Ｖ族材料を含んでなり、上面を有し、上面と結晶基準面との間で規定されるオフカット角度（α）を含んでなり、オフカット角度変動（２β）をさらに含んでなる基板本体と、ＩＩＩ−Ｖ族材料を含んでなり且つ基板本体の上面に隣接するバッファ層とを含んでなり、バッファ層が上面を有し、バッファ層及び基板本体がバッファ層の上面と結晶基準面との間で規定されるオフカット角度（α）を含んでなり、バッファ層及び基板本体が基板本体のオフカット角度変動（２β）より小さいオフカット角度変動（２β）をさらに含んでなる基板。
項目４：基板本体が仕上げ加工が施された基板本体である、項目２〜３のいずれか一項に記載の基板。
項目５：バッファ層の上面に隣接して配置された複数の光電子デバイスをさらに含んでなり、複数の光電子デバイスが１．３ｎｍ以下の平均発光波長標準偏差を有する、先行の項目のいずれか一項に記載の基板。
項目６：複数の光電子デバイスが１．２ｎｍ以下、１ｎｍ以下、０．９ｎｍ以下又はさらには０．８ｎｍ以下の平均発光波長標準偏差を有する、項目５に記載の基板。
項目７：複数の光電子デバイスが約１ｎｍ以下の平均発光波長標準偏差を有する、項目６に記載の基板。
項目８：基板本体及びバッファ層のオフカット角度（α）が約２°以下、約１．５°以下、約１°以下、約０．８°以下、約０．６°以下、約０．４°以下又は約０．２°以下である、先行の項目のいずれか一項に記載の基板。
項目９：基板本体及びバッファ層のオフカット角度（α）が少なくとも約０．１°、少なくとも約０．２°、少なくとも約０．３°又はさらには少なくとも約０．６°である、先行の項目のいずれか一項に記載の基板。
項目１０：基板本体及びバッファ層のオフカット角度変動（２β）が、約１°以下、約０．９５°以下、約０．９°以下、約０．８５°以下、約０．８°以下、約０．７５°以下、約０．７°以下、約０．６°以下、約０．４°以下、約０．２°以下、約０．１６°以下、約０．１４°以下又はさらには約０．１°以下、約０．０８°以下又はさらには約０．０６°以下である、先行の項目のいずれか一項に記載の基板。
項目１１：基板本体及びバッファ層のオフカット角度変動（２β）が少なくとも約０．００５°又は少なくとも約０．００８°である、先行の項目のいずれか一項に記載の基板。
項目１２：基板本体が窒素を含んでなる、先行の項目のいずれか一項に記載の基板。
項目１３：基板本体がガリウムを含んでなる、先行の項目のいずれか一項に記載の基板。
項目１４：基板本体が窒化ガリウムを含んでなる、先行の項目のいずれか一項に記載の基板。
項目１５：基板本体が本質的に窒化ガリウムから成る、項目１４に記載の基板。
項目１６：基板本体が約３ｍｍ以下、約２ｍｍ以下、約１ｍｍ以下、約８００ミクロン以下、約５００ミクロン以下、約４００ミクロン以下、約３００ミクロン以下、約２００ミクロン以下又は約１００ミクロン以下の平均厚さを含んでなる、先行の項目のいずれか一項に記載の基板。
項目１７：バッファ層が窒素を含んでなる、先行の項目のいずれか一項に記載の基板。
項目１８：バッファ層がガリウムを含んでなる、先行の項目のいずれか一項に記載の基板。
項目１９：バッファ層が窒化ガリウムを含んでなる、先行の項目のいずれか一項に記載の基板。
項目２０：バッファ層が本質的に窒化ガリウムから成る、先行の項目のいずれか一項に記載の基板。
項目２１：基板本体の上面がＧａＮ結晶のＧａ面を含んでなる、先行の項目のいずれか一項に記載の基板。
項目２２：バッファ層の上面がＧａＮ結晶のＧａ面を含んでなる、先行の項目のいずれか一項に記載の基板。
項目２３：結晶基準面が、a面、ｍ面、ｒ面、ｃ面及び半極性面から成る面の群から選択される面を含んでなる、先行の項目のいずれか一項に記載の基板。
項目２４：結晶基準面がｃ面である、項目２３に記載の基板。
項目２５：結晶基準面が、ａ面、ｒ面、ｍ面及びｃ面から成る面の群から選択される結晶面に向かって傾斜している、先行の項目のいずれか一項に記載の基板。
項目２６：基板本体及びバッファ層が、少なくとも約３ｍ、少なくとも約５ｍ、少なくとも約１０ｍ、少なくとも約５０ｍ、少なくとも約１００ｍ又はさらには少なくとも約２００ｍの半径曲率を規定している湾曲を含んでなる、先行の項目のいずれか一項に記載の基板。
項目２７：基板本体が、少なくとも約２インチ（５．１ｃｍ）、少なくとも約３インチ（７．６ｃｍ）、少なくとも約４インチ（１０ｃｍ）の直径を含んでなる、先行の項目のいずれか一項に記載の基板。
項目２８：バッファ層の上面が、約１ミクロン以下、約０．１ミクロン以下、約０．０５ミクロン以下、約０．００１ミクロン以下又はさらには約０．０００１ミクロン（０．１ｎｍ）以下の平均表面粗さを含んでなる、先行の項目のいずれか一項に記載の基板。
項目２９：基板本体の上面が、約１ｘ１０８ｃｍ−２以下、約５ｘ１０７ｃｍ−２以下、約１ｘ１０７ｃｍ−２以下、約５ｘ１０６ｃｍ−２以下又は約１ｘ１０６ｃｍ−２以下の欠陥密度を含んでなる、先行の項目のいずれか一項に記載の基板。
項目３０：少なくとも２０枚の基板を含んでなり、各基板がＩＩＩ−Ｖ族材料を含んでなり且つ上面を有し、基板本体が上面と結晶基準面との間で規定されるオフカット角度（α）を含んでなり、基板が約１°以下のオフカット角度変動（２β）をさらに含んでなる基板の製造ロット。
項目３１：少なくとも２０枚の基板を含んでなり、各基板がＩＩＩ−Ｖ族材料を含んでなり且つ上面を有し、基板本体が上面と結晶基準面との間で規定されるオフカット角度（α）を含んでなり、基板が約１°以下のオフカット角度変動（２β）をさらに含んでなる基板の製造ロット。
項目３２：各基板の基板本体及びバッファ層が窒素を含んでなる、項目３０〜３１のいずれか一項に記載の基板の製造ロット。
項目３３：各基板の基板本体及びバッファ層がガリウムを含んでなる、項目３０〜３２のいずれか一項に記載の基板の製造ロット。
項目３４：各基板の基板本体及びバッファ層が窒化ガリウムを含んでなる、項目３０〜３３のいずれか一項に記載の基板の製造ロット。
項目３５：各基板の基板本体及びバッファ層が、少なくとも約１．５ｍ、少なくとも約１．８ｍ、少なくとも約２ｍ、少なくとも約２．５ｍ、少なくとも約３ｍ、少なくとも約５ｍ、少なくとも約１０ｍ、少なくとも約５０ｍ、少なくとも約１００ｍ又はさらには少なくとも約２００ｍの曲率半径を規定する湾曲を含んでなる、項目３０〜３４のいずれか一項に記載の基板の製造ロット。
項目３６：各基板の基板本体及びバッファ層が、約３μｍ以下のＴＴＶを含んでなる、項目３０〜３５のいずれか一項に記載の基板の製造ロット。
項目３７：各基板の基板本体が、少なくとも約２インチ（５．１ｃｍ）、少なくとも約３インチ（７．６ｃｍ）、少なくとも約４インチ（１０ｃｍ）の直径を含んでなる、項目３０〜３６のいずれか一項に記載の基板の製造ロット。
項目３８：オフカット角度変動（２β）が、約１°以下、約０．９５°以下、約０．９°以下、約０．８５°以下、約０．８°以下、約０．７５°以下、約０．７°以下、約０．６°以下、約０．４°以下、約０．１６°以下、約０．１４°以下又はさらには約０．１°以下、約０．０８°以下又はさらには約０．０６°以下である、項目３０〜３７のいずれか一項に記載の基板の製造ロット。
項目３９：オフカット角度変動（２β）が少なくとも約０．００５°又は少なくとも約０．００８°である、項目３０〜３８のいずれか一項に記載の基板の製造ロット。
項目４０：オフカット角度（α）が、約２°以下、約１．５°以下、約１°以下、約０．８°以下又は約０．６°以下である、項目３０〜３９のいずれか一項に記載の基板の製造ロット。
項目４１：オフカット角度（α）が、少なくとも約０．１°、少なくとも約０．２°、少なくとも約０．３°又はさらには少なくとも約０．６°である、項目３０〜４０のいずれか一項に記載の基板の製造ロット。
項目４２：約０．０５°以下、約０．０３°以下、約０．０２°以下、約０．０１°以下、約０．００５°以下又は約０．００１°以下であり少なくとも約０．０００１°又は少なくとも約０．０００５°であるオフカット角度のロット標準偏差（ＳＴα）を含んでなる、項目３０〜４１のいずれか一項に記載の基板の製造ロット。
項目４３：約１°以下、約０．９５°以下、約０．９°以下、約０．８５°以下、約０．８°以下、約０．７５°以下、約０．７°以下、約０．６°以下、約０．４°以下、約０．１°以下、約０．０９°以下、約０．０５°以下、約０．０３°以下、約０．０１°以下、約０．００８°以下、約０．００５°以下又は約０．００１°以下であり少なくとも約０．０００１°又は少なくとも約０．０００５°である、全基板間のオフカット角度変動の標準偏差（ＳＴ２β）を含んでなる、項目３０〜４２のいずれか一項に記載の基板の製造ロット。
項目４４：ＩＩＩ−Ｖ族材料を含んでなり且つ上面を有する基板上に形成された複数の光電子デバイスを含んでなり、基板が上面と結晶基準面との間で規定されるオフカット角度（α）を含んでなり、基板がオフカット角度変動（２β）をさらに含んでなり、複数の光電子構造体が１．３ｎｍ以下の平均光波長標準偏差を有する光電子構造体。
項目４５：複数の光電子デバイスが、１．３ｎｍ以下、１．２ｎｍ以下、１ｎｍ以下、０．９ｎｍ以下又はさらには０．８ｎｍ以下の平均発光波長標準偏差を有する、項目４４に記載の光電子構造体。
項目４６：ＩＩＩ−Ｖ族材料を含んでなり且つ台地部及び蹴込み部が配置された上面とこの上面の反対側にある裏面とを有する基板本体を用意し、基板本体の上面に少なくとも１つの仕上げ作業を施し、ＩＩＩ−Ｖ族材料を含んでなり且つ上面と基板本体に隣接した裏面とを有するバッファ層を基板本体の上面上に形成することを含んでなり、バッファ層の上面の台地部及び蹴込み部が基板本体の上面より均一に配置されている基板の形成方法。
項目４７：バッファ層の形成後、基板本体が、上面と結晶基準面との間で規定されるオフカット角度を含んでなる、項目４６のいずれか一項に記載の方法。
項目４８：バッファ層の形成後、オフカット角度（α）が約２°以下、約１．５°以下、約１°以下、約０．８°以下又は約０．６°以下である、任意の項目４７に記載の方法。
項目４９：バッファ層の形成後、基板が、約１°以下、約０．８°以下、約０．６°以下、約０．５°以下、約０．４°以下、約０．３°以下、約０．２°以下、約０．１６°以下、約０．１４°以下又はさらには約０．１°以下、約０．０８°以下又はさらには約０．０６°以下のオフカット角度変動（２β）を含んでなる、項目４６〜４８のいずれか一項に記載の方法。
項目５０：基板本体をＩＩＩ−Ｖ族材料のエピタキシャル成長を通じて形成することをさらに含んでなる、項目４６〜４９のいずれか一項に記載の方法。
項目５１：基板本体の形成が、基板上でのＩＩＩ−Ｖ族材料のヘテロエピタキシャル成長を含む、項目５０に記載の方法。
項目５２：バッファ層をエピタキシャル堆積により形成する、先行の項目のいずれか一項に記載の方法。
項目５３：バッファ層をＭＯＣＶＤ法により形成する、先行の項目のいずれか一項に記載の方法。
項目５４：バッファ層を２Ｄ成長モードで形成する、先行の項目のいずれか一項に記載の方法。
項目５５：ＩＩＩ−Ｖ族材料を含んでなり且つ上面を有する基板本体と、ＩＩＩ−Ｖ族材料を含んでなり且つ基板本体の上面に隣接しているバッファ層とを含んでなり、バッファ層が少なくとも約０．０１μｍ〜約１．３μｍ以下の範囲内の平均厚さを有する基板。
項目５６：バッファ層が、約１．２μｍ以下、約１．１μｍ以下、約１．０μｍ以下、約０．９μｍ以下、約０．８μｍ以下、約０．７μｍ以下、約０．６μｍ以下、約０．５μｍ以下、約０．４μｍ以下又は約０．３μｍ以下の平均厚さを有する、項目５５に記載の基板。
項目５７：バッファ層が、少なくとも約０．０２μｍ、少なくとも約０．０４μｍ、少なくとも約０．０８μｍ、少なくとも約０．１μｍ、少なくとも約０．２μｍ又は少なくとも約０．３μｍの平均厚さを有する、項目５５に記載の基板。
項目５８：バッファ層が、少なくとも約０．０２μｍ〜約１．２μｍ以下の範囲内、少なくとも約０．０４μｍ〜約１．１μｍ以下の範囲内、少なくとも約０．０８μｍ〜約１．０μｍ以下の範囲内又は少なくとも約０．１μｍ〜約０．８μｍ以下の範囲内の平均厚さを有する、項目５５に記載の基板。
項目５９：バッファ層が基板本体と直接接触している、項目５５に記載の基板。
項目６０：基板本体が窒素を含んでなる、項目５５に記載の基板。
項目６１：基板本体がガリウムを含んでなる、項目５５に記載の基板。
項目６２：基板本体が窒化ガリウムを含んでなる、項目５５に記載の基板。
項目６３：バッファ層が窒化ガリウムを含んでなる、項目５５に記載の基板。
項目６４：バッファ層が本質的に窒化ガリウムから成る、項目５５に記載の基板。
項目６５：上面を有するＩＩＩ−Ｖ族材料を含んでなる基板と、基板の上面の上に重なる複数の光電子デバイスとを含んでなり、基板の上面の上に重なる複数の光電子デバイスが、約４００〜約５５０ｎｍの範囲内の波長で約０．０６４１ｎｍ／ｃｍ２以下の正規化発光波長標準偏差（ｎσ）を有する基板構造体。
項目６６：ｎσが基板の表面積について正規化した発光波長標準偏差であり、基板が少なくとも約２インチ（５．１ｃｍ）の直径を有する、項目６５に記載の基板構造体。
項目６７：基板が、少なくとも約２インチ（５．１ｃｍ）、少なくとも約３インチ（７．６ｃｍ）、少なくとも約４インチ（１０ｃｍ）、少なくとも約５インチ（１２．７ｃｍ）又は少なくとも約６インチ（１５ｃｍ）の直径を有する、項目６５に記載の基板。
項目６８：基板が、約１２インチ（約３０．５ｃｍ）以下、約１１インチ（約２７．９ｃｍ）以下、約１０インチ（約２５．４ｃｍ）以下又は約９インチ（約２２．９ｃｍ）以下の直径を有する、項目６５に記載の基板。
項目６９：基板が、少なくとも約２インチ（約５．１ｃｍ）〜約１２インチ（約３０．５ｃｍ）以下の範囲内、少なくとも約３インチ（約７．６ｃｍ）〜約１１インチ（約２７．９ｃｍ）以下の範囲内、少なくとも約４インチ（約１０ｃｍ）〜約１０インチ（約２５．４ｃｍ）以下の範囲内又は少なくとも約５インチ（１２．７ｃｍ）〜９インチ（約２２．９ｃｍ）以下の範囲内の直径を有する、項目６５に記載の基板。
項目７０：基板が、少なくとも約２０．２ｃｍ２、少なくとも約４５．４ｃｍ２、少なくとも約７８．５ｃｍ２、少なくとも約１２６．７ｃｍ２又は少なくとも約１７６．６ｃｍ２の表面積を有する、項目６５に記載の基板。
項目７１：基板が、約７３０．６ｃｍ２以下、約６１５．８ｃｍ２以下、約５０６．７ｃｍ２以下、約４１５．５ｃｍ２以下の表面積を有する、項目６５に記載の基板。
項目７２：基板が、少なくとも約２０．２ｃｍ２〜約７３０．６ｃｍ２以下の範囲内、少なくとも約４５．４ｃｍ２〜約６１５．８ｃｍ２以下の範囲内、少なくとも約７８．５ｃｍ２〜５０６．７ｃｍ２以下の範囲内又は少なくとも約１７６．６ｃｍ２〜約４１５．５ｃｍ２以下の範囲内の表面積を有する、項目６５に記載の基板。
項目７３：発光波長標準偏差が、約１．３ｎｍ以下、約１．２ｎｍ以下、約１．１ｎｍ以下、約１ｎｍ以下、約０．９ｎｍ以下又は約０．８ｎｍ以下である、項目６５に記載の基板。
項目７４：発光波長標準偏差（σ）が少なくとも約０．０１ｎｍ、少なくとも約０．０５ｎｍ、少なくとも約０．１ｎｍ、少なくとも約０．２ｎｍ、少なくとも約０．３ｎｍ又は少なくとも約０．５ｎｍである、項目６５に記載の基板。
項目７５：発光波長標準偏差（σ）が、少なくとも約０．０１ｎｍ〜約１．３ｎｍ以下の範囲内、少なくとも約０．０５ｎｍ〜少なくとも約１．２ｎｍの範囲内、少なくとも約０．１ｎｍ〜約１ｎｍ以下の範囲内又は少なくとも約０．２〜約０．９ｎｍ以下の範囲内である、項目６５に記載の基板。
項目７６：ｎσが約０．０５８８ｎｍ／ｃｍ２以下、約０．０５３９ｎｍ／ｃｍ２以下、約０．０４９０ｎｍ／ｃｍ２以下、約０．０４４１ｎｍ／ｃｍ２以下又は約０．０３９２ｎｍ／ｃｍ２以下である、項目６５に記載の基板。
項目７７：ｎσが少なくとも約１．４ｘ１０−５ｎｍ／ｃｍ２、少なくとも約１．６ｘ１０−５ｎｍ／ｃｍ２、少なくとも約２．０ｘ１０−５ｎｍ／ｃｍ２又は少なくとも約２．４ｘ１０−５ｎｍ／ｃｍ２である、項目６５に記載の基板。
項目７８：ｎσが、少なくとも約１．４ｘ１０−５ｎｍ／ｃｍ２〜約０．０６４１ｎｍ／ｃｍ２以下の範囲内、少なくとも約１．６ｘ１０−５ｎｍ／ｃｍ２〜約０．０５８８ｎｍ／ｃｍ２以下の範囲内、少なくとも約２．０ｘ１０−５ｎｍ／ｃｍ２〜約０．０５３９ｎｍ／ｃｍ２以下の範囲内又は少なくとも約２．４ｘ１０−５ｎｍ／ｃｍ２〜約０．０４９０ｎｍ／ｃｍ２以下の範囲内である、項目６５に記載の基板。
項目７９：ＩＩＩ−Ｖ族材料の上面に隣接したバッファ層を含んでなり、バッファ層が少なくとも約０．０１μｍ〜約１．３μｍ以下の範囲内の平均厚さを有する、項目６５に記載の基板。
項目８０：基板が窒素を含んでなる、項目６５に記載の基板。
項目８１：基板がガリウムを含んでなる、項目６５に記載の基板。
項目８２：バッファ層が窒化ガリウムを含んでなる、項目７９に記載の基板。
項目８３：バッファ層が本質的に窒化ガリウムから成る、項目７９に記載の基板。
項目８４：バッファ層が、少なくとも約０．０２μｍ〜約１．２μｍ以下の範囲内、少なくとも約０．０４μｍ〜約１．１μｍ以下の範囲内、少なくとも約０．０８μｍ〜約１．０μｍ以下の範囲内、少なくとも約０．１μｍ〜約０．８μｍ以下の範囲内又は少なくとも約０．２〜約０．５μｍ以下の範囲内の厚さを有する、項目７９に記載の基板。
項目８５：複数の光電子デバイスがＩＩＩ−Ｖ族材料を含んでなる、項目６５に記載の基板。
項目８６：複数の光電子デバイスが合金を含んでなる、項目６５に記載の基板。
項目８７：複数の光電子デバイスが、ＩｎｘＧａ１−ｘＮ、０＜ｘ＜１を含んでなる、項目６５に記載の基板。
項目８８：ＩＩＩ−Ｖ族材料を含んでなり且つ上面を有する基板本体と、ＩＩＩ−Ｖ族材料を含んでなり、基板本体の上面の上に重なり、少なくとも約０．０１μｍ〜約１．３μｍ以下の範囲内の平均厚さを有するバッファ層とを含んでなり、バッファ層の上に重なり且つ約４２０〜約５００ｎｍの範囲内の波長で約０．０６４１ｎｍ／ｃｍ２以下の正規化発光波長標準偏差（ｎσ）を有する複数の光電子デバイスを形成するための表面を提供するように構成される基板。
項目８９：バッファ層が、少なくとも約０．０２μｍ〜約１．２μｍ以下の範囲内、少なくとも約０．０４μｍ〜約１．１μｍ以下の範囲内、少なくとも約０．０８μｍ〜約１．０μｍ以下の範囲内、少なくとも約０．１μｍ〜約０．８μｍ以下の範囲内又は少なくとも約０．２〜約０．５μｍ以下の範囲内の厚さを有する、項目８８に記載の基板。
項目９０：ｎσが基板の表面積について正規化した発光波長標準偏差であり、少なくとも約２インチ（５．１ｃｍ）の直径を有する、項目８８に記載の基板。
項目９１：発光波長標準偏差が、約１．３ｎｍ以下、約１．２ｎｍ以下、約１．１以下、約１ｎｍ以下、約０．９ｎｍ以下又は約０．８ｎｍ以下である、項目９０に記載の基板。
項目９２：発光波長標準偏差が、少なくとも約０．０１ｎｍ、少なくとも約０．０５ｎｍ、少なくとも約０．１ｎｍ、少なくとも約０．２ｎｍ、少なくとも約０．３ｎｍ又は少なくとも約０．５ｎｍである、項目９０に記載の基板。
項目９３：発光波長標準偏差が、少なくとも約０．０１ｎｍ〜約１．３ｎｍ以下の範囲内、少なくとも約０．０５ｎｍ〜約１．２ｎｍ以下の範囲内、少なくとも約０．１ｎｍ〜約１．１ｎｍ以下の範囲内又は少なくとも０．２ｎｍ〜約１ｎｍ以下の範囲内である、項目９０に記載の基板。
項目９４：ｎσが、約０．０５８８ｎｍ／ｃｍ２以下、約０．０５３９ｎｍ／ｃｍ２以下、約０．０４９０ｎｍ／ｃｍ２以下、約０．０４４１ｎｍ／ｃｍ２以下又は約０．０３９２ｎｍ／ｃｍ２以下である、項目９０に記載の基板。
項目９５：ｎσが、少なくとも約１．４ｘ１０−５ｎｍ／ｃｍ２、少なくとも約１．６ｘ１０−５ｎｍ／ｃｍ２、少なくとも約２．０ｘ１０−５ｎｍ／ｃｍ２又は少なくとも約２．４ｘ１０−５ｎｍ／ｃｍ２である、項目９０に記載の基板。
項目９６：ｎσが、少なくとも約１．４ｘ１０−５ｎｍ／ｃｍ２〜約０．０６４１ｎｍ／ｃｍ２以下の範囲内、少なくとも約１．６ｘ１０−５ｎｍ／ｃｍ２〜約０．０５８８ｎｍ／ｃｍ２以下の範囲内、少なくとも約２．０ｘ１０−５ｎｍ／ｃｍ２〜約０．０５３９ｎｍ／ｃｍ２以下の範囲内又は少なくとも約２．４ｘ１０−５ｎｍ／ｃｍ２〜約０．０４９０ｎｍ／ｃｍ２以下の範囲内である、項目９０に記載の基板。
項目９７：基板本体が窒素を含んでなる、項目８８に記載の基板。
項目９８：基板本体がガリウムを含んでなる、項目８８に記載の基板。
項目９９：バッファ層が窒化ガリウムを含んでなる、項目８８に記載の基板。
項目１００：バッファ層が本質的に窒化ガリウムから成る、項目８８に記載の基板。
項目１０１：複数の光電子デバイスがＩＩＩ−Ｖ族材料を含んでなる、項目８８に記載の基板。
項目１０２：複数の光電子デバイスが合金を含んでなる、項目８８に記載の基板。
項目１０３：複数の光電子デバイスがＩｎｘＧａ１−ｘＮ、０＜ｘ＜１を含んでなる、項目８８に記載の基板。
項目１０４：少なくとも約１０個の基板構造体を含んでなり、各基板構造体が基板と、基板の上に配置され且つ約４２０〜約５００ｎｍの波長で約０．０６４１ｎｍ／ｃｍ２以下の正規化ロット発光波長標準偏差を有する複数の光電子デバイスとを含む、基板構造体の製造ロット。
項目１０５：各基板がＩＩＩ−Ｖ族材料を含み且つ上面を有する基板本体と、基板本体の上面の上に重なるバッファ層とを含んでなり、少なくとも約０．０１μｍ〜約１．３μｍ以下の範囲内の平均ロットバッファ層厚さを有する、項目１０５に記載の製造ロット。
項目１０６：バッファ層の平均ロット厚さが、少なくとも約０．０２μｍ〜約１．２μｍ以下の範囲内、少なくとも約０．０５μｍ〜約１．１μｍ以下の範囲内、少なくとも約０．０８μｍ〜約１．０μｍ以下の範囲内、少なくとも約０．１μｍ〜約０．８μｍ以下の範囲内又は少なくとも約０．２〜約０．５μｍ以下の範囲内である、項目１０５に記載の製造ロット。
項目１０７：少なくとも約２インチ（５．１ｃｍ）、少なくとも約３インチ（７．６ｃｍ）、少なくとも約４インチ（１０ｃｍ）、少なくとも約５インチ（１２．７ｃｍ）又は少なくとも約６インチ（１５ｃｍ）の基板の平均ロット直径を有する、項目１０４に記載の製造ロット。
項目１０８：約１２インチ（約３０．５ｃｍ）以下、約１１インチ（約２７．９ｃｍ）以下、約１０インチ（約２５．４ｃｍ）以下又は約９インチ（約２２．９ｃｍ）以下の基板の平均ロット直径を有する、項目１０４に記載の製造ロット。
項目１０９：少なくとも約２インチ（約５．１ｃｍ）〜約１２インチ（約３０．５ｃｍ）以下の範囲内、少なくとも約３インチ（約７．６ｃｍ）〜約１１インチ（約２７．９ｃｍ）以下の範囲内、少なくとも約４インチ（約１０ｃｍ）〜約１０インチ（約２５．４ｃｍ）以下の範囲内又は少なくとも約５インチ（約１２．７ｃｍ）〜９インチ（約２２．９ｃｍ）以下の範囲内の基板の平均ロット直径を有する、項１０４に記載の製造ロット。
項目１１０：少なくとも約２０．２ｃｍ２、少なくとも約４５．４ｃｍ２、少なくとも約７８．５ｃｍ２、少なくとも約１２６．７ｃｍ２又は少なくとも約１７６．６ｃｍ２の平均表面積を有する、項目１０４に記載の製造ロット。
項目１１１：約７３０．６ｃｍ２以下、約６１５．８ｃｍ２以下、約５０６．７ｃｍ２以下、約４１５．５ｃｍ２以下の基板の平均ロット表面積を有する、項目１０４に記載の製造ロット。
項目１１２：少なくとも約２０．２ｃｍ２〜約７３０．６ｃｍ２以下の範囲内、少なくとも約４５．４ｃｍ２〜約６１５．８ｃｍ２以下の範囲内、少なくとも約７８．５ｃｍ２〜５０６．７ｃｍ２以下の範囲内又は少なくとも約１７６．６ｃｍ２〜約４１５．５ｃｍ２以下の範囲内の基板の平均表面積を有する、項目１０４に記載の製造ロット。
項目１１３：正規化発光波長標準偏差（ｎσ）が平均ロット表面積について正規化したロット発光波長標準偏差であり、少なくとも２インチ（５．１ｃｍ）の基板の平均ロット直径を有する、項目１０４に記載の製造ロット。
項目１１４：ロット発光波長標準偏差が約１．３ｎｍ以下、約１．２ｎｍ以下、約１ｎｍ以下、約０．９ｎｍ以下又は約０．８ｎｍ以下である、項目１１３に記載の製造ロット。
項目１１５：ロット発光波長標準偏差が少なくとも約０．０１ｎｍ、少なくとも約０．０５ｎｍ、少なくとも約０．１ｎｍ、少なくとも約０．２ｎｍ、少なくとも約０．３ｎｍ又は少なくとも約０．５ｎｍである、項目１１３に記載の製造ロット。
項目１１６：ロット発光波長標準偏差が、少なくとも約０．０１ｎｍ〜約１．３ｎｍ以下の範囲内、少なくとも約０．０５ｎｍ〜約１．２ｎｍ以下の範囲内、少なくとも約０．１ｎｍ〜約１ｎｍ以下の範囲内又は少なくとも０．２ｎｍ〜約０．９ｎｍ以下の範囲内である、項目１１３に記載の製造ロット。
項目１１７：ｎσが約０．０５８８ｎｍ／ｃｍ２以下、約０．０５３９ｎｍ／ｃｍ２以下、約０．０４９０ｎｍ／ｃｍ２以下、約０．０４４１ｎｍ／ｃｍ２以下又は約０．０３９２ｎｍ／ｃｍ２以下である、項目１１３に記載の製造ロット。
項目１１８：ｎσが少なくとも約１．４ｘ１０−５ｎｍ／ｃｍ２、少なくとも約１．６ｘ１０−５ｎｍ／ｃｍ２、少なくとも約２．０ｘ１０−５ｎｍ／ｃｍ２又は少なくとも約２．４ｘ１０−５ｎｍ／ｃｍ２である、項目１１３に記載の製造ロット。
項目１１９：ｎσが、少なくとも約１．４ｘ１０−５ｎｍ／ｃｍ２〜約０．０６４１ｎｍ／ｃｍ２以下の範囲内、少なくとも約１．６ｘ１０−５ｎｍ／ｃｍ２〜約０．０５８８ｎｍ／ｃｍ２以下の範囲内、少なくとも約２．０ｘ１０−５ｎｍ／ｃｍ２〜約０．０５３９ｎｍ／ｃｍ２以下の範囲内又は少なくとも約２．４ｘ１０−５ｎｍ／ｃｍ２〜約０．０４９０ｎｍ／ｃｍ２以下の範囲内である、請求項１１３に記載の製造ロット。
項目１２０：各基板本体が窒素を含んでなる、項目１０５に記載の製造ロット。
項目１２１：各基板本体がガリウムを含んでなる、項目１０５に記載の製造ロット。
項目１２２：各基板本体が窒化ガリウムを含んでなる、項目１０５に記載の製造ロット。
項目１２３：各バッファ層が窒化ガリウムを含んでなる、項目１０５に記載の製造ロット。
項目１２４：各バッファ層が本質的に窒化ガリウムから成る、項目１０５に記載の製造ロット。
項目１２５：ＩＩＩ−Ｖ族材料を含んでなる基板本体を用意し、ＩＩＩ−Ｖ族材料を含んでなるバッファ層を基板本体の上面上に形成することを含んでなり、バッファ層が上面及び少なくとも約０．０１μｍ〜約１．３μｍ以下の範囲内の厚さを有する、基板の形成方法。
項目１２６：バッファ層の形成が、約１．２μｍ以下、約１．１μｍ以下、約１．０μｍ以下、約０．９μｍ以下、約０．８μｍ以下、約０．７μｍ以下、約０．６μｍ以下又は約０．５μｍ以下の厚さを有するバッファ層を形成することを含む、項目１２５に記載の方法。
項目１２７：バッファ層の形成が、少なくとも約０．０２μｍ、少なくとも約０．０４μｍ、少なくとも約０．０８μｍ、少なくとも約０．１μｍ又は少なくとも約０．２μｍの厚さを有するバッファ層を形成することを含む、項目１２５に記載の方法。
項目１２８：バッファ層の形成が、少なくとも約０．０２μｍ〜約１．２μｍ以下の範囲内、少なくとも約０．０４μｍ〜約１．１μｍ以下の範囲内、少なくとも約０．０８μｍ〜約１．０μｍ以下の範囲内、少なくとも約０．１μｍ〜約０．８μｍ以下の範囲内又は少なくとも約０．２μｍ〜約０．５μｍ以下の範囲内の厚さを有するバッファ層を形成することを含む、項目１２５に記載の方法。
項目１２９：複数の光電子デバイスをバッファ層の上面上に形成することをさらに含んでなり、複数の光電子デバイスが、約４２０〜約５００ｎｍの範囲内の波長で約０．０６４１ｎｍ／ｃｍ２以下の正規化発光波長標準偏差（ｎσ）を有し、ｎσが基板の表面積について正規化した発光波長標準偏差であり、基板が少なくとも約２インチ（５．１ｃｍ）の直径を有する、項目１２５に記載の方法。
項目１３０：複数の光電子デバイスが、約１．３ｎｍ以下、約１．２ｎｍ以下、約１．１ｎｍ以下、約１．０ｎｍ以下又は約０．８ｎｍ以下の発光波長標準偏差を有する、項目１２９に記載の方法。
項目１３１：複数の光電子デバイスが、少なくとも０．０１ｎｍ、少なくとも０．０５ｎｍ、少なくとも０．１ｎｍ、少なくとも０．２ｎｍ、少なくとも０．３ｎｍ又は少なくとも０．５ｎｍの発光波長標準偏差を有する、項目１２９に記載の方法。
項目１３２：発光波長標準偏差が、０．０１〜１．３ｎｍの範囲内、０．０５〜１．２ｎｍの範囲内、０．１〜１．４の範囲内又は０．２〜０．９ｎｍの範囲内である、項目１２９に記載の方法。
項目１３３：基板本体が窒素を含んでなる、項目１２９に記載の方法。
項目１３４：基板本体がガリウムを含んでなる、項目１２９に記載の方法。
項目１３５：バッファ層が窒化ガリウムを含んでなる、項目１２９に記載の方法。
項目１３６：バッファ層が本質的に窒化ガリウムから成る、項目１２９に記載の方法。
項目１３７：複数の光電子デバイスがＩＩＩ−Ｖ族材料を含んでなる、項目１２９に記載の方法。
項目１３８：複数の光電子デバイスが合金を含んでなる、項目１２９に記載の方法。
項目１３９：複数の光電子デバイスがＩｎｘＧａ１−ｘＮ、０＜ｘ＜１を含んでなる、項目１２９に記載の方法。
本明細書に記載の改良点の説明に役立つように以下の実施例を挙げる。
ＬＥＤサンプル２〜１５を、ＧａＮ基板２〜１５上に作製した。各基板は約２インチの直径を有する。ＬＥＤサンプルは同じ構造を有し、また同じ条件下で作製、試験したが、基板の厚さ（３００ｎｍ、４００ｎｍ）、ＧａＮバッファ層厚さ、ＧａＮ基板結晶曲率半径及び基板全体でのオフカット変動は異なった。
結晶曲率半径及びオフカット変動範囲はＸ線分析により求めた。サファイア基板であるサンプル１を比較のために用意する。様々な特性の測定を本明細書の記載通りに行う。
本明細書に記載の実施形態は、最新技術からの逸脱を示している。ある種のバルクＧａＮ基板が形成されてきてはいるものの、そういった工程では、典型的には、仕上げ作業後に自立ＧａＮ基板上にバッファ層を形成しない。さらに、基板直径全体でのオフカット角度変動に対する効果的な取り組みが行われたことはない。本願では、特定のパラメータを有するバッファ薄層の形成を含め、特定の組み合わせの特徴を用いて半導体基板を形成する特定の工程を開示する。本発明の形成工程は、オフカット角度、オフカット角度変動、湾曲、結晶湾曲、ＴＴＶ、厚さ、直径、表面粗さ、結晶配向、発光波長標準偏差及びこれらの組み合わせを含めた、ただしこれらに限定するものではない特定の組み合わせの特徴を備えた基板本体を有する自立ＩＩＩ−Ｖ族基板の製造を容易にする。さらに、自立基板上でのバッファ薄層の形成は、オフカット角度、オフカット角度変動、湾曲及び結晶湾曲を含めた基板のパラメータを必ずしも変化させない。さらに、本明細書で開示の自立基板上に形成される光電子デバイスは、自立基板全体にわたってより良好な光波長標準偏差を有し得る。さらに、本明細書に記載の実施形態の工程が、改善された寸法特性及び結晶特性を有する基板の製造ロットの形成に役立つことが証明されている。完全に理解しているわけでも、特定の理論に結び付けようとするものでもないが、バッファ層の厚さを制御することが上に重なる層及び／又はデバイスの様相に影響を与え、また著しくも全く予想外に、より高い性能を有するデバイスの形成を促進すると判明している。これまでの記載において、特定の実施形態及び特定の構成要素の接続への言及は説明の便宜上にすぎない。当然のことながら、構成要素が結合又は接続されていると言う場合、本明細書で論じた通りに本方法を行うとわかるように、それらの構成要素が直接接続される又は１つ以上の介在構成要素を介して間接的に接続されると開示するものとする。したがって、これまで開示してきた主題は説明の便宜上のものに過ぎないと見なされ、制限を課すものではなく、添付の請求項は本発明の真の範囲内に含まれる全ての変更、強化及び他の実施形態をカバーするものとする。したがって、法が認める最大限の範囲まで、本発明の範囲は、後出の請求項及びその均等物の認め得る最も広い解釈により決定され、上記の詳細な説明により制限又は限定されない。
本開示の要約書を特許法にしたがって作成し、請求項の範囲又は意味を解釈又は限定するためには用いられないとの理解の下に提出する。加えて、上記の「発明を実施するための形態」においては、開示を簡素化することを目的として様々な特徴をグループにまとめたり単一の実施形態として記載したりする場合がある。本開示は、クレームの実施形態が各請求項で明確に挙げられているより多くの特徴を必要とするという意図を反映するとは解釈されない。むしろ、後出の請求項が反映するように、本発明の主題は、開示の任意の実施形態の全ての特徴を備えていないものを対象とし得る。したがって、後出の請求項は、「発明を実施するための形態」に組み込まれ、各請求項は別々にクレームされた主題を各自で定義している。

Claims (12)

  1. 基板構造体において、
    上面を有するＩＩＩ−Ｖ族材料を含んでなる基板本体であって、台地部と蹴込み部とが配置された前記上面を有する基板本体と、
    前記基板本体の上面に隣接し、ＩＩＩ−Ｖ族材料を含んでなり、少なくとも０．１μｍから０．８μｍ以下の範囲内の平均厚さを有するバッファ層であって、該バッファ層の上面の台地部と蹴込み部が前記基板本体の前記上面よりも均一に配置されてなるバッファ層とを有する基板と、
    前記基板の前記バッファ層上に配置された複数の光電子デバイスとを含んでなり、
    前記複数の光電子デバイスが、前記基板の表面積について正規化した発光波長標準偏差として定義される正規化発光波長標準偏差（ｎσ）であって、４００〜５５０ｎｍの範囲内の波長で０．０６４１ｎｍ／ｃｍ２以下の正規化発光波長標準偏差（ｎσ）を有することを特徴とする、基板構造体。
  2. 前記基板が少なくとも２インチ（５．１ｃｍ）の直径を有する、請求項１に記載の基板構造体。
  3. 発光波長標準偏差（σ）が１．３ｎｍ以下である、請求項２に記載の基板構造体。
  4. 前記基板が、少なくとも２０．２ｃｍ２から７３０．６ｃｍ２以下の範囲内の表面積を有する、請求項１に記載の基板構造体。
  5. 前記バッファ層が少なくとも０．２μｍから０．７μｍ以下の範囲内の平均厚さを有する、請求項１に記載の基板構造体。
  6. 前記基板が前記上面と結晶基準面との間で規定されるオフカット角度（α）及び１°以下のオフカット角度変動（２β）を含んでなる、請求項１に記載の基板構造体。
  7. 前記複数の光電子デバイスが、ＩｎｘＧａ１−ｘＮ、０＜ｘ＜１を含んでなる、請求項１に記載の基板構造体。
  8. 前記複数の光電子デバイスが、ＩＩＩ−Ｖ族材料を含んでなる、請求項１に記載の基板構造体。
  9. 前記基板本体が窒化ガリウムを含んでなる、請求項１に記載の基板構造体。
  10. 前記バッファ層が窒化ガリウムを含んでなる、請求項１に記載の基板構造体。
  11. 前記バッファ層が窒化ガリウムからなる、請求項１に記載の基板構造体。
  12. ４００〜５５０ｎｍの範囲内の波長で、０．０５８８ｎｍ／ｃｍ ２ 以下の正規化発光波長標準偏差（ｎσ）を有する、請求項１に記載の基板構造体。
JP2015550155A 2012-12-31 2013-12-31 バッファ薄層を伴うｉｉｉ−ｖ族基板材料及び製造方法 Active JP6636330B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261747693P 2012-12-31 2012-12-31
US61/747,693 2012-12-31
PCT/IB2013/002983 WO2014102601A1 (en) 2012-12-31 2013-12-31 Group iii-v substrate material with thin buffer layer and methods of making

Publications (2)

Publication Number Publication Date
JP2016510296A JP2016510296A (ja) 2016-04-07
JP6636330B2 true JP6636330B2 (ja) 2020-01-29

Family

ID=50549351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015550155A Active JP6636330B2 (ja) 2012-12-31 2013-12-31 バッファ薄層を伴うｉｉｉ−ｖ族基板材料及び製造方法

Country Status (7)

Country Link
US (1) US9130120B2 (ja)
EP (1) EP2939259A1 (ja)
JP (1) JP6636330B2 (ja)
KR (1) KR102044056B1 (ja)
CN (1) CN104903993B (ja)
TW (1) TWI529964B (ja)
WO (1) WO2014102601A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014057748A1 (ja) * 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
JP6995304B2 (ja) * 2016-12-06 2022-01-14 株式会社サイオクス 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス
CN106711023A (zh) * 2016-12-29 2017-05-24 苏州纳维科技有限公司 Iii族氮化物衬底及其制备方法
JP6394832B1 (ja) * 2017-11-17 2018-09-26 三菱電機株式会社 半導体レーザ装置
US10903074B2 (en) * 2018-03-02 2021-01-26 Sciocs Company Limited GaN laminate and method of manufacturing the same
CN111719136A (zh) * 2019-03-21 2020-09-29 中微半导体设备(上海)股份有限公司 一种用于mocvd的基片以及在基片上生长缓冲层的方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902616B1 (en) 1995-07-19 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for producing semiconductor device
KR100227924B1 (ko) 1995-07-28 1999-11-01 가이데 히사오 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치
JPH09270400A (ja) 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP3620554B2 (ja) 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
US6442975B1 (en) 1996-12-26 2002-09-03 Hoya Corporation Method of manufacturing thin-plate glass article, method of manufacturing glass substrate for information recording medium, and method of manufacturing magnetic recording medium
TW417315B (en) 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
DE19905737C2 (de) 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6447604B1 (en) 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6489636B1 (en) 2001-03-29 2002-12-03 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
KR101284932B1 (ko) * 2002-12-27 2013-07-10 제너럴 일렉트릭 캄파니 갈륨 나이트라이드 결정, 호모에피택셜 갈륨 나이트라이드계 디바이스 및 이들의 제조 방법
JP4380294B2 (ja) 2003-10-29 2009-12-09 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板
JP4232605B2 (ja) 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
JP4691911B2 (ja) 2004-06-11 2011-06-01 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
US7339255B2 (en) 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
US20090135873A1 (en) 2005-03-31 2009-05-28 Sanyo Electric Co., Ltd. Process for producing gallium nitride-based compound semiconductor laser element and gallium nitride-based compound semiconductor laser element
US7405430B2 (en) 2005-06-10 2008-07-29 Cree, Inc. Highly uniform group III nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates
US20120161287A1 (en) 2006-01-20 2012-06-28 Japan Science And Technology Agency METHOD FOR ENHANCING GROWTH OF SEMI-POLAR (Al,In,Ga,B)N VIA METALORGANIC CHEMICAL VAPOR DEPOSITION
JP4696935B2 (ja) * 2006-01-27 2011-06-08 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
US7755103B2 (en) 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
JP4814731B2 (ja) 2006-08-30 2011-11-16 株式会社日立ハイテクノロジーズ 基板保持装置、検査または処理の装置、基板保持方法、検査または処理の方法および検査装置
JP5599547B2 (ja) 2006-12-01 2014-10-01 Ｍｉｐｏｘ株式会社 硬質結晶基板研磨方法及び油性研磨スラリー
US20080224268A1 (en) 2007-03-13 2008-09-18 Covalent Materials Corporation Nitride semiconductor single crystal substrate
US8323072B1 (en) 2007-03-21 2012-12-04 3M Innovative Properties Company Method of polishing transparent armor
EP2003696B1 (en) 2007-06-14 2012-02-29 Sumitomo Electric Industries, Ltd. GaN substrate, substrate with epitaxial layer, semiconductor device and method of manufacturing GaN substrate
WO2008157510A1 (en) 2007-06-15 2008-12-24 The Regents Of The University Of California Planar nonpolar m-plane group iii nitride films grown on miscut substrates
US20090039356A1 (en) 2007-08-08 2009-02-12 The Regents Of The University Of California Planar nonpolar m-plane group iii-nitride films grown on miscut substrates
JP2010205835A (ja) 2009-03-02 2010-09-16 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体光素子、窒化ガリウム系半導体光素子を製造する方法、及びエピタキシャルウエハ
JP5212283B2 (ja) * 2009-07-08 2013-06-19 日立電線株式会社 Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス
US9236530B2 (en) * 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates

Also Published As

Publication number Publication date
TW201427070A (zh) 2014-07-01
US9130120B2 (en) 2015-09-08
JP2016510296A (ja) 2016-04-07
CN104903993A (zh) 2015-09-09
WO2014102601A1 (en) 2014-07-03
KR102044056B1 (ko) 2019-12-02
KR20150103694A (ko) 2015-09-11
CN104903993B (zh) 2017-05-24
TWI529964B (zh) 2016-04-11
US20140185639A1 (en) 2014-07-03
EP2939259A1 (en) 2015-11-04

Similar Documents

Publication Publication Date Title
JP6636330B2 (ja) バッファ薄層を伴うｉｉｉ−ｖ族基板材料及び製造方法
CA2884169C (en) Aluminum nitride substrate and group-iii nitride laminate
JP6739452B2 (ja) Ｉｂａｄテクスチャ加工基板上のエピタキシャル六方晶材料
JP2014520748A (ja) 半導体基板及び製造方法
US9064685B2 (en) Semiconductor substrate and method of forming
US8916456B2 (en) Group III-V substrate material with particular crystallographic features
US10043662B2 (en) Method of forming semiconductor substrate
US9318314B2 (en) Method of forming a freestanding semiconductor wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180801

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181010

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20181130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191218

R150 Certificate of patent or registration of utility model

Ref document number: 6636330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250