JP2003197498A - 被覆されたシリコンウェーハ、その製造方法及び使用 - Google Patents
被覆されたシリコンウェーハ、その製造方法及び使用Info
- Publication number
- JP2003197498A JP2003197498A JP2002257677A JP2002257677A JP2003197498A JP 2003197498 A JP2003197498 A JP 2003197498A JP 2002257677 A JP2002257677 A JP 2002257677A JP 2002257677 A JP2002257677 A JP 2002257677A JP 2003197498 A JP2003197498 A JP 2003197498A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- silicon wafer
- silicon
- thickness
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 0.10μmテクノロジーの素子の製造に使
用することができる、被覆されたシリコンウェーハ及び
その製造方法を提供する。 【解決手段】 該シリコンウェーハは、0.10μm以
下(26mm×8mm;99%)のSFQRmax値を
有する。該シリコンウェーハの製造方法は、(a)シリ
コンウェーハは同時ポリシング前に凹面の厚さ分布を有
し、その際中心部厚さはエッジ厚さよりも1μm〜10
μm小さくかつこの厚さ差は1回のポリシングラン以内
で3μm以下異なる、(b)同時ポリシング前のシリコ
ンウェーハの平均厚さはポリシングラン以内で3μm以
下異なる、及び(c)同時ポリシングの際に使用される
キャリヤの厚さは仕上げポリシングされたシリコンウェ
ーハの厚さよりも1μm〜5μm小さく設計されている
という条件を同時に満たすことを特徴とする。
用することができる、被覆されたシリコンウェーハ及び
その製造方法を提供する。 【解決手段】 該シリコンウェーハは、0.10μm以
下(26mm×8mm;99%)のSFQRmax値を
有する。該シリコンウェーハの製造方法は、(a)シリ
コンウェーハは同時ポリシング前に凹面の厚さ分布を有
し、その際中心部厚さはエッジ厚さよりも1μm〜10
μm小さくかつこの厚さ差は1回のポリシングラン以内
で3μm以下異なる、(b)同時ポリシング前のシリコ
ンウェーハの平均厚さはポリシングラン以内で3μm以
下異なる、及び(c)同時ポリシングの際に使用される
キャリヤの厚さは仕上げポリシングされたシリコンウェ
ーハの厚さよりも1μm〜5μm小さく設計されている
という条件を同時に満たすことを特徴とする。
Description
【0001】
【発明の属する技術分野】本発明は、改善された平坦性
を有するシリコンからなる、前面にエピタキシャル被覆
された半導体ウェーハ及びこの形式のウェーハの製造方
法に関する。極めて高い平坦性を有するエピタキシャル
被覆されたシリコンウェーハは、半導体工業で使用する
ため、特に0.10μm以下の線幅を有する電子素子を
製造するために適当である。
を有するシリコンからなる、前面にエピタキシャル被覆
された半導体ウェーハ及びこの形式のウェーハの製造方
法に関する。極めて高い平坦性を有するエピタキシャル
被覆されたシリコンウェーハは、半導体工業で使用する
ため、特に0.10μm以下の線幅を有する電子素子を
製造するために適当である。
【0002】
【従来の技術】特に0.10μm以下の線幅を有する電
子素子を製造する(一般に0.10μmテクノジーゼネ
レーションと称される)ために適しているはずであるシ
リコンウェーハは、多数の特別の特性を有しなければな
らない。この場合、重要な特性は、その局所的平坦性で
ある。今日のステッパ技術によれば、例えばSFQR
(site front-surface referenced least squares/rang
e=定められたディメンジョンの素子面積に対して最小
二乗誤差に関して定義された前面の正及び負の偏差の領
域)として表される、ウェーハの一面の全ての部分領域
内の最適な局所的平坦性が要求される。大きさSFQR
maxは、例えばシリコンウェーハにおける全ての素子
面に対する最大のSFQR値を示す。
子素子を製造する(一般に0.10μmテクノジーゼネ
レーションと称される)ために適しているはずであるシ
リコンウェーハは、多数の特別の特性を有しなければな
らない。この場合、重要な特性は、その局所的平坦性で
ある。今日のステッパ技術によれば、例えばSFQR
(site front-surface referenced least squares/rang
e=定められたディメンジョンの素子面積に対して最小
二乗誤差に関して定義された前面の正及び負の偏差の領
域)として表される、ウェーハの一面の全ての部分領域
内の最適な局所的平坦性が要求される。大きさSFQR
maxは、例えばシリコンウェーハにおける全ての素子
面に対する最大のSFQR値を示す。
【0003】一般に知られているファウストルール(Fa
ustregel)は、シリコンウェーハのSFQRmax値は
このウェーハおいて可能な、その上に製造すべき半導体
素子の線幅以下であらねばならいことをいうものであ
る。この値を上回ると、ステッパの収束問題、ひいては
当該の素子の損失が生じることになる。しかしながら、
コストの最適化に関して、シリコンウェーハはさらなる
加工業者によって特定されたSFQRmax値を上回る
素子面だけのために排除されず、より高い値を有する素
子面の規定されたパーセンテージ、大抵は1%を許容す
るのがしばしば通例になっている。
ustregel)は、シリコンウェーハのSFQRmax値は
このウェーハおいて可能な、その上に製造すべき半導体
素子の線幅以下であらねばならいことをいうものであ
る。この値を上回ると、ステッパの収束問題、ひいては
当該の素子の損失が生じることになる。しかしながら、
コストの最適化に関して、シリコンウェーハはさらなる
加工業者によって特定されたSFQRmax値を上回る
素子面だけのために排除されず、より高い値を有する素
子面の規定されたパーセンテージ、大抵は1%を許容す
るのがしばしば通例になっている。
【0004】従来の技術によれば、シリコンからなる半
導体ウェーハは、プロセス順序:シリコンからなる単結
晶の切断、機械的に敏感な縁部の面取、研削又はポリシ
ングのような研磨加工ステップ(Abrasiveschritt)、
引き続いてのポリシングを実施することにより製造され
る。欧州特許出願公開第547894(A1)号明細書
には、ラッピング法が記載されおり、欧州特許出願公開
第272531(A1)号明細書及び欧州特許出願公開
第580162(A1)号明細書には、研削法が特許請
求されている。
導体ウェーハは、プロセス順序:シリコンからなる単結
晶の切断、機械的に敏感な縁部の面取、研削又はポリシ
ングのような研磨加工ステップ(Abrasiveschritt)、
引き続いてのポリシングを実施することにより製造され
る。欧州特許出願公開第547894(A1)号明細書
には、ラッピング法が記載されおり、欧州特許出願公開
第272531(A1)号明細書及び欧州特許出願公開
第580162(A1)号明細書には、研削法が特許請
求されている。
【0005】最終的な平坦性は、一般にポリシングプロ
セスにより達成され、このプロセスの前に場合により欠
陥のある結晶層を除去するため及び不純物を除去するた
めのエッチングステップを実施することもできる。適当
なエッチング法は、例えばドイツ国特許第198332
75(C1)号明細書から公知である。古典的な片面で
作業するポリシング法(片面ポリシング)は一般に悪い
面平行性をもたらすが、新たに開発された両面で作業す
るポリシング法(両面ポリシング)を用いると、一定の
範囲条件が維持されれば、改善された平坦性を有するシ
リコンウェーハが達成される。
セスにより達成され、このプロセスの前に場合により欠
陥のある結晶層を除去するため及び不純物を除去するた
めのエッチングステップを実施することもできる。適当
なエッチング法は、例えばドイツ国特許第198332
75(C1)号明細書から公知である。古典的な片面で
作業するポリシング法(片面ポリシング)は一般に悪い
面平行性をもたらすが、新たに開発された両面で作業す
るポリシング法(両面ポリシング)を用いると、一定の
範囲条件が維持されれば、改善された平坦性を有するシ
リコンウェーハが達成される。
【0006】米国特許第4,579,760号明細書、米
国特許第5,821,166号明細書、欧州特許出願公開
第750967(A2)号明細書及びドイツ国特許出願
公開第19841473(A1)号明細書には、両面ポ
リシングのための出発材料として、例えば研削又はエッ
チングの際に形成することができる凹面の、即ち皿形の
厚さ分布を有するシリコンウェーハが有利であることが
記載されている。前記刊行物の方法によれば、エッジ傾
斜部(edge rolloff)を有する両面ポリシングされた凸
面の、即ちドーム状のシリコンウェーハが生じる。
国特許第5,821,166号明細書、欧州特許出願公開
第750967(A2)号明細書及びドイツ国特許出願
公開第19841473(A1)号明細書には、両面ポ
リシングのための出発材料として、例えば研削又はエッ
チングの際に形成することができる凹面の、即ち皿形の
厚さ分布を有するシリコンウェーハが有利であることが
記載されている。前記刊行物の方法によれば、エッジ傾
斜部(edge rolloff)を有する両面ポリシングされた凸
面の、即ちドーム状のシリコンウェーハが生じる。
【0007】半導体ウェーハの片面ポリシングの範囲内
では、米国特許第6,080,042号明細書は、ポリシ
ング定盤の傾倒に反作用させるために、ウェーハの受け
入れ時厚さの狭い制御を推奨している。それに対して、
両側に作用するポリシング法においては、このような制
御は従来必要であると見なされなかった。それというの
も、この場合には異なる厚さの急速なレベリングが行わ
れるからである。
では、米国特許第6,080,042号明細書は、ポリシ
ング定盤の傾倒に反作用させるために、ウェーハの受け
入れ時厚さの狭い制御を推奨している。それに対して、
両側に作用するポリシング法においては、このような制
御は従来必要であると見なされなかった。それというの
も、この場合には異なる厚さの急速なレベリングが行わ
れるからである。
【0008】ドイツ国特許第19905737(C2)
号明細書には、両面ポリシング法が記載されており、こ
の場合には特殊鋼からなる回転円板(carrier:以下キ
ャリヤと記載する)内のシリコンウェーハを研磨布が貼
られた回転する2つのポリシング定盤の間で研磨剤の存
在下に軌道曲線上を運動させる。この場合使用されるキ
ャリヤ厚さは、仕上げポリシングされたウェーハの最終
厚さがキャリヤ厚さよりも2μm〜20μm(この場合
には、5μm〜15μmの範囲が特に有利である)大き
くなるように設計されたキャリヤが使用される。記載の
方法によれば、90%以上の経済的に代替可能な生産率
で0.13μm以下のSFQRmax値を有するシリコ
ンウェーハを製造することができる。
号明細書には、両面ポリシング法が記載されており、こ
の場合には特殊鋼からなる回転円板(carrier:以下キ
ャリヤと記載する)内のシリコンウェーハを研磨布が貼
られた回転する2つのポリシング定盤の間で研磨剤の存
在下に軌道曲線上を運動させる。この場合使用されるキ
ャリヤ厚さは、仕上げポリシングされたウェーハの最終
厚さがキャリヤ厚さよりも2μm〜20μm(この場合
には、5μm〜15μmの範囲が特に有利である)大き
くなるように設計されたキャリヤが使用される。記載の
方法によれば、90%以上の経済的に代替可能な生産率
で0.13μm以下のSFQRmax値を有するシリコ
ンウェーハを製造することができる。
【0009】ドイツ国特許第19938340(C1)
号明細書には、半導体素子が取り付けられる、前記のよ
うな、例えば同一の結晶方位を有するシリコンからなる
単結晶質に成長した層、いわゆるエピタキシャル被膜を
有する前記のような単結晶シリコンウェーハ記載されて
いる。このような系は、均質な材料からなるシリコンウ
ェーハに比較してある特定の利点、例えば素子の短絡
(ラッチアップ問題)を惹起するバイポーラCMOS回
路内での電荷の逆転の阻止、低い欠陥密度(例えば減少
せしめられた数のCOPs=crystal-originated parti
cles:結晶由来粒子)並びに問題になる程の酸素含量の
不在(素子の重要な領域内での酸素沈殿物による短絡の
危険が排除される)という利点を有する。数μm厚さの
エピタキシャル被膜の堆積は、堆積法及び層厚に依存し
て約0.01μm〜0.05μmのシリコンウェーハの
SFQRmax値の上昇をもたらす。このことは、両面
ポリシング後に0.13μm以下のSFQRmax値を
有していたウェーハの僅かな部分が、被膜の被着後に前
記条件をもはや満足しない事態をもたらす。
号明細書には、半導体素子が取り付けられる、前記のよ
うな、例えば同一の結晶方位を有するシリコンからなる
単結晶質に成長した層、いわゆるエピタキシャル被膜を
有する前記のような単結晶シリコンウェーハ記載されて
いる。このような系は、均質な材料からなるシリコンウ
ェーハに比較してある特定の利点、例えば素子の短絡
(ラッチアップ問題)を惹起するバイポーラCMOS回
路内での電荷の逆転の阻止、低い欠陥密度(例えば減少
せしめられた数のCOPs=crystal-originated parti
cles:結晶由来粒子)並びに問題になる程の酸素含量の
不在(素子の重要な領域内での酸素沈殿物による短絡の
危険が排除される)という利点を有する。数μm厚さの
エピタキシャル被膜の堆積は、堆積法及び層厚に依存し
て約0.01μm〜0.05μmのシリコンウェーハの
SFQRmax値の上昇をもたらす。このことは、両面
ポリシング後に0.13μm以下のSFQRmax値を
有していたウェーハの僅かな部分が、被膜の被着後に前
記条件をもはや満足しない事態をもたらす。
【0010】従って、このようにして製造されエピタキ
シャル被覆された、なお経済的に十分な量のシリコンウ
ェーハは、0.13μmよりも大きいSFQRmax値
を有するウェーハの廃棄後に0.13μmテクノロジー
の素子へのさらなる加工のために適する。しかしなが
ら、従来の技術によれば、被膜の被着後に0.10μm
以下のSFQRmax値を有しかつ0.10μmテクノ
ロジーの素子を製造するための出発材料として適するウ
ェーハを経済的に代替可能な生産率で製造することは達
成されなかった。しかし、このようなウェーハは、半導
体工業によって線幅の縮小のため及びプロセッサ又はメ
モリー素子のような一層高性能の電子素子を製造するた
めに要求される。
シャル被覆された、なお経済的に十分な量のシリコンウ
ェーハは、0.13μmよりも大きいSFQRmax値
を有するウェーハの廃棄後に0.13μmテクノロジー
の素子へのさらなる加工のために適する。しかしなが
ら、従来の技術によれば、被膜の被着後に0.10μm
以下のSFQRmax値を有しかつ0.10μmテクノ
ロジーの素子を製造するための出発材料として適するウ
ェーハを経済的に代替可能な生産率で製造することは達
成されなかった。しかし、このようなウェーハは、半導
体工業によって線幅の縮小のため及びプロセッサ又はメ
モリー素子のような一層高性能の電子素子を製造するた
めに要求される。
【0011】
【発明が解決しようとする課題】従って、本発明の課題
は、0.10μm以下のSFQRmax値を有し、従っ
て0.10μm以下の線幅を有する電子素子を製造する
ために適するシリコンウェーハをコストの安い製造方法
により提供することであった。さらに、ウェーハの別の
特性は、従来の技術に基づき製造されたエピタキシャル
被覆されたシリコンウェーハと少なくとも正確に同じ程
度良好であるようにしたい。
は、0.10μm以下のSFQRmax値を有し、従っ
て0.10μm以下の線幅を有する電子素子を製造する
ために適するシリコンウェーハをコストの安い製造方法
により提供することであった。さらに、ウェーハの別の
特性は、従来の技術に基づき製造されたエピタキシャル
被覆されたシリコンウェーハと少なくとも正確に同じ程
度良好であるようにしたい。
【0012】
【課題を解決するための手段】本発明の対象は、200
mm以上の直径及び前面及び裏面を有し、該前面及び裏
面がポリシングされておりかつ少なくとも前面に0.5
μm〜5μmの厚さを有するエピタキシャル被膜が被着
されているシリコンウェーハであり、該シリコンウェー
ハは、被覆されたシリコンウェーハの前面における大き
さ26mm×8mmのセグメントの面ラスタの全ての部
分領域の少なくとも99%に対して、0.10μm以下
の最大局所的平坦値SFQRmax、及び僅かに凸面の
厚さ分布並びに被膜を被着する前に0.08μm以下の
同様に規定された平坦値SFQR maxを有することを
特徴とする。
mm以上の直径及び前面及び裏面を有し、該前面及び裏
面がポリシングされておりかつ少なくとも前面に0.5
μm〜5μmの厚さを有するエピタキシャル被膜が被着
されているシリコンウェーハであり、該シリコンウェー
ハは、被覆されたシリコンウェーハの前面における大き
さ26mm×8mmのセグメントの面ラスタの全ての部
分領域の少なくとも99%に対して、0.10μm以下
の最大局所的平坦値SFQRmax、及び僅かに凸面の
厚さ分布並びに被膜を被着する前に0.08μm以下の
同様に規定された平坦値SFQR maxを有することを
特徴とする。
【0013】さらに、本発明の対象は、シリコンからな
る単結晶をスライスするステップ、研磨加工を実施し
て、シリコンウェーハの少なくとも一方に面からシリコ
ン10μm〜60μmを除去するステップ、反対方向に
回転するポリシング定盤の間で奇数の、少なくとも3つ
の平坦な回転するキャリアの切欠内に入れた少なくとも
3つのシリコンウェーハの前面及び裏面を同時にポリシ
ングして、シリコン総計5μm〜50μmを除去するス
テップ、及びシリコンウェーハの少なくとも前面に厚さ
0.5μm〜5μmのエピタキシャル被膜を被着するス
テップからなるプロセス順序により前記のようなシリコ
ンウェーハを製造する方法であり、該方法は、以下の条
件: (a)シリコンウェーハは同時ポリシング前に凹面の厚
さ分布を有し、その際中心部厚さはエッジ厚さよりも1
μm〜10μm小さくかつこの厚さ差は1回のポリシン
グラン(Polierfahrt)以内で3μm以下異なる、
(b)同時ポリシング前のシリコンウェーハの平均厚さ
は1回のポリシングラン以内で3μm以下異なる、及び
(c)同時ポリシングの際に使用されるキャリヤの厚さ
は仕上げポリシングされたシリコンウェーハの厚さより
も1μm〜5μm小さく設計されているを同時に満たす
ことを特徴とする。
る単結晶をスライスするステップ、研磨加工を実施し
て、シリコンウェーハの少なくとも一方に面からシリコ
ン10μm〜60μmを除去するステップ、反対方向に
回転するポリシング定盤の間で奇数の、少なくとも3つ
の平坦な回転するキャリアの切欠内に入れた少なくとも
3つのシリコンウェーハの前面及び裏面を同時にポリシ
ングして、シリコン総計5μm〜50μmを除去するス
テップ、及びシリコンウェーハの少なくとも前面に厚さ
0.5μm〜5μmのエピタキシャル被膜を被着するス
テップからなるプロセス順序により前記のようなシリコ
ンウェーハを製造する方法であり、該方法は、以下の条
件: (a)シリコンウェーハは同時ポリシング前に凹面の厚
さ分布を有し、その際中心部厚さはエッジ厚さよりも1
μm〜10μm小さくかつこの厚さ差は1回のポリシン
グラン(Polierfahrt)以内で3μm以下異なる、
(b)同時ポリシング前のシリコンウェーハの平均厚さ
は1回のポリシングラン以内で3μm以下異なる、及び
(c)同時ポリシングの際に使用されるキャリヤの厚さ
は仕上げポリシングされたシリコンウェーハの厚さより
も1μm〜5μm小さく設計されているを同時に満たす
ことを特徴とする。
【0014】本発明の重要な特徴は、シリコンウェーハ
がエピタキシャル被膜を被着する前に0.08μm以下
の平坦値SFQRmaxを有することであり、該平坦値
はこのパラメータの僅かな劣化を被覆により補償する。
本発明のもう1つの重要な特徴は、両面がポリシングさ
れたウェーハの前記のような極めて高い平坦性は、
(a)出発ウェーハの形状分布、(b)出発ウェーハの
厚さ分布及び(c)キャリヤと仕上げポリシングされた
シリコンウェーハとの間の厚さ差からなる変数の極めて
狭い制限によってのみ達成されることにある。これらの
変数の最適な選択において、本発明よればその上、計画
された0.07μmテクノロジージェネレーションのた
めに適することができるエピタキシャル被覆されたシリ
コンウェーハを製造することができる。前記変数の要求
される狭いウインドウの発見は、企業規模における広範
囲に及ぶ系列実験の結果であり、この結果は驚異的であ
りかつ予測され得ないことであった。
がエピタキシャル被膜を被着する前に0.08μm以下
の平坦値SFQRmaxを有することであり、該平坦値
はこのパラメータの僅かな劣化を被覆により補償する。
本発明のもう1つの重要な特徴は、両面がポリシングさ
れたウェーハの前記のような極めて高い平坦性は、
(a)出発ウェーハの形状分布、(b)出発ウェーハの
厚さ分布及び(c)キャリヤと仕上げポリシングされた
シリコンウェーハとの間の厚さ差からなる変数の極めて
狭い制限によってのみ達成されることにある。これらの
変数の最適な選択において、本発明よればその上、計画
された0.07μmテクノロジージェネレーションのた
めに適することができるエピタキシャル被覆されたシリ
コンウェーハを製造することができる。前記変数の要求
される狭いウインドウの発見は、企業規模における広範
囲に及ぶ系列実験の結果であり、この結果は驚異的であ
りかつ予測され得ないことであった。
【0015】本発明による方法の出発物質は、200m
m以上の直径のシリコンウェーハを製造するために十分
である直径を有するシリコンからなる、ブロック切断さ
れ、円柱状に研削されかつ場合によりポーショニング
(portionieren)された単結晶である。これが所望され
る場合には、結晶に結晶軸の同定のために、単数又は複
数の配向マーク、例えばノッチ及び/又はフラットを施
すことができる。
m以上の直径のシリコンウェーハを製造するために十分
である直径を有するシリコンからなる、ブロック切断さ
れ、円柱状に研削されかつ場合によりポーショニング
(portionieren)された単結晶である。これが所望され
る場合には、結晶に結晶軸の同定のために、単数又は複
数の配向マーク、例えばノッチ及び/又はフラットを施
すことができる。
【0016】本発明による方法の最終製品は、0.10
μm以下の線幅を有する半導体素子を製造するプロセス
のための出発材料としてのシリコンウェーハに対する要
求を満足しかつ高い生産率に基づき代替可能な製造コス
トを提供することできる、ポリシングされかつエピタキ
シャル被覆された前面及びエピタキシャル被覆された裏
面を有するシリコンウェーハである。該方法の最終製品
は、ポリシングされかつエピタキシャル被覆された前面
及びポリシングされかつエピタキシャル被覆された裏面
を有するシリコンウェーハであってもよい。
μm以下の線幅を有する半導体素子を製造するプロセス
のための出発材料としてのシリコンウェーハに対する要
求を満足しかつ高い生産率に基づき代替可能な製造コス
トを提供することできる、ポリシングされかつエピタキ
シャル被覆された前面及びエピタキシャル被覆された裏
面を有するシリコンウェーハである。該方法の最終製品
は、ポリシングされかつエピタキシャル被覆された前面
及びポリシングされかつエピタキシャル被覆された裏面
を有するシリコンウェーハであってもよい。
【0017】本発明による方法は、原理的には、使用さ
れる研磨加工、ポリシング及び被覆方法で加工すること
ができるウェーハ状成形体を製造するために使用するこ
とができる。シリコン及びシリコン含有材料が特に適当
である。結晶方位(100)を有する単結晶質シリコン
が特に有利である。この場合には、シリコンはある程度
の量のドーピング物質を含有しており、この場合p型の
材料を生じる元素周期系の第3主族の元素、例えばホウ
素からなるドーピング物質と、n型の材料を生じる第5
主族の元素、例えば燐、ヒ素又はアンチモンからなるド
ーピング物質の間で区別される。
れる研磨加工、ポリシング及び被覆方法で加工すること
ができるウェーハ状成形体を製造するために使用するこ
とができる。シリコン及びシリコン含有材料が特に適当
である。結晶方位(100)を有する単結晶質シリコン
が特に有利である。この場合には、シリコンはある程度
の量のドーピング物質を含有しており、この場合p型の
材料を生じる元素周期系の第3主族の元素、例えばホウ
素からなるドーピング物質と、n型の材料を生じる第5
主族の元素、例えば燐、ヒ素又はアンチモンからなるド
ーピング物質の間で区別される。
【0018】本発明による方法は、特に200mm以上
の直径を有するシリコンウェーハを製造するために適当
であり、この場合市場は200mm、300mm及び4
50mmの標準寸法及び500〜1000μmの範囲の
厚さを要求する。第1ステップで、シリコンからなる単
結晶を当業者に知られた方法、例えば内周刃式切断法又
はワイヤ切断法でシリコンウェーハに切断する。しか
し、引き続き、鋭利に制限された、従って機械的に極め
て敏感であるウェーハエッジを適当に成形された研磨円
板で面取することが重要でありかつ従って有利である。
しかしながら、このエッジ面取は、別の位置でさらなる
一連のプロセスで行うことができるが、しかしポリシン
グ前に実施するのが有利である。
の直径を有するシリコンウェーハを製造するために適当
であり、この場合市場は200mm、300mm及び4
50mmの標準寸法及び500〜1000μmの範囲の
厚さを要求する。第1ステップで、シリコンからなる単
結晶を当業者に知られた方法、例えば内周刃式切断法又
はワイヤ切断法でシリコンウェーハに切断する。しか
し、引き続き、鋭利に制限された、従って機械的に極め
て敏感であるウェーハエッジを適当に成形された研磨円
板で面取することが重要でありかつ従って有利である。
しかしながら、このエッジ面取は、別の位置でさらなる
一連のプロセスで行うことができるが、しかしポリシン
グ前に実施するのが有利である。
【0019】この位置で、本発明は、シリコンウェーハ
の少なくとも一方の面からシリコンを有利には総計シリ
コン10〜60μmを除去する研磨加工ステップを実施
する。一般に研削もしくはラッピングステップとして実
施されるこの研磨加工ステップは、一面ではソーイング
の際に破壊された結晶層(ダメージ)の部分的除去に役
立つ。ラッピングの際には、シリコンウェーハを、例え
ば炭化ケイ素からなる砥粒を含有する懸濁液を供給しな
がら鋳鉄からなる回転する上定盤と、反対方向に回転す
る下定盤の間をキャリヤを用いて運動させる。それによ
って、該方法は、シリコンウェーハの両面ポリシングに
類似している。圧力及び回転数のようなラッピングパラ
メータの最適化により、当業者は凹面の厚さ分布を有す
るウェーハを製造することができる。
の少なくとも一方の面からシリコンを有利には総計シリ
コン10〜60μmを除去する研磨加工ステップを実施
する。一般に研削もしくはラッピングステップとして実
施されるこの研磨加工ステップは、一面ではソーイング
の際に破壊された結晶層(ダメージ)の部分的除去に役
立つ。ラッピングの際には、シリコンウェーハを、例え
ば炭化ケイ素からなる砥粒を含有する懸濁液を供給しな
がら鋳鉄からなる回転する上定盤と、反対方向に回転す
る下定盤の間をキャリヤを用いて運動させる。それによ
って、該方法は、シリコンウェーハの両面ポリシングに
類似している。圧力及び回転数のようなラッピングパラ
メータの最適化により、当業者は凹面の厚さ分布を有す
るウェーハを製造することができる。
【0020】研磨加工ステップの選択的実施可能性は、
シリコンウェーハの片面だけの研削として又は両面の順
次の研削として又は両面の同時研削として実施すること
ができる研削である。本発明による方法の範囲内で特に
有利であるのは、順次の表面回転研削の方法である。こ
の場合には、シリコンウェーハが上に固定されたウェー
ハ受け器、例えば真空チャックもまた軸方向でふさがれ
た研削盤、例えば皿形研削盤も回転する。この場合、有
利にはダイヤモンド含有研削盤、特に有利には600メ
ッシュ(粒度20μm〜30μm)〜2000メッシュ
(粒度3μm〜5μm)の粒子寸法のダイヤモンドを有
する合成樹脂で結合された研削盤を使用する。
シリコンウェーハの片面だけの研削として又は両面の順
次の研削として又は両面の同時研削として実施すること
ができる研削である。本発明による方法の範囲内で特に
有利であるのは、順次の表面回転研削の方法である。こ
の場合には、シリコンウェーハが上に固定されたウェー
ハ受け器、例えば真空チャックもまた軸方向でふさがれ
た研削盤、例えば皿形研削盤も回転する。この場合、有
利にはダイヤモンド含有研削盤、特に有利には600メ
ッシュ(粒度20μm〜30μm)〜2000メッシュ
(粒度3μm〜5μm)の粒子寸法のダイヤモンドを有
する合成樹脂で結合された研削盤を使用する。
【0021】表面回転研削の方法は、欧州特許出願公開
第580162(A1)号明細書に開示された手段によ
れば、ウェーハ受け器と回転する研削盤の間の角度を調
整することにより、加工されるシリコンウェーハの意図
される形状付与を可能にする。ウェーハ受け器及び研削
盤を平行に配置すれば、結果として加工シリコンウェー
ハの殆ど面平行の形が生じる。研削盤の回転軸をウェー
ハ受け器の回転軸に対して傾斜させると、凹面、凸面又
は円錐状に形成することができる回転対称に湾曲した表
面を有するシリコンウェーハが生じる。ウェーハ表面の
湾曲は、ウェーハ受け器と研削盤の回転軸が表面回転研
削中に形成する傾斜角度に左右され、従って確実に調整
可能である。
第580162(A1)号明細書に開示された手段によ
れば、ウェーハ受け器と回転する研削盤の間の角度を調
整することにより、加工されるシリコンウェーハの意図
される形状付与を可能にする。ウェーハ受け器及び研削
盤を平行に配置すれば、結果として加工シリコンウェー
ハの殆ど面平行の形が生じる。研削盤の回転軸をウェー
ハ受け器の回転軸に対して傾斜させると、凹面、凸面又
は円錐状に形成することができる回転対称に湾曲した表
面を有するシリコンウェーハが生じる。ウェーハ表面の
湾曲は、ウェーハ受け器と研削盤の回転軸が表面回転研
削中に形成する傾斜角度に左右され、従って確実に調整
可能である。
【0022】場合により存在する不純物を含むウェーハ
表面及びエッジの機械的前処理の際に生じたダメージを
排除するために、このプロセス順序の位置で、エッチン
グステップを実施することができ、該エッチングステッ
プは湿式化学的に又はプラズマエッチングステップとし
て実施することができる。一定の前提の下では、例えば
2000メッシュのような極めて微細なダイヤモンド粒
度を有する研削法の使用すれば、本発明では重要でない
エッチングステップを省くことができる。この場合に
は、エッチングステップを省いたプロセス順序が有利で
ある。
表面及びエッジの機械的前処理の際に生じたダメージを
排除するために、このプロセス順序の位置で、エッチン
グステップを実施することができ、該エッチングステッ
プは湿式化学的に又はプラズマエッチングステップとし
て実施することができる。一定の前提の下では、例えば
2000メッシュのような極めて微細なダイヤモンド粒
度を有する研削法の使用すれば、本発明では重要でない
エッチングステップを省くことができる。この場合に
は、エッチングステップを省いたプロセス順序が有利で
ある。
【0023】しかしながら、エッチングステップを実施
することが重要であれば、酸性エッチング混合物を使用
した湿式化学的エッチング及びシリコン3〜30μmの
除去が有利である。本発明による方法の研磨加工ステッ
プで既に凹面状の厚さ分布を有するシリコンウェーハを
製造した場合には、エッチングステップを例えばドイツ
国特許第19933257(C1)号明細書による先行
技術に基づき、所定のウェーハ形状を維持してガスを供
給しながら回転原理に基づき実施することができる。し
かしながら、本発明の範囲内で同様に、シリコンウェー
ハの凹面の厚さ分布をエッチングステップで初めて生ぜ
しめる又はそれを強化することも可能である。このため
にはプロセスパラメータの選択により決まる種々の可能
性が存在する。この場合、そのウェーハ形状に対する作
用は、一般に試験ウェーハの処理及び測定により決定さ
れ、このことは規定された凹面の厚さ分布を有するエッ
チングされたウェーハを生じる最適なパラメータセット
をもたらす。有利な酸性エッチング法の場合には、凹面
のウェーハを例えば熱導出を減少させるか又は供給され
るガス量を減少させることにより製造することができ
る。
することが重要であれば、酸性エッチング混合物を使用
した湿式化学的エッチング及びシリコン3〜30μmの
除去が有利である。本発明による方法の研磨加工ステッ
プで既に凹面状の厚さ分布を有するシリコンウェーハを
製造した場合には、エッチングステップを例えばドイツ
国特許第19933257(C1)号明細書による先行
技術に基づき、所定のウェーハ形状を維持してガスを供
給しながら回転原理に基づき実施することができる。し
かしながら、本発明の範囲内で同様に、シリコンウェー
ハの凹面の厚さ分布をエッチングステップで初めて生ぜ
しめる又はそれを強化することも可能である。このため
にはプロセスパラメータの選択により決まる種々の可能
性が存在する。この場合、そのウェーハ形状に対する作
用は、一般に試験ウェーハの処理及び測定により決定さ
れ、このことは規定された凹面の厚さ分布を有するエッ
チングされたウェーハを生じる最適なパラメータセット
をもたらす。有利な酸性エッチング法の場合には、凹面
のウェーハを例えば熱導出を減少させるか又は供給され
るガス量を減少させることにより製造することができ
る。
【0024】本発明の範囲内で、研磨加工及び場合によ
りエッチングステップの実施後に、この位置で凹面の厚
さ分布を有するシリコンウェーハが存在し、この場合中
心厚さはエッジ厚さよりの有利には1μm〜10μm、
特に有利には3μm〜6μm小さい。本発明の本質のた
めには、原理的には、凹面形を研磨加工ステップにより
又は実施される場合にはエッチングステップにより、又
は研磨加工並びにまたエッチングステップより生ぜしめ
たかどうかは重要でない。しかしながら、簡単なプロセ
ス操作に関しては、凹面形を研磨加工ステップで生ぜし
めかつ場合により実施されるエッチングステップを形状
保持の方向に最適化するのが特に有利である。
りエッチングステップの実施後に、この位置で凹面の厚
さ分布を有するシリコンウェーハが存在し、この場合中
心厚さはエッジ厚さよりの有利には1μm〜10μm、
特に有利には3μm〜6μm小さい。本発明の本質のた
めには、原理的には、凹面形を研磨加工ステップにより
又は実施される場合にはエッチングステップにより、又
は研磨加工並びにまたエッチングステップより生ぜしめ
たかどうかは重要でない。しかしながら、簡単なプロセ
ス操作に関しては、凹面形を研磨加工ステップで生ぜし
めかつ場合により実施されるエッチングステップを形状
保持の方向に最適化するのが特に有利である。
【0025】一連のプロセス鎖のこの位置で、シリコン
ウェーハのグループを形成し、該グループを同時に両面
ポリシング処理するのが有利である。その都度のポリシ
ング機械の大きさ及び設定に基づき、このグループは例
えば直径200mmの15又は30個のウェーハ又は直
径300mmの5又は15個のウェーハ又は直径450
mmの3又は5個のウェーハであってよい。この場合、
極めて高い厚さ及び形状定数が存在する場合には、ウェ
ーハを寸法測定せずにグループ化することもできること
もある。しかしながら、企業的日常におけるロバストプ
ロセス制御を保証するためには、一般に、ウェーハ厚さ
及び形状を測定するための測定装置並びに選別されたシ
リコンウェーハを収容するカセットのための少なくとも
1つの入口ステーション及び複数の出口ステーションを
備えた選別場が必要になる。1回のポリシングランのた
めのウェーハの組合せは、(a)有利には1μm〜10
μmの凹面状ウェーハの中心部とエッジ部の厚さの差
が、有利には3μm以下、特に有利には2μm以下、例
えば4μm±1μm異なり、かつ(b)シリコンウェー
ハの平均厚さが有利には3μm以下、特に有利には2μ
m以下の厚さ範囲内、例えば±1μmの厚さ範囲内で異
なるように行う。ここまで記載したプロセスステップを
正確に実施すると、この選別は極端な形状及び厚さデー
タにより殆どウェーハ損失なしで達成される。
ウェーハのグループを形成し、該グループを同時に両面
ポリシング処理するのが有利である。その都度のポリシ
ング機械の大きさ及び設定に基づき、このグループは例
えば直径200mmの15又は30個のウェーハ又は直
径300mmの5又は15個のウェーハ又は直径450
mmの3又は5個のウェーハであってよい。この場合、
極めて高い厚さ及び形状定数が存在する場合には、ウェ
ーハを寸法測定せずにグループ化することもできること
もある。しかしながら、企業的日常におけるロバストプ
ロセス制御を保証するためには、一般に、ウェーハ厚さ
及び形状を測定するための測定装置並びに選別されたシ
リコンウェーハを収容するカセットのための少なくとも
1つの入口ステーション及び複数の出口ステーションを
備えた選別場が必要になる。1回のポリシングランのた
めのウェーハの組合せは、(a)有利には1μm〜10
μmの凹面状ウェーハの中心部とエッジ部の厚さの差
が、有利には3μm以下、特に有利には2μm以下、例
えば4μm±1μm異なり、かつ(b)シリコンウェー
ハの平均厚さが有利には3μm以下、特に有利には2μ
m以下の厚さ範囲内、例えば±1μmの厚さ範囲内で異
なるように行う。ここまで記載したプロセスステップを
正確に実施すると、この選別は極端な形状及び厚さデー
タにより殆どウェーハ損失なしで達成される。
【0026】両面ポリシングステップを実施するために
は、適当な大きさの市販の装置を使用することができ
る。ポリシング機は、主として水平方向で自由回転可能
な下方ポリシング定盤と、水平方向で自由回転可能な上
方ポリシング定盤とからなり、これら両者は研磨布で覆
われており、かつ適当な化学組成の研磨剤を連続的供給
しながらシリコンウェーハの両面の除去ポリシングを可
能にする。この場合、少なくとも3個のシリコンウェー
ハが、シリコンウェーハを受け入れるために十分に設計
された切欠を有する奇数の、少なくとも3個のキャリヤ
によって、ポリシング中に機械及びプロセスパラメータ
によって決定された幾何学的軌道上に保持される。それ
ぞれ少なくとも1つのシリコンウェーハが載置されてい
る3又は5つのキャリヤを同時に使用するのが有利であ
る。キャリヤは、例えばピン型ホイールギアを介してポ
リシング機と回転するピン型ギヤと結合されており、そ
れにより両者のポリシング定盤の間で回転運動せしめら
れる。
は、適当な大きさの市販の装置を使用することができ
る。ポリシング機は、主として水平方向で自由回転可能
な下方ポリシング定盤と、水平方向で自由回転可能な上
方ポリシング定盤とからなり、これら両者は研磨布で覆
われており、かつ適当な化学組成の研磨剤を連続的供給
しながらシリコンウェーハの両面の除去ポリシングを可
能にする。この場合、少なくとも3個のシリコンウェー
ハが、シリコンウェーハを受け入れるために十分に設計
された切欠を有する奇数の、少なくとも3個のキャリヤ
によって、ポリシング中に機械及びプロセスパラメータ
によって決定された幾何学的軌道上に保持される。それ
ぞれ少なくとも1つのシリコンウェーハが載置されてい
る3又は5つのキャリヤを同時に使用するのが有利であ
る。キャリヤは、例えばピン型ホイールギアを介してポ
リシング機と回転するピン型ギヤと結合されており、そ
れにより両者のポリシング定盤の間で回転運動せしめら
れる。
【0027】本発明の範囲内では、平坦なキャリヤの使
用が必須である。キャリヤは有利にはまた反りを有せず
かつ十分に耐摩耗性であるべきである。このようなキャ
リヤは、有利にはスチール、特に有利にはステンレスス
チールからなる。ポリシング中にキャリヤ内の切欠の内
部エッジによるウェーハエッジの損傷を防止するため
に、欧州特許第208315(B1)号明細書に提案さ
れているように、切欠の内側をキャリヤと同じ厚さのプ
ラスチック被膜でライニングすることが重要であり、従
って有利である。総計して有利にはシリコン5μm〜5
0μm、特に有利には20μm〜40μmを除去しなが
ら、使用キャリヤセットの選択により、ポリシングされ
たシリコンウェーハの最終厚さがキャリヤの厚さよりも
1μm〜5μm大きくなるように両面ポリシングを実施
する。この場合には、ポリシング前の形状及び厚さ分布
との狭い相互作用にありかつドイツ国特許第19925
0737(C2)号明細書の特に有利な範囲(5〜15
μm)でカバーされない、厚さ差のための極めて狭いウ
インドウが問題となる。
用が必須である。キャリヤは有利にはまた反りを有せず
かつ十分に耐摩耗性であるべきである。このようなキャ
リヤは、有利にはスチール、特に有利にはステンレスス
チールからなる。ポリシング中にキャリヤ内の切欠の内
部エッジによるウェーハエッジの損傷を防止するため
に、欧州特許第208315(B1)号明細書に提案さ
れているように、切欠の内側をキャリヤと同じ厚さのプ
ラスチック被膜でライニングすることが重要であり、従
って有利である。総計して有利にはシリコン5μm〜5
0μm、特に有利には20μm〜40μmを除去しなが
ら、使用キャリヤセットの選択により、ポリシングされ
たシリコンウェーハの最終厚さがキャリヤの厚さよりも
1μm〜5μm大きくなるように両面ポリシングを実施
する。この場合には、ポリシング前の形状及び厚さ分布
との狭い相互作用にありかつドイツ国特許第19925
0737(C2)号明細書の特に有利な範囲(5〜15
μm)でカバーされない、厚さ差のための極めて狭いウ
インドウが問題となる。
【0028】本発明の範囲内で、両面ポリシングの際に
選別後に存在する異なる厚さグループに関する処置法の
ために以下の手段を提案する: (1)例えば研削法として研磨加工ステップを実施する
場合には、平均厚さの比較的狭い分布、ひいては極く僅
かな厚さクラスの際には、全ての選別部類のために適当
なキャリヤ厚さを選択しかつ目標除去の周辺の必要な材
料除去の偏差を甘受する。その際、規定すべき最低除去
を保証する必要がある。シリコンウェーハ/キャリヤの
厚さ差のために1μm〜5μmの本発明による範囲を利
用することにより、除去分散をより一層制限することが
できる。
選別後に存在する異なる厚さグループに関する処置法の
ために以下の手段を提案する: (1)例えば研削法として研磨加工ステップを実施する
場合には、平均厚さの比較的狭い分布、ひいては極く僅
かな厚さクラスの際には、全ての選別部類のために適当
なキャリヤ厚さを選択しかつ目標除去の周辺の必要な材
料除去の偏差を甘受する。その際、規定すべき最低除去
を保証する必要がある。シリコンウェーハ/キャリヤの
厚さ差のために1μm〜5μmの本発明による範囲を利
用することにより、除去分散をより一層制限することが
できる。
【0029】(2)例えばラッピング法として研磨ステ
ップを実施する場合、選別の際に平均厚さの比較的広い
分布、ひいては多数の厚さクラスの際には、各厚さクラ
ス又は厚さクラスの隣接しているサブグループのために
適当な厚さのそれぞれ異なるキャリヤセットを選択す
る。
ップを実施する場合、選別の際に平均厚さの比較的広い
分布、ひいては多数の厚さクラスの際には、各厚さクラ
ス又は厚さクラスの隣接しているサブグループのために
適当な厚さのそれぞれ異なるキャリヤセットを選択す
る。
【0030】厚さ関係に関して行われる実施態様の範囲
内で、両面ポリシングは有利には当業者に周知の方式で
実施する。研磨布は、特性の大きな変動幅で市販されて
いる。50〜100(ショアA)の硬度の市販のポリウ
レタン研磨布でポリシングするのが有利である。特に有
利であるのは、ポリエステル繊維が埋め込まれかつ60
〜90(ショアA)の硬度範囲を有するポリウレタン布
である。水中のSiO 2有利には1質量%〜10質量
%、特に有利には1質量%〜5質量%からなる、有利に
は10〜12.5、特に有利には11〜12のpH値を
有する研磨材を連続的に供給することが推奨される。シ
リコンポリッシュレートは、有利には0.2μm/分〜
2μm/分、特に有利には0.5μm/分〜1.5μm
/分である。
内で、両面ポリシングは有利には当業者に周知の方式で
実施する。研磨布は、特性の大きな変動幅で市販されて
いる。50〜100(ショアA)の硬度の市販のポリウ
レタン研磨布でポリシングするのが有利である。特に有
利であるのは、ポリエステル繊維が埋め込まれかつ60
〜90(ショアA)の硬度範囲を有するポリウレタン布
である。水中のSiO 2有利には1質量%〜10質量
%、特に有利には1質量%〜5質量%からなる、有利に
は10〜12.5、特に有利には11〜12のpH値を
有する研磨材を連続的に供給することが推奨される。シ
リコンポリッシュレートは、有利には0.2μm/分〜
2μm/分、特に有利には0.5μm/分〜1.5μm
/分である。
【0031】シリコンウェーハは、ポリシングの終了後
に場合により付着している研磨材を洗い落としかつ乾燥
し、引き続き市販の例えば容量方式で又は光学的に働く
形状測定装置でその局所的形状SFQRを測定すること
ができる。普及しているラスタ分割、例えば辺長25m
m×25mmの122の矩形のエレメント表面又は26
mm×8mmの328のエレメント表面の場合には、こ
の位置で個々の面の99%を考慮して(即ち、25mm
×25mmの場合には1つの値及び26mm×8mmの
場合には3つの値を排除してもよい)0.04μm〜
0.07μmの典型的なSFQRmax値が生じ、この
場合殆ど全てのウェーハは0.08μm以下のSFQR
max値を有する。本発明に基づく両面ポリシング後の
典型的なウェーハ形は、ポリシングの前と同様に凹面で
あって、エッジ傾斜部を有しないが、有利には0.2μ
m〜2μm、特に有利には0.3μm〜1μm(これは
シリコンウェーハの全厚さ偏差に相当する)のエッジと
中央部の間の極めて小さい厚さ差を有するにすぎない。
に場合により付着している研磨材を洗い落としかつ乾燥
し、引き続き市販の例えば容量方式で又は光学的に働く
形状測定装置でその局所的形状SFQRを測定すること
ができる。普及しているラスタ分割、例えば辺長25m
m×25mmの122の矩形のエレメント表面又は26
mm×8mmの328のエレメント表面の場合には、こ
の位置で個々の面の99%を考慮して(即ち、25mm
×25mmの場合には1つの値及び26mm×8mmの
場合には3つの値を排除してもよい)0.04μm〜
0.07μmの典型的なSFQRmax値が生じ、この
場合殆ど全てのウェーハは0.08μm以下のSFQR
max値を有する。本発明に基づく両面ポリシング後の
典型的なウェーハ形は、ポリシングの前と同様に凹面で
あって、エッジ傾斜部を有しないが、有利には0.2μ
m〜2μm、特に有利には0.3μm〜1μm(これは
シリコンウェーハの全厚さ偏差に相当する)のエッジと
中央部の間の極めて小さい厚さ差を有するにすぎない。
【0032】そのさらなる測定に依存して、少なくとも
ウェーハ前面を例えばさらなる平滑化又は欠陥減少のた
めに、例えばSiO2ベースのアルカリ性研磨材の補助
の下で軟質研磨布を用いた、従来の技術に基づく表面ポ
リシングを行うことが必要なこともある。ここで存在す
る極めて小さいSFQRmax値を得るためには、シリ
コン除去は比較的少なくかつ例えば0.1μm〜1μm
であるにすぎないべきである。もちろん、該シリコンウ
ェーハは、両面ポリシング及び場合により表面ポリシン
グ後に存在する状態で既に、僅かに低い要求を伴う半導
体素子の製造における使用に供給することができる。
ウェーハ前面を例えばさらなる平滑化又は欠陥減少のた
めに、例えばSiO2ベースのアルカリ性研磨材の補助
の下で軟質研磨布を用いた、従来の技術に基づく表面ポ
リシングを行うことが必要なこともある。ここで存在す
る極めて小さいSFQRmax値を得るためには、シリ
コン除去は比較的少なくかつ例えば0.1μm〜1μm
であるにすぎないべきである。もちろん、該シリコンウ
ェーハは、両面ポリシング及び場合により表面ポリシン
グ後に存在する状態で既に、僅かに低い要求を伴う半導
体素子の製造における使用に供給することができる。
【0033】そのように準備したシリコンウェーハに、
今や標準法に基づきエピタキシャル被覆を少なくとも前
面に施す。被覆材料としては、シリコン又はシリコン/
ゲルマニウムが有利であり、シリコンが特に有利であ
り、この場合シリコンウェーハ及びエピタキシャル被膜
は有利には両者ともp型であるか又は両者ともn型であ
る。例えばシリコンからなるエピタキシャル被膜は、そ
のドーピング物質含量によりその電気的特性がしばしば
シリコンウェーハから区別され、このことは集積半導体
素子の構造において利用されるが、しかしこのことは必
ずしも必要ではない。
今や標準法に基づきエピタキシャル被覆を少なくとも前
面に施す。被覆材料としては、シリコン又はシリコン/
ゲルマニウムが有利であり、シリコンが特に有利であ
り、この場合シリコンウェーハ及びエピタキシャル被膜
は有利には両者ともp型であるか又は両者ともn型であ
る。例えばシリコンからなるエピタキシャル被膜は、そ
のドーピング物質含量によりその電気的特性がしばしば
シリコンウェーハから区別され、このことは集積半導体
素子の構造において利用されるが、しかしこのことは必
ずしも必要ではない。
【0034】エピタキシャルシリコン被膜の被着は、有
利にはCVD(chemical vapor deposition)法に基づ
き、シラン類、例えばシラン(SiH4)、ジクロルシ
ラン(SiH2Cl2)又はトリクロルシラン(SiH
Cl3)をウェーハ面に導き、そこで900℃〜125
0℃の温度で元素シリコンと揮発性副生成物とに分解し
かつエピタキシャル、即ち単結晶で、結晶学的にシリコ
ンウェーハに配向して成長したシリコン被膜を形成する
ことにより行う。アイソトープ的に純粋なシリコン化合
物の使用が可能でありかつ欠陥密度に関して利点をもた
らすことができる。有利には0.5μm〜5μmの厚さ
を有するシリコン被膜をエピタキシャル成長させる。
利にはCVD(chemical vapor deposition)法に基づ
き、シラン類、例えばシラン(SiH4)、ジクロルシ
ラン(SiH2Cl2)又はトリクロルシラン(SiH
Cl3)をウェーハ面に導き、そこで900℃〜125
0℃の温度で元素シリコンと揮発性副生成物とに分解し
かつエピタキシャル、即ち単結晶で、結晶学的にシリコ
ンウェーハに配向して成長したシリコン被膜を形成する
ことにより行う。アイソトープ的に純粋なシリコン化合
物の使用が可能でありかつ欠陥密度に関して利点をもた
らすことができる。有利には0.5μm〜5μmの厚さ
を有するシリコン被膜をエピタキシャル成長させる。
【0035】少なくとも前面のエピタキシャル被覆の実
施後に、疎水性表面を有しかつこの形で集積素子を製造
するためのさらなる加工に供給することができる本発明
によるシリコンウェーハが存在する。しかし、ウェーハ
表面を汚染保護のために親水性化する、即ち、該表面を
酸化物薄膜、例えば当業者に“ネイティブオキサイド
(native oxide)”として知られている、約1nmの厚
さの酸化物層で被覆するのが有利である。これは原理的
には2つの異なった方式で行うことができる:一方で
は、エピタキシャル被覆したシリコンウェーハの表面を
酸化作用するガス、例えばオゾンガスで処理する。この
ことはエピタキシャル成長室内自体で又は分離された装
置内で実施することができる。他方では、例えば過酸化
水素を含有する水溶液を有する浴装置内での親水性化も
可能である。
施後に、疎水性表面を有しかつこの形で集積素子を製造
するためのさらなる加工に供給することができる本発明
によるシリコンウェーハが存在する。しかし、ウェーハ
表面を汚染保護のために親水性化する、即ち、該表面を
酸化物薄膜、例えば当業者に“ネイティブオキサイド
(native oxide)”として知られている、約1nmの厚
さの酸化物層で被覆するのが有利である。これは原理的
には2つの異なった方式で行うことができる:一方で
は、エピタキシャル被覆したシリコンウェーハの表面を
酸化作用するガス、例えばオゾンガスで処理する。この
ことはエピタキシャル成長室内自体で又は分離された装
置内で実施することができる。他方では、例えば過酸化
水素を含有する水溶液を有する浴装置内での親水性化も
可能である。
【0036】記載の本発明による一連のプロセスを実施
した後に、ポリシングされた裏面を有する、少なくとも
前面にエピタキシャル被覆されたシリコンウェーハが存
在し、これはその半導体素子を製造するためのさらなる
加工の前にそれらの特性を特徴付けるステップに供給す
ることができる。この場合には、第一に両面ポリシング
後と同様に局所的平坦度を測定する、その際0.05μ
m〜0.08μmの典型的なSFQRmax値が得られ
かつ殆ど全てのウェーハは0.10μm(26mm×8
mm;99%)以下のSFQRmax値を有する。
した後に、ポリシングされた裏面を有する、少なくとも
前面にエピタキシャル被覆されたシリコンウェーハが存
在し、これはその半導体素子を製造するためのさらなる
加工の前にそれらの特性を特徴付けるステップに供給す
ることができる。この場合には、第一に両面ポリシング
後と同様に局所的平坦度を測定する、その際0.05μ
m〜0.08μmの典型的なSFQRmax値が得られ
かつ殆ど全てのウェーハは0.10μm(26mm×8
mm;99%)以下のSFQRmax値を有する。
【0037】必要であれば、一連のプロセスの任意の位
置で、例えば表面近くの結晶層の障害をアニーリングす
るために、シリコンウェーハの熱処理を組み入れること
ができる。さらに、ウェーハ同定のためのレーザ書き込
みステップ及び/又はエッジポリシングステップを任意
の位置に、レーザマーキングの場合には研磨ステップの
後、並びにエッジポリシングの場合には両面ポリシング
の前、最中又は後に導入することができる。特定の製品
のために必要な一連の別のプロセスステップ、例えばポ
リシリコン、二酸化シリコン又は窒化シリコンからなる
裏面被膜の被着を、同様に当業者に知られた方法に基づ
き有意にプレス順序に導入することができる。均一な材
料からなるウェーハの製造の他に、本発明はもちろん多
層に構成された半導体基板、例えばSOI(silicon on
insulator)ウェーハの製造のためにも使用することが
でき、但しこの場合にはコストの利点及び高い局所的平
坦度が失われることがある。さらに、シリコンウェーハ
を個々のプロセスステップの前又は後で水溶液又はガ
ス、例えばHClを用いてバッチ式もしくは個別式にウ
ェーハを洗浄することができる。
置で、例えば表面近くの結晶層の障害をアニーリングす
るために、シリコンウェーハの熱処理を組み入れること
ができる。さらに、ウェーハ同定のためのレーザ書き込
みステップ及び/又はエッジポリシングステップを任意
の位置に、レーザマーキングの場合には研磨ステップの
後、並びにエッジポリシングの場合には両面ポリシング
の前、最中又は後に導入することができる。特定の製品
のために必要な一連の別のプロセスステップ、例えばポ
リシリコン、二酸化シリコン又は窒化シリコンからなる
裏面被膜の被着を、同様に当業者に知られた方法に基づ
き有意にプレス順序に導入することができる。均一な材
料からなるウェーハの製造の他に、本発明はもちろん多
層に構成された半導体基板、例えばSOI(silicon on
insulator)ウェーハの製造のためにも使用することが
でき、但しこの場合にはコストの利点及び高い局所的平
坦度が失われることがある。さらに、シリコンウェーハ
を個々のプロセスステップの前又は後で水溶液又はガ
ス、例えばHClを用いてバッチ式もしくは個別式にウ
ェーハを洗浄することができる。
【0038】通常ウェーハ特徴化に採用される、当業者
に周知の別のパラメータに関して、本発明に基づき製造
されたシリコンウェーハは、従来の技術に基づき製造さ
れたシリコンウェーハに比較して欠点を有しない。本発
明に基づき製造され、エピタキシャル被覆されたシリコ
ンウェーハは、高い生産率での被覆の原理により形成さ
れた欠陥の少ない表面と結び付いて本発明により可能に
される高い局所的平坦度をもって0.10μm以下の線
幅を有する素子の製造のためのシリコンウェーハに対す
る要求を満足する。両面ポリシングの前のパラメータ組
合せ:ウェーハの形状、形状分布及び厚さ分布の比較的
狭いウインドーのみが両面ポリシングの際のポリシング
されるシリコンウェーハとキャリヤの間の僅かな厚さ差
と結び付いて前記結果をもたらすことは、驚異的であり
かつ予測され得なかったことである。
に周知の別のパラメータに関して、本発明に基づき製造
されたシリコンウェーハは、従来の技術に基づき製造さ
れたシリコンウェーハに比較して欠点を有しない。本発
明に基づき製造され、エピタキシャル被覆されたシリコ
ンウェーハは、高い生産率での被覆の原理により形成さ
れた欠陥の少ない表面と結び付いて本発明により可能に
される高い局所的平坦度をもって0.10μm以下の線
幅を有する素子の製造のためのシリコンウェーハに対す
る要求を満足する。両面ポリシングの前のパラメータ組
合せ:ウェーハの形状、形状分布及び厚さ分布の比較的
狭いウインドーのみが両面ポリシングの際のポリシング
されるシリコンウェーハとキャリヤの間の僅かな厚さ差
と結び付いて前記結果をもたらすことは、驚異的であり
かつ予測され得なかったことである。
【0039】
【発明の実施の形態】以下に、図面を参照して比較例及
び実施例により本発明を説明する。特に、シリコンウェ
ーハの両面ポリシングの装置の構造及びそれらの設定並
びに平坦度測定のための面ラスタの配置に関しては、こ
れらの図面は例示的特徴を有するにすぎない。
び実施例により本発明を説明する。特に、シリコンウェ
ーハの両面ポリシングの装置の構造及びそれらの設定並
びに平坦度測定のための面ラスタの配置に関しては、こ
れらの図面は例示的特徴を有するにすぎない。
【0040】図1は、比較例及び実施例のために使用さ
れたような、直径300mmのシリコンウェーハの両面
ポリシングのための装置内のシリコンウェーハ1及びキ
ャリヤ2の配置を概略的に示す。
れたような、直径300mmのシリコンウェーハの両面
ポリシングのための装置内のシリコンウェーハ1及びキ
ャリヤ2の配置を概略的に示す。
【0041】図2は、比較例に基づき製造された、両面
ポリシングされかつエピタキシャル被覆された直径30
0mmを有するシリコンウェーハの、寸法26mm×8
mmの面をカバーするように配置された部分領域(32
8個の面エレメント)のための局所的平坦値SFQRの
分布を示す。
ポリシングされかつエピタキシャル被覆された直径30
0mmを有するシリコンウェーハの、寸法26mm×8
mmの面をカバーするように配置された部分領域(32
8個の面エレメント)のための局所的平坦値SFQRの
分布を示す。
【0042】図3は、実施例に基づき製造された、両面
ポリシングされかつエピタキシャル被覆された直径30
0mmを有するシリコンウェーハの、寸法26mm×8
mmの、面をカバーするように配置された部分領域(3
28個の面エレメント)のための局所的平坦値SFQR
の分布を示す。
ポリシングされかつエピタキシャル被覆された直径30
0mmを有するシリコンウェーハの、寸法26mm×8
mmの、面をカバーするように配置された部分領域(3
28個の面エレメント)のための局所的平坦値SFQR
の分布を示す。
【0043】図4は、“ボックス・アンド・ホイススカ
ー・プロット(box & whisker plot)”として、両面ポ
リシングの直後並びにエピタキシャル被膜の被着後の、
比較例(V)と実施例(B)の範囲内で製造された、直
径300mmのシリコンウェーハのためのSFQR
max値の分布を示す。長方形(ボックス)はデータの
80%を包括し、その際付加的な線は平均値を表しかつ
垂直線(ホイスカー)はデータの99%が存在する範囲
をマークする。
ー・プロット(box & whisker plot)”として、両面ポ
リシングの直後並びにエピタキシャル被膜の被着後の、
比較例(V)と実施例(B)の範囲内で製造された、直
径300mmのシリコンウェーハのためのSFQR
max値の分布を示す。長方形(ボックス)はデータの
80%を包括し、その際付加的な線は平均値を表しかつ
垂直線(ホイスカー)はデータの99%が存在する範囲
をマークする。
【0044】比較例及び実施例は、直径300mm、厚
さ778μm、エピタキシャル堆積されたシリコン層を
有する表面ポリシングされた前面及びポリシングされた
裏面を有するシリコンウェーハの製造に関する。このた
めに必要な結晶は、従来の技術に基づき引上げ、ブロッ
ク切断し、円柱状に研削し、ポーショニングし、市販の
ワイヤソーで厚さ905μmのウェーハにスライスしか
つ面取した。比較例と実施例は、それぞれ約1500個
の統計的に重要なウェーハ量で実施した。
さ778μm、エピタキシャル堆積されたシリコン層を
有する表面ポリシングされた前面及びポリシングされた
裏面を有するシリコンウェーハの製造に関する。このた
めに必要な結晶は、従来の技術に基づき引上げ、ブロッ
ク切断し、円柱状に研削し、ポーショニングし、市販の
ワイヤソーで厚さ905μmのウェーハにスライスしか
つ面取した。比較例と実施例は、それぞれ約1500個
の統計的に重要なウェーハ量で実施した。
【0045】比較例
面取したウェーハを、粒度600メッシュのダイヤモン
ドを有する合成樹脂で結合した研削盤を有する回転研削
機で研削した。その際、順次にウェーハの前面と裏面か
ら、機械パラメータセットを選択することによりそれぞ
れシリコン40μmを除去した、これは有利な形状付与
をもたらさなかった。濃硝酸と濃フッ化水素酸の混合物
中で20℃でエッチングステップで行った。この際に、
エッチング混合物に窒素ガス100リットル/時を層状
で貫流させ、かつ回転させながらウェーハ面当たり同時
にシリコンそれぞれ10μmを除去した。
ドを有する合成樹脂で結合した研削盤を有する回転研削
機で研削した。その際、順次にウェーハの前面と裏面か
ら、機械パラメータセットを選択することによりそれぞ
れシリコン40μmを除去した、これは有利な形状付与
をもたらさなかった。濃硝酸と濃フッ化水素酸の混合物
中で20℃でエッチングステップで行った。この際に、
エッチング混合物に窒素ガス100リットル/時を層状
で貫流させ、かつ回転させながらウェーハ面当たり同時
にシリコンそれぞれ10μmを除去した。
【0046】その後、ウェーハの平均厚さは805μm
であった。殆ど平坦なウェーハの他に僅かに凹面及び凸
面の厚さ分布を有するものが存在した。企業的製造の枠
内においてポリシング領域に侵入する順序で両面ポリシ
ングにおけるそれぞれ1回のランのために15個からな
るグループにまとめた。この15個からなるグループ内
で、シリコンウェーハの平均厚さは801〜809μm
の範囲内で異なっていた。
であった。殆ど平坦なウェーハの他に僅かに凹面及び凸
面の厚さ分布を有するものが存在した。企業的製造の枠
内においてポリシング領域に侵入する順序で両面ポリシ
ングにおけるそれぞれ1回のランのために15個からな
るグループにまとめた。この15個からなるグループ内
で、シリコンウェーハの平均厚さは801〜809μm
の範囲内で異なっていた。
【0047】引き続き、回転する下方のポリシング定盤
と、反対方向に回転する上方のポリシング定盤との間で
硬度64(ショアA)を有するポリエステル繊維強化研
磨布を用いて、SiO固体含量3質量%及びpH値1
1.5を有する研磨材を使用してポリッシュレート0.
8μm/分で両面ポリシングステップを実施した。その
際、15個のシリコンウェーハを同時にポリシングし
た。図1には、シリコンウェーハを受け入れるための開
口がキャリアと同じ厚さのPVDFからなる合成樹脂射
出成形部を有する、硬化したクロムスチールからなる5
個の平坦なキャリア2内の15個のシリコンウェーハ1
の配置が示されている。この場合には、3は開いたポリ
シング装置の状態で下方のポリシング定盤、4及び5は
それぞれキャリヤを駆動するための外側のピン型ギア
(インターナルギア)及び内側のピン型ギア(太陽ギ
ア)を示す。使用キャリヤの厚さ(767μm)は、シ
リコンを平均して30μm除去した後に仕上げポリシン
グされたシリコンウェーハ(厚さ775μm)がキャリ
ヤより8μm厚くなるように設計した。従って、1回の
ポリシングラン内部のシリコン除去は、ウェーハ毎に8
μmまで変動することができた。
と、反対方向に回転する上方のポリシング定盤との間で
硬度64(ショアA)を有するポリエステル繊維強化研
磨布を用いて、SiO固体含量3質量%及びpH値1
1.5を有する研磨材を使用してポリッシュレート0.
8μm/分で両面ポリシングステップを実施した。その
際、15個のシリコンウェーハを同時にポリシングし
た。図1には、シリコンウェーハを受け入れるための開
口がキャリアと同じ厚さのPVDFからなる合成樹脂射
出成形部を有する、硬化したクロムスチールからなる5
個の平坦なキャリア2内の15個のシリコンウェーハ1
の配置が示されている。この場合には、3は開いたポリ
シング装置の状態で下方のポリシング定盤、4及び5は
それぞれキャリヤを駆動するための外側のピン型ギア
(インターナルギア)及び内側のピン型ギア(太陽ギ
ア)を示す。使用キャリヤの厚さ(767μm)は、シ
リコンを平均して30μm除去した後に仕上げポリシン
グされたシリコンウェーハ(厚さ775μm)がキャリ
ヤより8μm厚くなるように設計した。従って、1回の
ポリシングラン内部のシリコン除去は、ウェーハ毎に8
μmまで変動することができた。
【0048】このようにして製造され、両面ポリシング
されたシリコンウェーハの平均SFQRmax値(ラス
タ寸法26mm×8mmで99%)は、3mmのエッジ
部を除いて容量的原理に基づき作業する測定に基づき判
定すれば、0.05〜0.14μmの分布(ウェーハの
99%)で0.092μmであった。
されたシリコンウェーハの平均SFQRmax値(ラス
タ寸法26mm×8mmで99%)は、3mmのエッジ
部を除いて容量的原理に基づき作業する測定に基づき判
定すれば、0.05〜0.14μmの分布(ウェーハの
99%)で0.092μmであった。
【0049】軟質研磨布及びSiO2ベースのアルカリ
性研磨材を用いてウェーハ前面の表面ポリシングを実施
し、シリコン0.5μmを除去し、引き続き浴洗浄及び
乾燥を行った。このようにして用意したシリコンウェー
ハに、市販の300mmエピタキシー反応器内で前面に
エピタキシャル成長シリコン層を被着させた。この際、
シリコン成分としてはSiHCl3を使用し、かつ抵抗
をジボラン、B2H6をドーピングすることにより調整
した。1090℃の反応室温度で、3μm/分の堆積速
度で厚さ3.5μmの層を堆積させた(シリコンウェー
ハの最終厚さ778μm)。
性研磨材を用いてウェーハ前面の表面ポリシングを実施
し、シリコン0.5μmを除去し、引き続き浴洗浄及び
乾燥を行った。このようにして用意したシリコンウェー
ハに、市販の300mmエピタキシー反応器内で前面に
エピタキシャル成長シリコン層を被着させた。この際、
シリコン成分としてはSiHCl3を使用し、かつ抵抗
をジボラン、B2H6をドーピングすることにより調整
した。1090℃の反応室温度で、3μm/分の堆積速
度で厚さ3.5μmの層を堆積させた(シリコンウェー
ハの最終厚さ778μm)。
【0050】洗浄、親水性化及び乾燥後に、ウェーハを
前記と同様に新たに測定した。こうして製造され、両面
ポリシングされかつ前面にエピタキシャル被覆されたシ
リコンウェーハの平均SFQRmax値は、0.07μ
m〜0.16μmの分布(ウェーハの99%)で0.1
05μmであった。このウェーハのまさに90%は、
0.13μmテクノロジーの素子を製造するために使用
することができた。しかし、約30%だけが0.10μ
m以下のSFQRmax値を有していたにすぎず、従っ
てこうして製造されたシリコンウェーハの全量を例えば
選別及び残留量の廃棄後に0.10μmテクノロジーの
素子の製造に使用することはコストの理由から受容不可
能であった。
前記と同様に新たに測定した。こうして製造され、両面
ポリシングされかつ前面にエピタキシャル被覆されたシ
リコンウェーハの平均SFQRmax値は、0.07μ
m〜0.16μmの分布(ウェーハの99%)で0.1
05μmであった。このウェーハのまさに90%は、
0.13μmテクノロジーの素子を製造するために使用
することができた。しかし、約30%だけが0.10μ
m以下のSFQRmax値を有していたにすぎず、従っ
てこうして製造されたシリコンウェーハの全量を例えば
選別及び残留量の廃棄後に0.10μmテクノロジーの
素子の製造に使用することはコストの理由から受容不可
能であった。
【0051】
【実施例】以下の点を変更して比較例と同等に実施し
た: (1)研削プロセスを、研削盤の回転軸をウェーハ受け
器に対して傾斜させることにより凹面状の厚さ分布が生
じるように実施した。
た: (1)研削プロセスを、研削盤の回転軸をウェーハ受け
器に対して傾斜させることにより凹面状の厚さ分布が生
じるように実施した。
【0052】(2)両面ポリシングの前に、シリコンウ
ェーハを、ウェーハエッジとウェーハ中心部の厚さ差が
4μm±1μmである、同時にポリシングすべき15個
のウェーハのグループに分割した。
ェーハを、ウェーハエッジとウェーハ中心部の厚さ差が
4μm±1μmである、同時にポリシングすべき15個
のウェーハのグループに分割した。
【0053】(3)グループに選別する際に同様に、そ
れぞれのグループ内部のシリコンウェーハの平均厚さの
(比較例に相応する)分布が±1μmであるように考慮
した。そのようにして全部で4つのグループを作った
([802±1]μm;[804±1]μm;[806
±1]μm;[808±1]μm)。
れぞれのグループ内部のシリコンウェーハの平均厚さの
(比較例に相応する)分布が±1μmであるように考慮
した。そのようにして全部で4つのグループを作った
([802±1]μm;[804±1]μm;[806
±1]μm;[808±1]μm)。
【0054】(4)両面ポリシングのために、厚さ77
3μmのキャリヤを使用し、かつ全てのシリコンウェー
ハを厚さ775μmにポリシングした。従って、シリコ
ンウェーハはポリシング後にキャリヤよりも2μm厚か
った。
3μmのキャリヤを使用し、かつ全てのシリコンウェー
ハを厚さ775μmにポリシングした。従って、シリコ
ンウェーハはポリシング後にキャリヤよりも2μm厚か
った。
【0055】この方法で、1回のポリシングラン内のシ
リコン除去はウェーハ毎に最大2μmだけ変動した。そ
うして製造され、両面ポリシングされたシリコンウェー
ハの平均SFQRmax値(26mm×8mmのラスタ
寸法で99%)は、0.03μm〜0.08μm(ウェ
ーハの99%)の分布で0.054μmであった。表面
ポリシング及びエピタキシャル被覆後に平均SFQR
max値は、0.04μm〜0.10μm(ウェーハの
99%)の分布で0.062μmであった。その他の別
のあらゆる調査したパラメータ、例えば表面粗さ、前面
上の欠陥密度及び表面引掻の不在において、実施例に基
づき製造されたウェーハは比較例に基づき製造されたウ
ェーハに匹敵した。さらに、実施例に基づき製造された
シリコンウェーハの全量は、問題なく0.10μmテク
ノロジーの素子の製造に使用することができ、その際製
造コストは比較例に基づき製造されたウェーハためのコ
ストより高くなかった。
リコン除去はウェーハ毎に最大2μmだけ変動した。そ
うして製造され、両面ポリシングされたシリコンウェー
ハの平均SFQRmax値(26mm×8mmのラスタ
寸法で99%)は、0.03μm〜0.08μm(ウェ
ーハの99%)の分布で0.054μmであった。表面
ポリシング及びエピタキシャル被覆後に平均SFQR
max値は、0.04μm〜0.10μm(ウェーハの
99%)の分布で0.062μmであった。その他の別
のあらゆる調査したパラメータ、例えば表面粗さ、前面
上の欠陥密度及び表面引掻の不在において、実施例に基
づき製造されたウェーハは比較例に基づき製造されたウ
ェーハに匹敵した。さらに、実施例に基づき製造された
シリコンウェーハの全量は、問題なく0.10μmテク
ノロジーの素子の製造に使用することができ、その際製
造コストは比較例に基づき製造されたウェーハためのコ
ストより高くなかった。
【図1】比較例及び実施例のために使用した、両面ポリ
シングのための装置におけるシリコンウェーハ及びキャ
リヤの配置の概略図である。
シングのための装置におけるシリコンウェーハ及びキャ
リヤの配置の概略図である。
【図2】比較例に基づき製造された、両面ポリシングさ
れかつエピタキシャル被覆されシリコンウェーハの部分
領域(328個の面エレメント)のための局所的平坦値
SFQRの分布を示す略図である。
れかつエピタキシャル被覆されシリコンウェーハの部分
領域(328個の面エレメント)のための局所的平坦値
SFQRの分布を示す略図である。
【図3】実施例に基づき製造された、両面ポリシングさ
れかつエピタキシャル被覆されたシリコンウェーハの部
分領域(328個の面エレメント)のための局所的平坦
値SFQRの分布を示す略図である。
れかつエピタキシャル被覆されたシリコンウェーハの部
分領域(328個の面エレメント)のための局所的平坦
値SFQRの分布を示す略図である。
【図4】“ボックス・アンド・ホイスカー・プロット”
として、両面ポリシングの直後並びにエピタキシャル被
覆の後の、比較例(V)と実施例(B)に基づき製造さ
れたシリコンウェーハのためのSFQRmax値の分布
を示す略図である。
として、両面ポリシングの直後並びにエピタキシャル被
覆の後の、比較例(V)と実施例(B)に基づき製造さ
れたシリコンウェーハのためのSFQRmax値の分布
を示す略図である。
1 シリコンウェーハ、 2 回転円板(キャリヤ)、
3 下方のポリシング定盤、 4 外側ピン型ギヤ
(インターナルギア)、 5 内側ピン型ギヤ(太陽ギ
ア)
3 下方のポリシング定盤、 4 外側ピン型ギヤ
(インターナルギア)、 5 内側ピン型ギヤ(太陽ギ
ア)
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ウテ マレック
ドイツ連邦共和国 ガルヒング ハンス−
シンメルバウアー−ヴェーク 2
(72)発明者 トーマス アルトマン
ドイツ連邦共和国 ハイミング ザラーヴ
ェーク 5
Fターム(参考) 5F045 AA03 AB02 AC01 AC05 AD13
AD14 AD15 AD16 AF03 BB16
HA03 HA04 HA11 HA16
Claims (17)
- 【請求項1】 200mm以上の直径及び前面及び裏面
を有し、該前面及び裏面がポリシングされておりかつ少
なくとも前面に0.5μm〜5μmの厚さのエピタキシ
ャル被膜が施されているシリコンウェーハにおいて、被
覆されたシリコンウェーハの前面上の大きさ26mm×
8mmのセグメントの面ラスタの全ての部分領域の少な
くとも99%に対して、0.10μm以下の最大局所的
平坦値SFQRmax、及び僅かに凸面の厚さ分布並び
に被膜を被着する前の0.08μm以上の同様に規定さ
れた平坦値SFQRmaxを有することを特徴とする、
被覆されたシリコンウェーハ。 - 【請求項2】 シリコンからなる単結晶をスライスする
ステップ、研磨加工を実施して、シリコンウェーハの少
なくとも一方の面からシリコン10μm〜60μmを除
去するステップ、反対方向に回転するポリシング定盤の
間で奇数の、少なくとも3つの平坦な回転するキャリア
の切欠内に入れた少なくとも3つのシリコンウェーハの
前面及び裏面を同時にポリシングして、シリコン総計5
μm〜50μmを除去するステップ、及びシリコンウェ
ーハの少なくとも前面に厚さ0.5μm〜5μmのエピ
タキシャル被膜を被着するステップからなるプロセス順
序により請求項1記載のシリコンウェーハを製造する方
法において、以下の条件: (a)シリコンウェーハは同時ポリシング前に凹面の厚
さ分布を有し、その際中心部厚さはエッジ厚さよりも1
μm〜10μm小さくかつこの厚さ差は1回のポリシン
グラン以内で3μm以下異なる、(b)同時ポリシング
前のシリコンウェーハの平均厚さは1回のポリシングラ
ン以内で3μm以下異なる、及び(c)同時ポリシング
の際に使用されるキャリヤの厚さは仕上げポリシングさ
れたシリコンウェーハの厚さよりも1μm〜5μm小さ
く設計されているを同時に満たすことを特徴とする、シ
リコンウェーハの製造方法。 - 【請求項3】 研磨加工ステップ前又は後にシリコンウ
ェーハのエッジの面取を行う、請求項2記載の方法。 - 【請求項4】 研磨加工ステップを研削ステップとして
実施する、請求項2又は3記載の方法。 - 【請求項5】 研磨加工ステップをラッピングステップ
として実施する、請求項2又は3記載の方法。 - 【請求項6】 研磨加工ステップと同時ポリシングとの
間に湿式化学的エッチングステップを実施してシリコン
3μm〜30μm除去する、請求項2から5までのいず
れか1項記載の方法。 - 【請求項7】 同時ポリシングの際にポリシング定盤が
研磨布で覆われておりかつシリコンウェーハのポリシン
グ中にSiO2固体含量1質量%〜10質量%及びpH
値10〜12.5を有するアルカリ性研磨剤を連続的に
供給する、請求項2から6までのいずれか1項記載の方
法。 - 【請求項8】 前面及び裏面の同時ポリシングの前、最
中及び後にシリコンウェーハのエッジのポリシングを行
う、請求項2から7までのいずれか1項記載の方法。 - 【請求項9】 前面及び裏面の同時ポリシング後に少な
くとも前面の表面ポリシングステップを実施し、その際
軟質研磨布を使用して0.1μm〜1μmの材料除去で
表面のさらなる平滑化を達成する、請求項2から8まで
のいずれか1項記載の方法。 - 【請求項10】 エピタキシャル被膜が実質的にシリコ
ンからなる、請求項2から9までのいずれか1項記載の
方法。 - 【請求項11】 シリコンウェーハの表面を、エピタキ
シャル被膜を被着する前に湿式化学的に又はガスを作用
させることにより洗浄する、請求項2から10までのい
ずれか1項記載の方法。 - 【請求項12】 エピタキシャル被膜を900℃〜12
50℃の温度で堆積させる、請求項2から11までのい
ずれか1項記載の方法。 - 【請求項13】 エピタキシャル被膜を酸化性ガスで親
水性化する、請求項2から12までのいずれか1項記載
の方法。 - 【請求項14】 エピタキシャル被膜を湿式化学的に親
水性化する、請求項2から13までのいずれか1項記載
の方法。 - 【請求項15】 同時ポリシング前のシリコンウェーハ
の中心厚さがエッジ厚さよりも3μm〜6μm小さい、
請求項2から14までのいずれか1項記載の方法。 - 【請求項16】 請求項2から15までのいずれか1項
記載の方法に基づき製造されたシリコンウェーハの、集
積半導体素子を製造するための使用。 - 【請求項17】 シリコンウェーハが0.08μm以下
の平坦値SFQRm axを有しかつ少なくとも前面への
エピタキシャル被膜の被着を除き請求項2に基づき製造
されることを特徴とする、集積半導体素子を製造するた
めのシリコンウェーハの使用。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10143741A DE10143741A1 (de) | 2001-09-06 | 2001-09-06 | Beschichtete Siliciumscheibe und Verfahren zu ihrer Herstellung |
DE10143741.2 | 2001-09-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003197498A true JP2003197498A (ja) | 2003-07-11 |
Family
ID=7697951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002257677A Abandoned JP2003197498A (ja) | 2001-09-06 | 2002-09-03 | 被覆されたシリコンウェーハ、その製造方法及び使用 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20030041798A1 (ja) |
JP (1) | JP2003197498A (ja) |
DE (1) | DE10143741A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007088473A (ja) * | 2005-09-22 | 2007-04-05 | Siltronic Ag | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 |
JP2009302409A (ja) * | 2008-06-16 | 2009-12-24 | Sumco Corp | 半導体ウェーハの製造方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003520444A (ja) * | 2000-01-20 | 2003-07-02 | アンバーウェーブ システムズ コーポレイション | 高温成長を不要とする低貫通転位密度格子不整合エピ層 |
EP2267762A3 (en) * | 2002-08-23 | 2012-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor heterostructures having reduced dislocation pile-ups and related methods |
EP1588406B1 (en) * | 2003-01-27 | 2019-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures with structural homogeneity |
DE102004054566B4 (de) * | 2004-11-11 | 2008-04-30 | Siltronic Ag | Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit |
US10576603B2 (en) * | 2014-04-22 | 2020-03-03 | Kla-Tencor Corporation | Patterned wafer geometry measurements for semiconductor process controls |
JP7528964B2 (ja) * | 2022-02-04 | 2024-08-06 | 株式会社プロテリアル | SiCエピタキシャル基板の製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4579760A (en) * | 1985-01-08 | 1986-04-01 | International Business Machines Corporation | Wafer shape and method of making same |
US4918870A (en) * | 1986-05-16 | 1990-04-24 | Siltec Corporation | Floating subcarriers for wafer polishing apparatus |
JP3620554B2 (ja) * | 1996-03-25 | 2005-02-16 | 信越半導体株式会社 | 半導体ウェーハ製造方法 |
US5821166A (en) * | 1996-12-12 | 1998-10-13 | Komatsu Electronic Metals Co., Ltd. | Method of manufacturing semiconductor wafers |
US6080042A (en) * | 1997-10-31 | 2000-06-27 | Virginia Semiconductor, Inc. | Flatness and throughput of single side polishing of wafers |
JP2000216119A (ja) * | 1999-01-26 | 2000-08-04 | Mitsubishi Materials Silicon Corp | 高平坦度ウェ―ハの加工方法 |
JP2000223450A (ja) * | 1999-02-01 | 2000-08-11 | Okamoto Machine Tool Works Ltd | 複葉型ウエハの研磨装置におけるウエハ管理システム |
DE19905737C2 (de) * | 1999-02-11 | 2000-12-14 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit |
DE19938340C1 (de) * | 1999-08-13 | 2001-02-15 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe |
DE19956250C1 (de) * | 1999-11-23 | 2001-05-17 | Wacker Siltronic Halbleitermat | Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben |
DE10036690A1 (de) * | 2000-07-27 | 2002-01-31 | Wacker Siltronic Halbleitermat | Doppelseiten-Polierverfahren |
-
2001
- 2001-09-06 DE DE10143741A patent/DE10143741A1/de not_active Ceased
-
2002
- 2002-09-03 JP JP2002257677A patent/JP2003197498A/ja not_active Abandoned
- 2002-09-03 US US10/233,721 patent/US20030041798A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007088473A (ja) * | 2005-09-22 | 2007-04-05 | Siltronic Ag | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 |
JP4723446B2 (ja) * | 2005-09-22 | 2011-07-13 | ジルトロニック アクチエンゲゼルシャフト | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 |
JP2009302409A (ja) * | 2008-06-16 | 2009-12-24 | Sumco Corp | 半導体ウェーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20030041798A1 (en) | 2003-03-06 |
DE10143741A1 (de) | 2003-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6899762B2 (en) | Epitaxially coated semiconductor wafer and process for producing it | |
JP3400765B2 (ja) | 半導体ウェハの製造方法および該製造方法の使用 | |
CN1936110B (zh) | 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法 | |
US7902039B2 (en) | Method for manufacturing silicon wafer | |
US6861360B2 (en) | Double-sided polishing process for producing a multiplicity of silicon semiconductor wafers | |
US5882401A (en) | Method for manufacturing silicon single crystal substrate for use of epitaxial layer growth | |
TWI430352B (zh) | 製造經磊晶塗覆的半導體晶圓的方法 | |
JPH0997775A (ja) | 半導体鏡面ウェーハの製造方法 | |
US8241423B2 (en) | Silicon single crystal substrate and manufacture thereof | |
US6566267B1 (en) | Inexpensive process for producing a multiplicity of semiconductor wafers | |
CN101814428A (zh) | 经外延涂覆的硅晶片的制造方法 | |
SG173290A1 (en) | Method for producing a semiconductor wafer | |
US5643405A (en) | Method for polishing a semiconductor substrate | |
KR19990087978A (ko) | 매우평탄한실리콘반도체웨이퍼및반도체웨이퍼의제조방법 | |
JP2003197498A (ja) | 被覆されたシリコンウェーハ、その製造方法及び使用 | |
US6211088B1 (en) | Manufacturing method for semiconductor gas-phase epitaxial wafer | |
JP3473654B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
US6722954B2 (en) | Wafer for evaluating machinability of periphery of wafer and method for evaluating machinability of periphery of wafer | |
US12119375B2 (en) | Silicon epitaxial wafer production method and silicon epitaxial wafer | |
CN113544817B (zh) | 硅外延晶片的制造方法和硅外延晶片 | |
JP2000150433A (ja) | 半導体シリコンウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050825 |